【課題】２つのクロック信号を切り替えて出力する切替回路において、出力信号のデューティ比を、入力されるクロック信号のデューティ比に保つこと。
【解決手段】切替回路１００は、制御信号ＣＯＮＴに応じて、入力信号ＩＮ１，ＩＮ２を切り替えて出力信号ＯＵＴとして出力する。具体的には、制御信号ＣＯＮＴが「Ｌレベル」のときには、クロックドインバーターＸ２が動作し、信号ＩＮ１が信号ＯＵＴとして出力され、制御信号ＣＯＮＴが「Ｈレベル」のときには、クロックドインバーターＸ４が動作し、信号ＩＮ２が信号ＯＵＴとして出力される。 （もっと読む）

【課題】駆動電圧を駆動回路へ安定的に供給しつつ、部品点数を少なくすることができる電流駆動装置を提供する。
【解決手段】パワートランジスタ３の主端子および制御端子が主端子接続端子１３および制御端子接続端子１４にそれぞれ接続されることにより、第１の電源４の電圧を所定の目標出力電圧に降圧する３端子レギュレータ１０として機能する３端子レギュレータ構成回路１２と、第１の電源４より低い電圧を出力する第２の電源６からの電力を用いて、３端子レギュレータ構成回路１２がパワートランジスタ３の制御端子に印加する目標出力電圧に対応する制御電圧を設定する電圧設定回路１８と、制御端子接続端子１４に接続され、第１の電源４から電力が供給されると、３端子レギュレータ構成回路１２の出力電圧Ｖ_ＯＵＴが予め定められた電圧Ｖ_Ｃ以下となるようにパワートランジスタ３の制御端子に印加される制御電圧を制御する電圧制限回路１９とを備える。 （もっと読む）

【課題】一つの切替信号によってスイッチ動作を制御可能とする。
【解決手段】デプレッション型電界効果トランジスタ２０１とエンハンスメント型電界効果トランジスタ３０１が直列接続されて設けられ、デプレッション型電界効果トランジスタ２０１のゲートが第１のゲート抵抗器を介して接地される一方、エンハンスメント型電界効果トランジスタ３０１のゲートには、第２のゲート抵抗器を介して外部から切替信号が印加可能とされ、前記切替信号の電圧レベルを変化させることで、デプレッション型電界効果トランジスタ２０１とエンハンスメント型電界効果トランジスタ３０１の導通、非導通を相補的に切替可能にし、第１乃至第３の高周波入出力端子１０１〜１０３における高周波信号の入出力を制御可能としてなるものである。 （もっと読む）

【課題】電源検知回路において、ＢＴ劣化によって比較回路のミスマッチが増大することに起因する電源検知信号の精度の劣化を抑制する。
【解決手段】検知用比較回路１０４は、入力切替信号生成回路１１２によって、その出力の活性状態と非活性状態との切替時付近では、入力信号１０２と基準電圧１０３とを入力して、その両者の比較を行う。一方、前記切替時付近以外では、比較回路非使用時入力電圧１１０が検知用比較回路１０４に入力されて、その差動入力が同電位に固定される。従って、ＢＴ劣化による電源検知精度の経年劣化が有効に抑制される。 （もっと読む）

【課題】オン抵抗が低い導通状態で、グランド電圧に対して正電圧側と負電圧側に振幅する大信号入力を可能とするＣＭＯＳアナログスイッチ回路を提供する。
【解決手段】ＰＭＯＳトランジスタ１０１、ＮＭＯＳトランジスタ１０２のソース同士を入力端子１０６に接続し、ドレイン同士を出力端子１０７に接続して構成される相補構成のＣＭＯＳアナログスイッチ回路１０３において、ＰＭＯＳトランジスタ１０１のバックゲートに正電源電圧を供給し、ＮＭＯＳトランジスタ１０２のバックゲートに負電源電圧を供給し、正電源電圧または負電源電圧のうち、いずれか一方を負電圧制御信号Ｓ1としてＰＭＯＳトランジスタのゲートに供給し、他方を負電圧制御信号Ｓ2としてＮＭＯＳトランジスタのゲートに供給する。 （もっと読む）

【課題】モータの実回転方向が回転方向指令と逆になった場合に、フリーホイールダイオードにおいて発生する損失を軽減できるモータ制御装置を提供する。
【解決手段】制御回路６０は、外部より指令として与えられるモータ４の目標回転方向Ｄｔと、回転角センサＳＵ，ＳＶ，ＳＷが出力するセンサ信号に基づき信号生成ブロック７２により検出されるモータ４の実回転方向Ｄｒとが相違する方向不一致状態を検出すると、１２０度通電方式から１８０度通電方式に切り替えてインバータ部７６を構成する上段スイッチング素子ＦＵ，ＦＶ，ＦＷのオン期間を進み位相側に拡げるように制御し、還流電流を上段スイッチング素子ＦＵ，ＦＶ，ＦＷを介して流す。 （もっと読む）

【課題】低周波帯域において線形性劣化のない半導体スイッチ回路を提供する。
【解決手段】入出力端子間に直列にソースおよびドレインを接続した１又は２以上の電界効果トランジスタと、電界効果トランジスタのゲートに接続した抵抗を備えた半導体スイッチ回路において、電界効果トランジスタのゲート−ドレイン間およびゲート−ソース間に、キャパシタをそれぞれ接続可能とした。
【効果】ＦＥＴのゲート−ドレイン間およびゲート−ソース間すべてにキャパシタを接続したことにより、従来より低い周波数帯域においてゲート電極に接続する抵抗よりＦＥＴのインピーダンスが十分低くなるため、線形性を向上させることが可能となる。 （もっと読む）

【課題】出力信号経路に過電流が流れた場合でも信号出力回路の破壊または劣化を防ぎ、信号出力回路を保護することが可能な信号発生器の保護回路を実現する。
【解決手段】クロック信号またはデジタル信号である信号出力回路からの出力信号をリレーを介して出力する信号発生器の保護回路において、電源と信号出力回路の電源端子の間に接続された電流検出用抵抗と、電流検出用抵抗の両端電圧を増幅して出力する増幅器と、増幅器からの電圧が予め定められた閾値を超えた場合に検出信号を出力する電圧検出判定回路と、電圧検出判定回路からの検出信号に応じてリレーを切断し、出力信号の経路を断つリレー制御回路とを備える。 （もっと読む）

【課題】細かな時間調整を行うことで、ＣＰＵセービングの復帰時間を短縮する無線通信端末装置及びそのセービング復帰制御方式を提供する。
【解決手段】ＣＰＵ１０は外部デバイス３０ａにセービング要求を通知し（Ｓ１００）、外部デバイス３０ａは、割り込み出力待ち設定レジスタ３１に割り込み出力待ち時間を設定する（Ｓ２００）。ＣＰＵ１０は、クロック安定時間設定レジスタ１１にクロック安定時間を設定し（Ｓ３００）、ＣＰＵセービングに移行する。外部デバイス３０ａが起動要求信号を入力し（Ｓ４００）、外部クロック水晶発振子４０に「オン」信号を出力し（Ｓ５００）、外部クロック水晶発振子４０は外部クロックをＣＰＵ１０に出力する（Ｓ６００）。外部デバイス３０ａは、割り込み出力待ち時間の経過後にＣＰＵ１０に割り込み通知を出力する（Ｓ７００）。ＣＰＵ１０は、クロック安定時間が経過した後に動作を再開する。 （もっと読む）

【課題】駆動回路やトランジスタにおいてばらつきがあっても、ＰＷＭ駆動信号の駆動デューティ成分が小さい場合にも、上側トランジスタと下側トランジスタのシュート・スルー（貫通状態）を防止する。
【解決手段】入力端子の第２レベルまたは第１レベル信号に応じてスイッチングデバイスの制御端子に駆動電流をシンク出力するシンク回路と、スイッチングデバイスのオフ期間中に制御端子を経て容量性の電流をシンクする電流シンクトランジスタと、入力端子の信号に応じてソース回路の入力駆動信号と、シンク回路あるいは前記シンクトランジスタへの入力駆動信号とを生成するＩ／Ｆ回路と、シンク回路または前記シンクトランジスタへの入力駆動信号をシンク回路かあるいはシンクトランジスタのどちらに入力駆動信号として出力するかを選択するセレクタと、この選択動作を制御するセレクタへの選択信号を受ける入力端子とを備える。 （もっと読む）

【課題】ミリメートル波周波数において有効な切替え可能減衰器を提供する。
【解決手段】入力減衰器２２は、直列結合されているＲＦ＿ＩＮ＋端子、第１のノード、伝送線路ＴＬ３、直流遮断キャパシタＣｂｌ３、第２のノード、第３のノード、及び出力端子を有する第１の入力回路２１５を有する。第１のノードは、直列結合されているキャパシタＣｍ３及び第１のシリコンゲルマニウムヘテロ接合バイポーラトランジスタＱ９を介して選択的に接地へ結合される。第２のノードは、キャパシタＣｍ１を介して接地へ結合されている。第３のノードは、直列結合されている直流遮断キャパシタＣｂｌ１、抵抗Ｒａｔｔ１及び第２のシリコンゲルマニウムヘテロ接合バイポーラトランジスタＱ７を介して選択的に接地へ結合される。入力減衰器２２は、更に、第１の入力回路２１５と並列に、第１の入力回路２１５と同じ構造を有する第２の入力回路２１６を有する。 （もっと読む）

【課題】出力波形のリップルを低減可能な半導体集積回路を提供する。
【解決手段】例えば、高周波スイッチ回路ＲＦＳＷと、そのオン・オフを制御するスイッチ制御回路ＳＷＣＴＬを備え、ＳＷＣＴＬは、２個のダウンコンバータ回路ＶＧＥＮ１，ＶＧＥＮ２と、レベルシフト回路ＬＳ［１］〜ＬＳ［４］を備える。各ＬＳ［ｎ］は、レベルシフト段ＬＳＳＧ［ｎ］とその後段に接続された出力段ＯＴＳＧ［ｎ］を持ち、ＲＦＳＷは、ＯＴＳＧ［ｎ］からの制御信号ＯＵＴ［ｎ］によって制御される。ＬＳＳＧ［ｎ］は、ＶＧＥＮ１からの負の電源電圧（−ＶＳＳ１）を用いて動作し、ＯＴＳＧ［ｎ］は、ＶＧＥＮ２からの負の電源電圧（−ＶＳＳ２）を用いて動作する。−ＶＳＳ１では、ＬＳＳＧ［ｎ］のレベルシフト動作に伴いリップルが生じ得るが、−ＶＳＳ２ではＯＴＳＧ［ｎ］の動作がスイッチング動作であるためリップルが生じ難い。 （もっと読む）

【課題】２次高調波歪みの発生を抑制することができる高周波スイッチ回路を提供することである。
【解決手段】本発明にかかる高周波スイッチ回路は、共通端子と第１の端子との間に配置された第１のスイッチ（Ｔ１１〜Ｔ１４）と、共通端子と第２の端子との間に配置された第２のスイッチ（Ｔ２１〜Ｔ２４）と、を少なくとも備える。第１のスイッチが備える電界効果トランジスタには、第１のスイッチがオフ状態の時に生成される寄生容量を相殺する補償容量（Ｃｄｂ１１〜Ｃｄｂ１４）がドレインとボディとの間、またはソースとボディとの間に形成されている。また、第２のスイッチが備える電界効果トランジスタには、第２のスイッチがオフ状態の時に生成される寄生容量を相殺する補償容量（Ｃｄｂ２１〜Ｃｄｂ２４）が、ドレインとボディとの間、またはソースとボディとの間に形成されている。 （もっと読む）

【課題】信号トランスの励磁エネルギーを速やかに消費させ、入力信号のバックスイングおよび各チャンネルの読み込み時間を短縮して、高速化可能なアナログ入力装置を得る。
【解決手段】外部から入力されたアナログ信号を絶縁する信号トランス２３と、信号トランス２３の１次側に接続され、オンオフ制御されることでアナログ信号をパルス形状に変化させる第１スイッチ素子２１と、信号トランス２３の１次側に、信号トランス２３の巻線端子と並列に接続され、互いに直列に接続された抵抗素子３１および第２スイッチ素子３２からなるリセット回路２２と、第１スイッチ素子２１に対して、オンオフ制御のための第１制御パルス信号を出力するとともに、第１制御パルス信号を出力した後に、第２スイッチ素子３２に対して、信号トランス２３の巻線に励磁されたエネルギーを消費するための第２制御パルス信号を出力する第１、第２シーケンス手段４１、４２とを備える。 （もっと読む）

【課題】 しきい値を的確に可変して過電流検出の誤作動を防止する。
【解決手段】 過電流検出回路6Bは、Ｑ２のエミッタと出力端子Ｏの間の電流検出抵抗Ｒ11の両端間に抵抗Ｒ21、Ｒ31が接続されている。Ｒ31の両端が過電流検出トランジスタＱ５のベース−エミッタ間に接続されており、出力端子Ｏと−Ｖ_B の間にダイオードＤ21、抵抗Ｒ61が接続されており、Ｄ21のカソードがＱ５のエミッタと接続されている。Ｒ21とＲ31の接続点とグランド間には抵抗Ｒ51とＤ11が接続されており、Ｒ51とＤ11の接続点とＱ２のエミッタの間にコンデンサＣ21が接続されている。Ｒ51、Ｄ11、Ｃ21のしきい値可変回路９Ａは出力電圧の大きさが大きくなるとしきい値を大きくし、出力電圧の大きさが小さくなるとしきい値を小さくするが、Ｃ21とＤ11により、出力電圧の大きさが増加するときはしきい値を早く増大変化させ、減少するときはしきい値をゆっくり減少変化させる。 （もっと読む）

【課題】容量性負荷の静電容量と回路抵抗値とから決定される回路時定数が変化することによって生じる容量性負荷の充電速度または放電速度の変化を防止し、所望の駆動波形を得ることが可能な容量性負荷駆動回路を提供する。
【解決手段】容量性負荷駆動回路は、容量性負荷である複数の駆動素子と、複数のコンデンサーと、前記複数のコンデンサーに電力を供給する電源と、前記複数のコンデンサーと前記複数の駆動素子間の接続を切替える切替え手段と、前記切替え手段を制御する制御手段と、を有し、前記制御手段は、前記複数の駆動素子に対して印加される電荷容量の予測値に基づいて、前記切替え手段の接続状態を維持することを特徴とする。 （もっと読む）

【課題】電源投入時に初期状態を確実に設定できる電子回路、パワーオンリセット回路、集積回路装置及び電子機器等を提供すること。
【解決手段】電子回路は、各回路素子がトランジスターで構成される複数の回路素子ＸＡ１〜ＸＢ２と、第１の高電位電源電圧ＶＤＤが供給され、ＶＤＤが所定の電圧レベルになるまでは、低電位電圧レベルに設定され、ＶＤＤが所定の電圧レベルを越えると、ＶＤＤに追従して電圧レベルが上昇する第２の高電位電源電圧ＶＩＮＴを出力する電源出力回路１００とを含む。複数の回路素子のうち、初期状態においてその出力ノードが高電位電圧レベルになる回路素子である第１のグループの回路素子ＸＡ１、ＸＡ２には、ＶＤＤが供給され、初期状態においてその出力ノードが低電位電圧レベルになる回路素子である第２のグループの回路素子ＸＢ１、ＸＢ２には、ＶＩＮＴが供給される。 （もっと読む）

【課題】 低消費電流化と高速動作化のトレードオフを克服し、貫通電流防止と駆動効率向上を可能にする誘導素子駆動回路を提供する。
【解決手段】 ＰＷＭ信号を入力する入力端子１１と、ソースが第１の電源端子に接続されたＰＭＯＳ高耐圧トランジスタＭ０と、ソースがＧＮＤに接続され、ドレインがトランジスタＭ０のドレインに接続されたＮＭＯＳ高耐圧トランジスタＭ１と、トランジスタＭ０のドレイン及びトランジスタＭ１のドレインの接続点に設けられ、誘導素子Ｌ１を駆動する信号を出力する出力端子１２と、出力端子１２の電位変化を検出してトランジスタＭ０をオフした後にトランジスタＭ１をオンする電圧検出回路９とを備える。この電圧検出回路９は、出力端子１２の端子電圧ＶＬＸがＬｏｗになったことを検知し、Ｈｉｇｈを出力してトランジスタＭ１をオンするので、貫通電流を防止する。 （もっと読む）

【課題】消費電力を抑えつつ、トランジスタの閾値電圧のばらつきに起因する出力電圧のばらつきを抑えることの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】６Ｔｒ３Ｃで構成されるインバータ回路において、入力端子ＩＮ２に、入力端子ＩＮ１に入力されるパルス信号の位相よりも進んだ位相のパルス信号が印加される。これにより、入力端子ＩＮ１の電圧がハイからローに変化する際に、トランジスタＴ５のゲート−ソース間電圧から、トランジスタＴ５の閾値電圧の影響が取り除かれるので、その後にトランジスタＴ５がオンしてトランジスタＴ５に電流が流れたときに、その電流値Ｉｄｓからも、トランジスタＴ５の閾値電圧の影響が取り除かれる。 （もっと読む）

【課題】回路規模を大きくせずに複数のスイッチを貫通電流が流れないように確実に導通非導通のタイミングを制御するスイッチタイミング制御回路を提供する。
【解決手段】複数のデータフリップフロップが縦続接続され、縦続接続されたデータフリップフロップには共通のクロック信号が接続され、それぞれ前段のデータ出力信号が後段のデータ入力信号として接続され、初段のデータ入力信号には、最終段のデータ出力信号の論理が反転されて接続された分周回路と、複数のデータフリップフロップのうちそれぞれ複数の異なるデータフリップフロップの出力信号が入力端子に接続された複数の組み合わせ論理回路と、複数の組み合わせ論理回路の出力信号によりそれぞれ導通、非導通が制御される複数のスイッチと、を備える。 （もっと読む）