【課題】応答性を損なうことなく能動クランプ素子の損失電力を低減できる能動クランプ回路を用いたゲート駆動回路及び半導体装置を提供する。
【解決手段】スイッチ素子Ｔｒ７のゲートを駆動するゲート駆動回路であって、制御信号に基づいてスイッチ素子Ｔｒ７を駆動する駆動部（トランジスタＴｒ１，Ｔｒ２，Ｔｒ４，Ｔｒ５）と、スイッチ素子Ｔｒ７の第１主端子（ドレイン）と第２主端子（ソース）との間に印加される電圧が所定電圧以上の場合に、駆動部によるスイッチ素子Ｔｒ７に対する駆動動作を強制的に遮断して、スイッチ素子Ｔｒ７の第１主端子と第２主端子との間の電圧がクランプされるようにスイッチ素子Ｔｒ７を駆動するアクティブクランプ回路（ダイオードＤ１、ツェナーダイオードＺＤ１、抵抗Ｒ１、トランジスタＴｒ３，Ｔｒ６）とを備える。 （もっと読む）

【課題】トランジスタを用いたスイッチ回路を有するデジタル回路において、電源電圧、入力信号の振幅、トランジスタのしきい値電圧の関係に応じて適切に入力信号を補正し、好適な回路動作を可能とする。
【解決手段】電源電位（ＶＤＤ、ＶＳＳ）が供給される第１のトランジスタ（３２、３３）を有するスイッチ回路（３１）と、入力信号が印加される入力端（ＩＮ）と第１のトランジスタの制御端子（ゲート）との間に接続された補正回路（３４、３６）とを有し、前記制御端子と入力端との間に接続された容量（Ｃ２、Ｃ３）と、該容量と前記制御端子との間のノード（Ｎ５、Ｎ６）と電源電位との間に設けられた、第１のトランジスタと概ね同じしきい値を有するダイオード接続された第２のトランジスタ（３５、３７）と、第２のトランジスタに直列に接続されたスイッチ（ＳＷ２、ＳＷ３）とを有するデジタル回路（３０）を提供する。 （もっと読む）

【課題】本発明の実施形態は、高周波スイッチ回路の高周波特性の良否を簡便に判定することができる半導体装置およびその検査方法を提供する。
【解決手段】実施形態に係る半導体装置は、複数の高周波端子と、共通高周波端子と、の間の信号経路を、前記高周波端子と前記共通高周波端子との間に直列に設けられた複数のＦＥＴにより切り替える高周波スイッチ回路を有する半導体装置であって、前記共通高周波端子に接続された複数のＦＥＴを含む半導体スイッチと、前記半導体スイッチを介して前記共通高周波端子に接続された発振回路と、前記発振回路の出力を入力とする検波回路と、前記検波回路の出力端子と、を備える。 （もっと読む）

【課題】マルチプレクサとクロック分割回路との間における相互の電源ノイズの影響を低減する。
【解決手段】外部クロック信号ＣＫに基づいて内部クロック信号ＬＣＬＫ１を生成するＤＬＬ回路１００と、内部クロック信号ＬＣＬＫ１に基づいて、互いに位相の異なる内部クロック信号ＬＣＬＫ２，ＬＣＬＫ２Ｂを生成するクロック分割回路２００と、内部データ信号ＣＤ，ＣＥに基づいて、クロック信号ＬＣＬＫ２，ＬＣＬＫ２Ｂにそれぞれ同期した内部データ信号ＤＱＰ，ＤＱＮを出力するマルチプレクサ３００とを備える。クロック分割回路２００に供給される内部電源電圧ＶＰＥＲＩ２とマルチプレクサ３００に供給される内部電源電圧ＶＰＥＲＩ３は、互いに異なる電源回路８２，８３によって生成され、且つ、該半導体装置内で分離されている。これにより、相互にノイズの影響を及ぼし合うことがなくなる。 （もっと読む）

【課題】外乱ノイズが侵入した場合でも、通信線の信号レベルの変動をより確実に防止できる通信ドライバ回路を提供する。
【解決手段】通信ドライバ部１１は、信号バス１７にノイズが印加されると、信号レベル変化阻止回路１４が、出力段がオープンコレクタタイプで構成される反転増幅回路１３の出力信号がローレベル側に変化することを阻止するように動作する。 （もっと読む）

【課題】出力期間の切替時における出力信号の遅延発生を抑制する出力回路、データドライバと表示装置の提供。
【解決手段】出力回路は差動増幅回路１１０、１０５，出力増幅回路１２０と第１の制御回路１６０、入力端子１０１、出力端子１０４、第１乃至第３の電源端子ＶＤＤ、ＶＳＳ、ＶＭＬを備える。差動増幅回路は前記入力端子の入力信号と前記出力端子の出力信号を入力する差動入力段１１０と第１及び第２のカレントミラー１３０、１４０を備える。出力増幅回路１２０は第１の電源端子ＶＤＤと出力端子１０４との間に接続された第１導電型の第１のトランジスタ１２１と出力端子１０４と第３の電源端子ＶＭＬとの間に接続された第２導電型の第２のトランジスタ１２２とを備える。第１の制御回路１６０は、第１導電型の第３のトランジスタ１６１と第１のスイッチ１６２を備える。 （もっと読む）

【課題】電源部品を減らし、安価な構成の駆動回路。
【解決手段】一次巻線Npと第１の二次巻線S1と第１の二次巻線の極性とは逆極性を持つ第２の二次巻線を有する２以上の二次巻線とを有し一次巻線に駆動信号が印加されるトランスDT1、第１の二次巻線からの信号によりオンオフ制御される第１スイッチング素子Qh、第２の二次巻線からの信号によりオンオフ制御される第２スイッチング素子Ql、第１の二次巻線の一端と第１スイッチング素子の制御端子との間に接続され第１スイッチング素子を駆動する第１駆動部Q11,Q12、第２の二次巻線の一端と第２スイッチング素子の制御端子との間に接続され第２スイッチング素子を駆動する第２駆動部Q21,Q22、第１の二次巻線電圧を倍電圧整流平滑して第１駆動部に供給する倍電圧整流平滑回路D11,D12,C11,C12、第２の二次巻線電圧を倍電圧整流平滑して第２駆動部に供給する倍電圧整流平滑回路D21,D22,C21,C22を有する。 （もっと読む）

【課題】マイクロコンピュータとＣＰＵを安全かつ確実にリセットして正常起動させる。
【解決手段】第１制御回路４１は第２電圧が動作電圧に達したときにリセット信号が入力されていれば初期化後に起動し、レギュレータＩＣ２０は第１電圧をレギュレートして生成した第２電圧を第１制御回路４１に供給し、第２制御回路４２は第３電圧が動作電圧に達したときにリセット信号が入力されていれば初期化後に起動し、レギュレータＩＣ３０は、第３電圧をレギュレートして生成した第４電圧を第２制御回路４２に供給する機器において、リセット回路１００は、第１電圧が第５電圧を超えて１５０ｍｓが経過するまでリセット信号の出力を継続させ、第１電圧が第５電圧を超えてから１５０ｍｓが経過するとリセット信号の出力を停止する。（第１電圧≧第２電圧、第３電圧≧第４電圧、第１電圧＞第３電圧、第５電圧＞第２電圧） （もっと読む）

【課題】端子切替時の応答特性を改善した半導体スイッチを提供する。
【解決手段】電源回路部は、正の電源電位よりも高い第１の電位と、負の第２の電位と、を生成する。駆動回路部は、前記電源回路部に接続され、端子切替信号に応じて前記第１の電位をハイレベルとし前記第２の電位をローレベルとする制御信号を出力する。スイッチ部は、制御信号を入力して端子間の接続を切り替える。前記駆動回路部は、第１と、第２のレベルシフタと、第１の回路と、を有する。前記第２のレベルシフタは、前記第１のレベルシフタの出力電位に応じて互いに排他的にオンする第２のハイサイドスイッチと第２のローサイドスイッチとを有し、前記制御信号を出力する。前記第１の回路は、前記端子切替信号に応じて、前記制御信号の電位の変化よりも前に前記第２のローサイドスイッチに前記電源電位を供給し、または前記ハイサイドスイッチに前記接地電位を供給する。 （もっと読む）

【課題】ハイサイドスイッチとして用いられるＮチャネル型のＭＯＳＦＥＴのターンオフ動作に際し、簡単な構成でオフ時間Ｔｏｆｆと立下り時間Ｔｆの最適化が可能な負荷駆動回路を提供する。
【解決手段】電源３と負荷１との間に接続されたハイサイドスイッチとしてパワーＭＯＳＦＥＴ２を用いた負荷駆動回路１０であって、パワーＭＯＳＦＥＴ のゲート電圧Ｖｇと電源３の電源電圧Ｖｐとを比較する比較回路１１と、パワーＭＯＳＦＥＴ２のターンオフ動作においてパワーＭＯＳＦＥＴ２のゲート端子から電荷を放電させる遮断回路１２とを具備し、遮断回路１２によってパワーＭＯＳＦＥＴ２のゲート端子から電荷を放電させる放電速度は、ゲート電圧Ｖｇが電源電圧Ｖｐより高い場合の放電速度よりも、ゲート電圧Ｖｇが電源電圧Ｖｐより低い場合の放電速度が遅くなるように設定されている。 （もっと読む）

【課題】通信周波数を微小変動させる技術よりも、ノイズレベルの低減を更に図ることができるＰＷＭ制御のデューティ決定方法を提供する。
【解決手段】制御ＩＣ６３が、駆動回路に出力するＰＷＭ信号のデューティを、指令値を中心に、所定期間内における平均が前記指令値に一致するように微小変動させる場合、ＰＣ６８のデータベース６９に、実際にＰＷＭ信号を駆動回路に与えることで発生したノイズ成分のレベル測定結果を反映したデータを、そのデューティの変動態様と共に記憶する。そして、データベース６９に記憶されているデータを参照し、与えられた動作環境や動作条件等に応じて抑圧対象となる周波数帯のノイズレベルを低減するように、制御ＩＣ６３によるＰＷＭデューティの変動態様を決定する。 （もっと読む）

【課題】小型且つ低価格な高圧パルス発生装置を提供する。
【解決手段】高圧パルス発生装置は、パルス信号を発生するパルス発生部１と、高圧側電圧ＶＤＤを生成する高圧側電源２と、低圧側電圧ＶＳＳを生成する低圧側電源３と、前記パルス信号に応じて、入力された前記高圧側電圧ＶＤＤと前記低圧側電圧ＶＳＳとを何れか一方ずつ交互に出力端子Ｏ１から出力するスイッチング部４と、前記パルス信号の周波数と、前記高圧側電圧ＶＤＤと、前記低圧側電圧ＶＳＳとを制御する制御部５と、を備える。 （もっと読む）

【課題】同じタイプの特性量を有し、この特性量の値が相互に比例するいくつかの機能ブロックを備える電気回路をコンフィギュレーションする。
【解決手段】機能ブロックは、同様のタイプの少なくとも1組の電気素子(102a〜102d、104a〜104d)と、前記電気素子を互いに接続するおよび/もしくは電気回路100の残部に接続するための手段(106a〜106d、108a〜108d、110a〜110d)とにより構築され、テストされる1組の接続コンフィギュレーションのそれぞれに対して、電気回路のパラメータの値を測定するステップと、テストされる結合コンフィギュレーションの中から、測定されたパラメータの値が、少なくとも1対の機能ブロックの特性量の値間の不整合が最小の1つのコンフィギュレーションを選択するステップと、選択されたコンフィギュレーションに従って、接続する手段をポジショニングするステップとを含む。 （もっと読む）

【課題】小型化が可能な故障または異常検出機能を有するパルス増幅装置を提供すること。
【解決手段】本実施形態に係る故障または異常検出機能を有するパルス増幅装置は、入力されるパルスを増幅して出力するパルス増幅器１１と、パルス増幅器１１の入力端子に接続され、パルス増幅器１１に入力されるパルスに同期したパルス増幅器１１を動作させる制御信号を形成して、この制御信号を入力端子に入力するパルス増幅器制御回路１２と、パルス増幅器制御回路１２に接続され、制御信号を連続波に変換する平均化回路１７と、平均化回路１７に接続され、平均化回路１７から出力された連続波の電圧Ｖｇａｖｅとしきい値電圧Ｖｓとを比較する比較回路１８と、比較回路１８に接続され、比較回路１８から出力される差分電圧（Ｖｇａｖｅ−Ｖｓ）に基づいて、パルス増幅器１１の故障、あるいはパルス増幅器制御回路１２の異常を検出する警報装置２３と、を具備する。 （もっと読む）

【課題】オン駆動用スイッチング素子がオン故障等してスイッチング素子をオフできない異常状態になっても、スイッチング素子の熱破壊を防止することができる電子装置を提供する。
【解決手段】制御回路１２８は、オン駆動用抵抗１２１ｂの端子間電圧に基づいてオン駆動用ＦＥＴ１２１ａに流れる電流を検出する。そして、駆動信号がＩＧＢＴ１１０ｄのオフを指示しているにもかかわらず、オン駆動用ＦＥＴ１２１ａに電流が流れているとき、駆動用電源回路１２０の動作を停止させ、駆動用電源回路１２０からの電圧の供給を遮断する。その結果、ゲート電圧がオン、オフする閾値電圧より低くなり、ＩＧＢＴ１１０ｄがオフする。従って、オン駆動用スイッチング素子がオン故障等した場合であっても、スイッチング素子の熱破壊を防止することができる。 （もっと読む）

【課題】多数の異なるプロトコルに対して、および広範囲のデーターレートに対して、シリアル形式のデータをパラレル形式のデータに変換することが可能な、デシリアライザ回路網を提供する。
【解決手段】プログラマブルロジックデバイス（「ＰＬＤ」）などの高速シリアルデータレシーバ回路網用のデシリアライザ回路網（１０）は、シリアルデータを任意の複数のデータ幅を有するパラレルデータに変換するための回路網を含む。該回路網（１０）はまた、広範囲の周波数の中の任意の周波数で動作可能である。該回路網（１０）は様々な観点において構成可能／再構成可能であり、その構成／再構成の少なくとも１部分はダイナミックに（すなわち、ＰＬＤのユーザーモードオペレ−ションの間に）制御され得る。 （もっと読む）

【課題】 消費電力の少ない回路によって２線式電子スイッチのＯＮ／ＯＦＦ状態を的確に検出できる外部アダプターを提供する。
【解決手段】 外部アダプター１１は、電子スイッチ１に接続される２つの入力端子１２，１３を備える。分圧抵抗器Ｒ１，Ｒ２は入力電圧を分圧し、分圧抵抗器Ｒ２の両端電圧に基づいて、フォトカプラー１４が電子スイッチ１のＯＮ／ＯＦＦ状態を検出する。インピーダンス調整回路１９は、入力端子１２，１３間に介装された調整抵抗器Ｒ３、フォトカプラー１４の出力に応答して調整抵抗器Ｒ３への通電／遮断を切り替えるトランジスタＱ１およびフォトＭＯＳリレー１８を備え、アダプター１１の入力インピーダンスを電子スイッチ１の接点導通状態で相対的に高く、接点非導通状態で相対的に低く調整する。 （もっと読む）

【課題】回路構成の複雑化、消費電流の増加、特性低下を防止することができ、レイアウト面積の削減を図れるレベル変換回路および表示装置、並びに電子機器を提供する。
【解決手段】バイアス部１２は、第５のＮＭＯＳトランジスタＮＴ１５と、抵抗素子Ｒ１１を含む降圧部１６と、電圧源１５に接続された電流源Ｉ１１と、を含み、第５のＮＭＯＳトランジスタＮＴ１５のソースが第１電圧源１４に接続され、ドレインが抵抗素子Ｒ１１の一端に接続され、抵抗素子Ｒ１１の他端が電流源Ｉ１１に接続され、第５のＮＭＯＳトランジスタＮＴ１５のゲートが抵抗素子Ｒ１１の他端側に接続され、第１電圧から第１および第２のＮＭＯＳトランジスタＮＴ１１，ＮＴ１２のしきい電圧分高く、または第１電圧より高くこのしきい値電圧より低いバイアス電圧を抵抗素子の一端側に生成し、レベル変換部１１の第１および第２のＮＭＯＳトランジスタＮＴ１１，ＮＴ１２のゲートに供給する。 （もっと読む）

【課題】負バイアス発生回路を用いずにマージン電圧を改善することができる手段をスイッチ回路に提供する。
【解決手段】Ｎ型ＭＯＳＦＥＴを用いて構成されるスイッチＭ１を、信号をアンテナに同通するスイッチに、Ｐ型ＭＯＳＦＥＴを用いて構成されるスイッチＭ２を、信号を接地するシャント用にそれぞれ用いる。各スイッチを構成するＭＯＳＦＥＴのゲート端子に共通の制御信号を入力する。この制御信号の反転信号をスイッチＭ２の接地端に接続することで、各ＭＯＳＦＥＴのゲート端子の電位を接地電圧に設定できる。 （もっと読む）

【課題】アンテナスイッチのコスト削減を図る観点から、特に、アンテナスイッチをシリコン基板上に形成された電界効果トランジスタから構成する場合であっても、アンテナスイッチで発生する高調波歪みをできるだけ低減できる技術を提供する。
【解決手段】ＲＸスルートランジスタ群ＴＨ（ＲＸ）は、互いに直列に接続されたＭＩＳＦＥＴＱ１〜Ｑ５において、それぞれのＭＩＳＦＥＴのボディ領域と、隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域とを、それぞれ、ダイオード（整流素子）を介して接続する。そして、特に、ｎチャネル型ＭＩＳＦＥＴの場合、ＭＩＳＦＥＴのボディ領域から隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域へ向う向きが順方向となるようにダイオードを接続する。 （もっと読む）