説明

半導体装置および携帯電話機

【課題】アンテナスイッチのコスト削減を図る観点から、特に、アンテナスイッチをシリコン基板上に形成された電界効果トランジスタから構成する場合であっても、アンテナスイッチで発生する高調波歪みをできるだけ低減できる技術を提供する。
【解決手段】ＲＸスルートランジスタ群ＴＨ（ＲＸ）は、互いに直列に接続されたＭＩＳＦＥＴＱ１〜Ｑ５において、それぞれのＭＩＳＦＥＴのボディ領域と、隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域とを、それぞれ、ダイオード（整流素子）を介して接続する。そして、特に、ｎチャネル型ＭＩＳＦＥＴの場合、ＭＩＳＦＥＴのボディ領域から隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域へ向う向きが順方向となるようにダイオードを接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および携帯電話機に関し、特に、ＳＯＩ（Silicon On Insulator）基板に形成されたアンテナスイッチを含む半導体装置および携帯電話機に適用して有効な技術に関する。
【背景技術】
【０００２】
特表２００９−５００８６８号公報（特許文献１）には、ＳＯＩ基板に形成されたＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）より構成されるアンテナスイッチに関する技術が記載されており、ＭＩＳＦＥＴの寄生容量の電圧依存性に起因した高調波歪みを低減する技術が記載されている。具体的に、上述した特許文献１では、ＳＯＩ基板の支持基板としてサファイア基板を使用している。これにより、ＭＩＳＦＥＴのソース領域およびドレイン領域に付随する基板容量が小さくなり、２次高調波歪みを低減できるとしている。さらに、ＭＩＳＦＥＴのボディ領域に、ボディ領域の電位を制御するための電極を設けている。そして、ＭＩＳＦＥＴがｎチャネル型ＭＩＳＦＥＴの場合は、この電極に負電位を印加する一方、ＭＩＳＦＥＴがｐチャネル型ＭＩＳＦＥＴの場合は、この電極に正電位を印加するとしている。これにより、ソース領域あるいはドレイン領域とボディ領域との間の接合容量の電圧依存性を小さくすることができ、この結果、アンテナスイッチから発生する３次高調波歪みを低減できるとしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００９−５００８６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年の携帯電話機では音声通話機能だけでなく様々なアプリケーション機能が追加されている。すなわち、携帯電話機を用いた配信音楽の視聴、動画伝送、データ転送などの音声通話機能以外の機能が携帯電話機に追加されている。このような携帯電話機の多機能化に伴い、世界各国での周波数帯（ＧＳＭ（Global System for Mobile communications）帯、ＰＣＳ（Personal Communication Services）帯など）や変調方式（ＧＳＭ、ＥＤＧＥ（Enhanced Data rates for GSM Evolution）、ＷＣＤＭＡ（Wideband Code Division Multiplex Access）など）が多数存在することになっている。したがって、携帯電話機では、複数の異なる周波数帯や異なる変調方式に対応した送受信信号に対応する必要がある。このことから、携帯電話機では、これらの送受信信号の送信と受信とを１つのアンテナで共用し、アンテナスイッチによってアンテナとの接続を切り替えることが行なわれている。
【０００５】
例えば、携帯電話機においては、送信信号の電力が１Ｗを超えるなど大電力になることが普通であり、アンテナスイッチには、大電力の送信信号の高品質性を確保し、かつ、他の周波数帯の通信に悪影響を与える妨害波（高次高調波）の発生を低減する性能が要求される。このため、アンテナスイッチを構成するスイッチング素子として電界効果トランジスタを使用する場合、この電界効果トランジスタには、高耐圧性だけでなく、高次高調波歪みを低減できる性能が要求される。
【０００６】
このことから、アンテナスイッチを構成する電界効果トランジスタは、低損失や低高調波歪みを実現するため、寄生容量が少なく、線形性に優れたＧａＡｓ基板やサファイア基板上に形成される電界効果トランジスタ（例えば、ＨＥＭＴ（High Electron Mobility Transistor））が使用されている。しかし、高周波特性に優れている化合物半導体基板は、高価であり、アンテナスイッチのコスト低下の観点から望ましいとはいえない。アンテナスイッチのコスト低下を実現するには、安価なシリコン基板（ＳＯＩ（Silicon On Insulator）基板）上に形成された電界効果トランジスタを使用することが効果的である。しかし、安価なＳＯＩ基板は、高価な化合物半導体基板に比べて寄生容量が大きく、化合物半導体基板上に形成された電界効果トランジスタよりも高調波歪みが大きくなる問題点がある。
【０００７】
本発明の目的は、アンテナスイッチのコスト削減を図る観点から、特に、アンテナスイッチをＳＯＩ基板上に形成された電界効果トランジスタから構成する場合であっても、アンテナスイッチで発生する高調波歪みをできるだけ低減できる技術を提供することにある。
【０００８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
代表的な実施の形態における半導体装置は、第１端子と第２端子とを有し、かつ、前記第１端子と前記第２端子との間の導通・非導通を制御するスイッチを備える。このとき、前記スイッチは、（ａ）前記第１端子と前記第２端子との間に直列に複数個接続された電界効果トランジスタからなる第１電界効果トランジスタ群を有する。そして、前記第１電界効果トランジスタ群に含まれるそれぞれの前記電界効果トランジスタは、（ａ１）チャネルが形成される半導体領域であるボディ領域と、（ａ２）前記ボディ領域を挟むように形成された一対のソース領域およびドレイン領域と、（ａ３）前記ボディ領域上に形成されたゲート絶縁膜と、（ａ４）前記ゲート絶縁膜上に形成されたゲート電極とを有する。
【００１１】
ここで、前記第１電界効果トランジスタ群に含まれる第１電界効果トランジスタの第１ボディ領域は、前記第１電界効果トランジスタ群に含まれる他の第２電界効果トランジスタの第２ソース領域あるいは第２ドレイン領域と、整流素子を介して電気的に接続されている。そして、前記整流素子は、前記第１電界効果トランジスタの前記第１ボディ領域から、前記第２電界効果トランジスタの前記第２ソース領域あるいは前記第２ドレイン領域へ向う方向が、前記第１電界効果トランジスタ群を構成する前記電界効果トランジスタがｎチャネル型電界効果トランジスタの場合は順方向となるように接続されている。一方、前記第１電界効果トランジスタ群を構成する前記電界効果トランジスタがｐチャネル型電界効果トランジスタの場合は逆方向となるように接続されている。
【００１２】
また、代表的な実施の形態における半導体装置は、送信端子とアンテナ端子と受信端子とを有するアンテナスイッチを備える。このとき、前記アンテナスイッチは、（ａ）前記アンテナ端子と前記受信端子との間に直列に複数個接続された受信スイッチ用電界効果トランジスタからなる第１電界効果トランジスタ群と、（ｂ）前記アンテナ端子と前記送信端子との間に直列に複数個接続された送信スイッチ用電界効果トランジスタからなる第２電界効果トランジスタ群とを有する。そして、前記第１電界効果トランジスタ群に含まれるそれぞれの前記受信スイッチ用電界効果トランジスタあるいは前記第２電界効果トランジスタ群に含まれるそれぞれの前記送信スイッチ用電界効果トランジスタは、（ａｂ１）チャネルが形成される半導体領域であるボディ領域と、（ａｂ２）前記ボディ領域を挟むように形成された一対のソース領域およびドレイン領域とを有する。さらに、（ａｂ３）前記ボディ領域上に形成されたゲート絶縁膜と、（ａｂ４）前記ゲート絶縁膜上に形成されたゲート電極とを有する。ここで、前記第１電界効果トランジスタ群に含まれる第１受信スイッチ用電界効果トランジスタの第１ボディ領域は、前記第１電界効果トランジスタ群に含まれる他の第２受信スイッチ用電界効果トランジスタの第２ソース領域あるいは第２ドレイン領域と、第１整流素子を介して電気的に接続されている。そして、前記第１整流素子は、前記第１受信スイッチ用電界効果トランジスタの第１ボディ領域から、前記第２受信スイッチ用電界効果トランジスタの第２ソース領域あるいは第２ドレイン領域へ向う方向が、前記第１電界効果トランジスタ群を構成する前記受信スイッチ用電界効果トランジスタがｎチャネル型電界効果トランジスタの場合は順方向となるように接続されている。一方、前記第１電界効果トランジスタ群を構成する前記受信スイッチ用電界効果トランジスタがｐチャネル型電界効果トランジスタの場合は逆方向となるように接続されている。
【００１３】
また、代表的な実施の形態における携帯電話機は、送信端子とアンテナ端子と受信端子を有する。そして、携帯電話機は、送信信号を送信する際には前記送信端子と前記アンテナ端子を導通させて前記送信端子から前記アンテナ端子に向って前記送信信号を伝達させる一方、受信信号を受信する際には前記受信端子と前記アンテナ端子とを導通させて前記アンテナ端子から前記受信端子に向って前記受信信号を伝達させるというスイッチング制御を行なうアンテナスイッチを含む。このとき、前記アンテナスイッチは、（ａ）前記アンテナ端子と前記受信端子との間に直列に複数個接続された受信スイッチ用電界効果トランジスタからなる第１電界効果トランジスタ群と、（ｂ）前記アンテナ端子と前記送信端子との間に直列に複数個接続された送信スイッチ用電界効果トランジスタからなる第２電界効果トランジスタ群とを有する。そして、前記第１電界効果トランジスタ群に含まれるそれぞれの前記受信スイッチ用電界効果トランジスタあるいは前記第２電界効果トランジスタ群に含まれるそれぞれの前記送信スイッチ用電界効果トランジスタは、（ａｂ１）チャネルが形成される半導体領域であるボディ領域と、（ａｂ２）前記ボディ領域を挟むように形成された一対のソース領域およびドレイン領域とを有する。さらに、（ａｂ３）前記ボディ領域上に形成されたゲート絶縁膜と、（ａｂ４）前記ゲート絶縁膜上に形成されたゲート電極とを含む。ここで、前記第１電界効果トランジスタ群に含まれる第１受信スイッチ用電界効果トランジスタの第１ボディ領域は、前記第１電界効果トランジスタ群に含まれる他の第２受信スイッチ用電界効果トランジスタの第２ソース領域あるいは第２ドレイン領域と、第１整流素子を介して電気的に接続されている。そして、前記第１整流素子は、前記第１受信スイッチ用電界効果トランジスタの第１ボディ領域から、前記第２受信スイッチ用電界効果トランジスタの第２ソース領域あるいは第２ドレイン領域へ向う方向が、前記第１電界効果トランジスタ群を構成する前記受信スイッチ用電界効果トランジスタがｎチャネル型電界効果トランジスタの場合は順方向となるように接続されている。一方、前記第１電界効果トランジスタ群を構成する前記受信スイッチ用電界効果トランジスタがｐチャネル型電界効果トランジスタの場合は逆方向となるように接続されている。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１５】
アンテナスイッチで発生する高調波歪みをできるだけ低減できる。
【図面の簡単な説明】
【００１６】
【図１】携帯電話機の送受信部の構成を示すブロック図である。
【図２】アンテナスイッチの回路構成を示す図である。
【図３】アンテナスイッチを構成するＭＩＳＦＥＴの断面を示す断面図である。
【図４】ＳＯＩ基板上に形成されたＭＩＳＦＥＴの場合と化合物半導体基板上に形成されたＨＥＭＴの場合のそれぞれにおいて、周波数１．９ＧＨｚでの入力電力と３次高調波歪みの関係を示すグラフである。
【図５】ソース領域とドレイン領域の間に高周波電圧（ＡＣ電圧）を印加した場合のソース・ドレイン間電圧、ボディ・ソース間電圧、ボディ・ドレイン間電圧、ゲート・ボディ間電圧のそれぞれの時間変化を示すグラフである。
【図６】ソース・ドレイン間電圧とボディ・ドレイン間接合容量との関係、および、ソース・ドレイン間電圧とボディ・ソース間接合容量との関係を示すグラフである。
【図７】本発明の実施の形態１におけるアンテナスイッチの回路構成を示す図である。
【図８】実施の形態１におけるＲＸスルートランジスタ群のスイッチ構成を示す回路図である。
【図９】実施の形態１におけるＲＸスルートランジスタ群の構成を示す回路図である。
【図１０】ＭＩＳＦＥＴの各ノード間の電圧変化を示すグラフである。
【図１１】ＭＩＳＦＥＴの各ノード間の電圧変化を示すグラフである。
【図１２】実施の形態１のＲＸスルートランジスタ群を構成する各ＭＩＳＦＥＴにおいて、ノード間電圧の時間変化を示すグラフである。
【図１３】実施の形態１において、ソース・ドレイン間電圧とボディ・ドレイン間接合容量との関係、および、ソース・ドレイン間電圧とボディ・ソース間接合容量との関係を示すグラフである。
【図１４】（ａ）は、従来技術において、ＲＸスルートランジスタ群を構成するＭＩＳＦＥＴの断面構造を示す図であり、（ｂ）は、エネルギーバンド図である。
【図１５】（ａ）は、実施の形態１において、ＲＸスルートランジスタ群を構成するＭＩＳＦＥＴの断面構造を示す図であり、（ｂ）は、エネルギーバンド図である。
【図１６】（ａ）は、実施の形態１において、ＲＸスルートランジスタ群を構成するＭＩＳＦＥＴの断面構造を示す図であり、（ｂ）は、エネルギーバンド図である。
【図１７】（ａ）は、実施の形態１において、ＲＸスルートランジスタ群を構成するＭＩＳＦＥＴの断面構造を示す図であり、（ｂ）は、エネルギーバンド図である。
【図１８】実施の形態１におけるＭＩＳＦＥＴのレイアウト構成を示す平面図である。
【図１９】図１８のＡ−Ａ線で切断した断面図である。
【図２０】図１８に示すＭＩＳＦＥＴの平面構造に配線層を加えた平面図である。
【図２１】実施の形態１におけるＲＸスルートランジスタ群のレイアウト構成を示す図である。
【図２２】実施の形態２におけるアンテナスイッチの回路構成を示す図である。
【図２３】実施の形態３におけるＲＸスルートランジスタ群のスイッチ構成を示す回路図である。
【図２４】実施の形態４におけるＭＩＳＦＥＴのレイアウト構成を示す平面図である。
【図２５】図２４のＡ−Ａ線で切断した断面図である。
【図２６】実施の形態５におけるＲＸスルートランジスタ群の回路構成を示す図である。
【図２７】実施の形態６におけるＲＸスルートランジスタ群の回路構成を示す図である。
【図２８】実施の形態６におけるＭＩＳＦＥＴおよび整流素子用ＭＩＳＦＥＴのレイアウト構成を示す平面図である。
【図２９】図２８のＡ−Ａ線で切断した断面図である。
【図３０】図２８に示すＭＩＳＦＥＴの平面構造に配線層を加えた平面図である。
【図３１】例えば、デュアルバンドの信号を送受信する携帯電話機の構成を示すブロック図である。
【図３２】実施の形態７におけるアンテナスイッチの回路構成を示す図である。
【図３３】実施の形態８におけるアンテナスイッチの回路構成を示す図である。
【発明を実施するための形態】
【００１７】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１８】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１９】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２０】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２１】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００２２】
（実施の形態１）
＜携帯電話機の構成および動作＞
図１は、携帯電話機の送受信部の構成を示すブロック図である。図１に示すように、携帯電話機１は、制御部ＣＵ、インターフェース部ＩＦＵ、ベースバンド部ＢＢＵ、ＲＦ集積回路部ＲＦＩＣ、電力増幅器ＨＰＡ、低雑音増幅器ＬＮＡ、アンテナスイッチＡＳＷおよびアンテナＡＮＴを有している。
【００２３】
インターフェース部ＩＦＵは、ユーザ（通話者）からの音声信号を処理する機能を有している。すなわち、インターフェース部ＩＦＵは、ユーザと携帯電話機とのインターフェースをとる機能を有している。そして、ベースバンド部ＢＢＵは、中央制御部であるＣＰＵを内蔵し、送信時には、操作部を介したユーザ（通話者）からの音声信号（アナログ信号）をデジタル処理してベースバンド信号を生成できるように構成されている。一方、受信時には、デジタル信号であるベースバンド信号から音声信号を生成できるように構成されている。さらに、制御部ＣＵは、ベースバンド部ＢＢＵと接続されており、ベースバンド部ＢＢＵにおけるベースバンド信号の信号処理を制御する機能を有している。
【００２４】
ＲＦ集積回路部ＲＦＩＣは、送信時にはベースバンド信号を変調して無線周波数の信号を生成し、受信時には、受信信号を復調してベースバンド信号を生成することができるように構成されている。このとき、制御部ＣＵは、ＲＦ集積回路部ＲＦＩＣとも接続されており、ＲＦ集積回路部ＲＦＩＣにおける送信信号の変調や受信信号の復調を制御する機能も有している。
【００２５】
電力増幅器ＨＰＡは、微弱な入力信号と相似な大電力の信号を電源から供給される電力で新たに生成して出力する回路である。一方、低雑音増幅器ＬＮＡは、受信信号に含まれるノイズを増幅することなく、受信信号を増幅するように構成されている。
【００２６】
アンテナスイッチＡＳＷは、携帯電話機１に入力される受信信号と携帯電話機１から出力される送信信号とを分離するためのものであり、アンテナＡＮＴは、電波を送受信するためのものである。アンテナスイッチＡＳＷは、例えば、送信端子ＴＸと受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）を有している。この送信端子ＴＸは電力増幅器ＨＰＡと接続されており、受信端子ＲＸは低雑音増幅器ＬＮＡと接続されている。さらに、アンテナ端子ＡＮＴ（ＯＵＴ）はアンテナＡＮＴと電気的に接続されている。アンテナスイッチＡＳＷは制御部ＣＵと接続されており、アンテナスイッチＡＳＷにおけるスイッチの切り替え動作は、制御部ＣＵによって制御されている。
【００２７】
携帯電話機１は、上記のように構成されており、以下に、その動作について簡単に説明する。まず、信号を送信する場合について説明する。インターフェース部ＩＦＵを介して音声信号などの信号がベースバンド部ＢＢＵに入力されると、ベースバンド部ＢＢＵは、音声信号などのアナログ信号をデジタル処理する。これにより、生成されたベースバンド信号は、ＲＦ集積回路部ＲＦＩＣに入力する。ＲＦ集積回路部ＲＦＩＣでは、入力したベースバンド信号を、変調信号源およびミキサによって、無線周波数（ＲＦ（Radio Frequency）周波数）の信号に変換する。無線周波数に変換された信号は、ＲＦ集積回路部ＲＦＩＣから電力増幅器（ＲＦモジュール）ＨＰＡに出力される。電力増幅器ＨＰＡに入力した無線周波数の信号は、電力増幅器ＨＰＡで増幅された後、アンテナスイッチＡＳＷを介してアンテナＡＮＴより送信される。具体的に、アンテナスイッチＡＳＷでは、電力増幅器ＨＰＡと電気的に接続されている送信端子ＴＸをアンテナＡＮＴと電気的に接続するようにスイッチの切り替えが行なわれる。これにより、電力増幅器ＨＰＡで増幅された無線周波数の信号はアンテナスイッチＡＳＷを介してアンテナＡＮＴから送信される。
【００２８】
次に、信号を受信する場合について説明する。アンテナＡＮＴにより受信された無線周波数の信号（受信信号）は、アンテナスイッチＡＳＷを介して低雑音増幅器ＬＮＡに入力される。具体的に、アンテナスイッチＡＳＷでは、アンテナＡＮＴと受信端子ＲＸとを電気的に接続するようにスイッチの切り替えが行なわれる。これにより、アンテナＡＮＴで受信した受信信号は、アンテナスイッチＡＳＷの受信端子ＲＸに伝達される。アンテナスイッチＡＳＷの受信端子ＲＸは、低雑音増幅器ＬＮＡと接続されているので、受信信号は、アンテナスイッチＡＳＷの受信端子ＲＸから低雑音増幅器ＬＮＡに入力される。そして、受信信号は低雑音増幅器ＬＮＡで増幅された後、ＲＦ集積回路部ＲＦＩＣに入力する。ＲＦ集積回路部ＲＦＩＣでは、変調信号源およびミキサによって、周波数変換を行なう。そして、周波数変換された信号の検波が行なわれ、ベースバンド信号が抽出される。その後、このベースバンド信号は、ＲＦ集積回路部ＲＦＩＣからベースバンド部ＢＢＵに出力される。このベースバンド信号がベースバンド部ＢＢＵで処理され、インターフェース部ＩＦＵを介して携帯電話機１から音声信号が出力される。以上は、シングルバンドの信号を送受信する携帯電話機１の簡単な構成およびその動作である。
【００２９】
＜アンテナスイッチの回路構成＞
次に、アンテナスイッチＡＳＷの回路構成について説明する。図２は、アンテナスイッチＡＳＷの回路構成を示す図である。図２に示すように、アンテナスイッチＡＳＷは、送信端子ＴＸと、受信端子ＲＸと、アンテナ端子ＡＮＴ（ＯＵＴ）とを有している。そして、アンテナスイッチＡＳＷは、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間にＴＸスルートランジスタ群ＴＨ（ＴＸ）を有し、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間にＲＸスルートランジスタ群ＴＨ（ＲＸ）を有している。さらに、アンテナスイッチＡＳＷは、送信端子ＴＸとＧＮＤ端子ＧＮＤ１の間にＴＸシャントトランジスタ群ＳＨ（ＴＸ）を有し、受信端子ＲＸとＧＮＤ端子ＧＮＤ２の間にＲＸシャントトランジスタ群ＳＨ（ＲＸ）を有している。
【００３０】
送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間に設けられているＴＸスルートランジスタ群ＴＨ（ＴＸ）は、例えば、直列に接続された５つのＭＩＳＦＥＴ（Metal Insulator semiconductor Field Effect Transistor）ＱＮから構成されている。このとき、各ＭＩＳＦＥＴＱＮは、ソース領域とドレイン領域とゲート電極とを有している。本明細書では、ＭＩＳＦＥＴＱＮのソース領域とドレイン領域とは対称になっているが、ＴＸスルートランジスタ群ＴＨ（ＴＸ）を構成するＭＩＳＦＥＴＱＮにおいては、送信端子ＴＸ側の領域をドレイン領域とし、アンテナ端子ＡＮＴ（ＯＵＴ）側の領域をソース領域と定義することにする。さらに、ＭＩＳＦＥＴＱＮのゲート電極はゲート抵抗ＧＲを介して制御端子ＶＴＸに接続されている。ゲート抵抗ＧＲは、制御端子ＶＴＸに高周波信号が漏れ込まないようにするためのアイソレーション抵抗である。言い換えれば、ゲート抵抗ＧＲは高周波信号を減衰させる機能を有している。このように構成されているＴＸスルートランジスタ群ＴＨ（ＴＸ）では、制御端子ＶＴＸに印加する電圧を制御することより、直列に接続されたＭＩＳＦＥＴＱＮのオン／オフを制御して、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間を電気的に接続したり、電気的に遮断するようになっている。つまり、ＴＸスルートランジスタ群ＴＨ（ＴＸ）は、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との電気的な接続／非接続を切り替えるスイッチとして機能する。
【００３１】
続いて、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間に設けられているＲＸスルートランジスタ群ＴＨ（ＲＸ）も、例えば、ＴＸスルートランジスタ群ＴＨ（ＴＸ）と同様に、直列に接続された５つのＭＩＳＦＥＴＱＮから構成されている。このとき、各ＭＩＳＦＥＴＱＮは、ソース領域とドレイン領域とゲート電極とを有している。本明細書では、ＭＩＳＦＥＴＱＮのソース領域とドレイン領域とは対称になっているが、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するＭＩＳＦＥＴＱＮにおいては、アンテナ端子ＡＮＴ（ＯＵＴ）側の領域をドレイン領域とし、受信端子ＲＸ側の領域をソース領域と定義することにする。さらに、ＭＩＳＦＥＴＱＮのゲート電極はゲート抵抗ＧＲを介して制御端子ＶＲＸに接続されている。ゲート抵抗ＧＲは、制御端子ＶＲＸに高周波信号が漏れ込まないようにするためのアイソレーション抵抗である。言い換えれば、ゲート抵抗ＧＲは高周波信号を減衰させる機能を有している。このように構成されているＲＸスルートランジスタ群ＴＨ（ＲＸ）では、制御端子ＶＲＸに印加する電圧を制御することより、直列に接続されたＭＩＳＦＥＴＱＮのオン／オフを制御して、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間を電気的に接続したり、電気的に遮断するようになっている。つまり、ＲＸスルートランジスタ群ＴＨ（ＲＸ）は、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）との電気的な接続／非接続を切り替えるスイッチとして機能する。
【００３２】
次に、送信端子ＴＸとＧＮＤ端子ＧＮＤ１との間に設けられているＴＸシャントトランジスタ群ＳＨ（ＴＸ）は、例えば、直列に接続された５つのＭＩＳＦＥＴＱＮから構成されている。この場合、各ＭＩＳＦＥＴＱＮは、ソース領域とドレイン領域とゲート電極とを有している。本明細書では、ＭＩＳＦＥＴＱＮのソース領域とドレイン領域とは対称になっているが、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）を構成するＭＩＳＦＥＴＱＮにおいては、送信端子ＴＸ側の領域をドレイン領域とし、ＧＮＤ端子ＧＮＤ１側の領域をソース領域と定義することにする。さらに、ＭＩＳＦＥＴＱＮのゲート電極はゲート抵抗ＧＲを介して制御端子ＶＲＸに接続されている。ゲート抵抗ＧＲは、制御端子ＶＲＸに高周波信号が漏れ込まないようにするためのアイソレーション抵抗である。言い換えれば、ゲート抵抗ＧＲは高周波信号を減衰させる機能を有している。
【００３３】
ここで、上述したＴＸスルートランジスタ群ＴＨ（ＴＸ）は、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間で、送信信号を伝達する送信経路の接続／非接続を切り替えるスイッチとして機能することから、アンテナスイッチＡＳＷとして必要な構成要素である。これに対し、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）は送信端子ＴＸとＧＮＤ端子ＧＮＤ１との間の接続／非接続を切り替えるものであり、送信端子ＴＸとＧＮＤ端子ＧＮＤ１間の経路は直接送信信号が伝達されないことから、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）を設ける必要があるのか疑問となる。しかし、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）は、アンテナで受信信号を受信する際に重要な機能を有しているのである。
【００３４】
以下では、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）の機能について説明する。アンテナから受信信号を受信する場合、アンテナスイッチＡＳＷでは、ＲＸスルートランジスタ群ＴＨ（ＲＸ）をオンしてアンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸとを電気的に接続する。これにより、アンテナで受信された受信信号は、アンテナ端子ＡＮＴ（ＯＵＴ）から受信端子ＲＸを介して受信回路に伝達される。このとき、送信経路側には受信信号を伝達させない必要があるので、アンテナ端子ＡＮＴ（ＯＵＴ）と送信端子ＴＸとの間に設けられているＴＸスルートランジスタ群ＴＨ（ＴＸ）はオフされる。これにより、アンテナからアンテナ端子ＡＮＴ（ＯＵＴ）に入力された受信信号は、送信端子ＴＸ側には伝達されない。ＴＸスルートランジスタ群ＴＨ（ＴＸ）をオフすることにより、アンテナ端子ＡＮＴ（ＯＵＴ）と送信端子ＴＸとの送信経路は電気的に遮断されるので、理想的には受信信号が送信経路に漏れこむことはないと考えられる。しかし、実際には、ＴＸスルートランジスタ群ＴＨ（ＴＸ）を構成するＭＩＳＦＥＴＱＮにおいて、ＴＸスルートランジスタ群ＴＨ（ＴＸ）をオフしているということは、電気的にＭＩＳＦＥＴＱＮのソース領域とドレイン領域の間にオフ容量が発生しているとみなすことができる。このため、高周波信号である受信信号は、このオフ容量を介して送信端子ＴＸ側に漏れるのである。受信信号の電力は小さいので、効率良くアンテナ端子ＡＮＴ（ＯＵＴ）から受信端子ＲＸ側に伝達させることが望ましい。すなわち、ＴＸスルートランジスタ群ＴＨ（ＴＸ）のオフ容量を介した受信信号の送信端子ＴＸ側への漏れこみを抑制する必要がある。特に、ＴＸスルートランジスタ群ＴＨ（ＴＸ）を構成する各ＭＩＳＦＥＴＱＮのゲート幅はオン抵抗を低減する観点から大きくなっている。このようにＭＩＳＦＥＴＱＮのゲート幅が大きくなっていることは、言い換えれば、オフ容量が大きくなるとも言える。いまの場合、ＴＸスルートランジスタ群ＴＨ（ＴＸ）は５つのＭＩＳＦＥＴＱＮを直列に接続しているので、ＴＸスルートランジスタ群ＴＨ（ＴＸ）の合成容量は、１つのＭＩＳＦＥＴＱＮのオフ容量よりも小さくなるものの、ＴＸスルートランジスタ群ＴＨ（ＴＸ）のオフ容量は無視できないくらいに大きくなる。ＴＸスルートランジスタ群ＴＨ（ＴＸ）のオフ容量が大きくなるということは、それだけ、高周波信号である受信信号が漏れこみやすくなることを意味している。したがって、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間にＴＸスルートランジスタ群ＴＨ（ＴＸ）を設ける構成だけでは、受信信号の漏れこみを充分に抑制することができないのである。
【００３５】
そこで、送信端子ＴＸとＧＮＤ端子ＧＮＤ１との間にＴＸシャントトランジスタ群ＳＨ（ＴＸ）を設けているのである。つまり、ＴＸスルートランジスタ群ＴＨ（ＴＸ）をオフしている状態でも受信信号が送信端子ＴＸ側に漏れこむが、送信端子ＴＸ側に漏れこんだ受信信号を送信端子ＴＸで充分に反射させることができれば、送信端子ＴＸ側に漏れこむ受信信号を抑制できるのである。すなわち、送信端子ＴＸとＧＮＤ端子ＧＮＤ１との間に設けられているＴＸシャントトランジスタ群ＳＨ（ＴＸ）は、送信端子ＴＸにおける受信信号の反射を充分に行なう目的で設けられているのである。
【００３６】
送信端子ＴＸにおいて高周波信号である受信信号を充分に反射させるには、送信端子ＴＸをＧＮＤに接地することで実現できる。言い換えれば、送信端子ＴＸとＧＮＤ端子ＧＮＤ１との間をできるだけ低インピーダンス状態にすることができれば、送信端子ＴＸでの受信信号の反射を充分に行なうことができるのである。このため、受信時に送信端子ＴＸ側では、ＴＸスルートランジスタ群ＴＨ（ＴＸ）をオフするとともに、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）をオンすることにより、送信端子ＴＸとＧＮＤ端子ＧＮＤ１とを電気的に接続しているのである。これにより、送信端子ＴＸ側に受信信号が漏れこんできても送信端子ＴＸで充分に反射させることができるので、送信端子ＴＸ側に漏れこむ受信信号を抑制することができる。
【００３７】
ＴＸシャントトランジスタ群ＳＨ（ＴＸ）は、例えば、５つのＭＩＳＦＥＴＱＮから構成されている。ここで、複数のＭＩＳＦＥＴＱＮを直列に接続しているのは、送信時に送信端子ＴＸに大電力の送信信号が流れる関係上、送信端子ＴＸとＧＮＤ端子ＧＮＤ１との間には大きな電圧振幅が印加されるからである。すなわち、複数のＭＩＳＦＥＴＱＮを直列に接続することにより、送信端子ＴＸとＧＮＤ端子ＧＮＤ１との間に大きな電圧振幅が印加される場合であっても、各ＭＩＳＦＥＴＱＮに印加される電圧振幅を耐圧以下にすることができるようにしたものである。
【００３８】
続いて、受信端子ＲＸとＧＮＤ端子ＧＮＤ２との間に設けられているＲＸシャントトランジスタ群ＳＨ（ＲＸ）も、例えば、５つのＭＩＳＦＥＴＱＮから構成されている。この場合、ＭＩＳＦＥＴＱＮは、ソース領域とドレイン領域とゲート電極とを有している。本明細書では、ＭＩＳＦＥＴＱＮのソース領域とドレイン領域とは対称になっているが、ＲＸシャントトランジスタ群ＳＨ（ＲＸ）を構成するＭＩＳＦＥＴＱＮにおいては、受信端子ＲＸ側の領域をドレイン領域とし、ＧＮＤ端子ＧＮＤ２側の領域をソース領域と定義することにする。さらに、ＭＩＳＦＥＴＱＮのゲート電極はゲート抵抗ＧＲを介して制御端子ＶＴＸに接続されている。ゲート抵抗ＧＲは、制御端子ＶＴＸに高周波信号が漏れ込まないようにするためのアイソレーション抵抗である。言い換えれば、ゲート抵抗ＧＲは高周波信号を減衰させる機能を有している。
【００３９】
ここで、送信時においてＲＸスルートランジスタ群ＴＨ（ＲＸ）をオフしている状態でも、ＲＸスルートランジスタ群ＴＨ（ＲＸ）にはオフ容量があることから、送信信号が受信端子ＲＸ側に漏れこむが、受信端子ＲＸ側に漏れこんだ送信信号を受信端子ＲＸで充分に反射させることができれば、受信端子ＲＸ側に漏れこむ送信信号を抑制できるのである。すなわち、受信端子ＲＸとＧＮＤ端子ＧＮＤ２との間に設けられているＲＸシャントトランジスタ群ＳＨ（ＲＸ）は、受信端子ＲＸにおける送信信号の反射を充分に行なう目的で設けられているのである。
【００４０】
受信端子ＲＸにおいて高周波信号である送信信号を充分に反射させるには、受信端子ＲＸをＧＮＤに接地することで実現できる。言い換えれば、受信端子ＲＸとＧＮＤ端子ＧＮＤ２との間をできるだけ低インピーダンス状態にすることができれば、受信端子ＲＸでの送信信号の反射を充分に行なうことができるのである。このため、送信時に受信端子ＲＸ側では、ＲＸスルートランジスタ群ＴＨ（ＲＸ）をオフするとともに、ＲＸシャントトランジスタ群ＳＨ（ＲＸ）をオンすることにより、受信端子ＲＸとＧＮＤ端子ＧＮＤ２とを電気的に接続しているのである。これにより、受信端子ＲＸ側に送信信号が漏れこんできても受信端子ＲＸで充分に反射させることができるので、受信端子ＲＸ側に漏れこむ送信信号を抑制することができる。
【００４１】
アンテナスイッチＡＳＷは上記のように構成されており、以下にその動作について説明する。まず、送信時の動作について説明する。図２において、送信時には、ＴＸスルートランジスタ群ＴＨ（ＴＸ）とＲＸシャントトランジスタ群ＳＨ（ＲＸ）とをオンし、かつ、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）とＲＸスルートランジスタ群ＴＨ（ＲＸ）とをオフする。これにより、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）が電気的に接続され、かつ、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）が電気的に遮断される。この結果、送信端子ＴＸからアンテナ端子ＡＮＴ（ＯＵＴ）に向って送信信号が出力される。このとき、ＲＸスルートランジスタ群ＴＨ（ＲＸ）はオフしているが、オフ容量が存在するので、高周波信号である送信信号の一部はＲＸスルートランジスタ群ＴＨ（ＲＸ）のオフ容量を介して、受信端子ＲＸ側に漏れ出る。ところが、受信端子ＲＸとＧＮＤ端子ＧＮＤ２とはＲＸシャントトランジスタ群ＳＨ（ＲＸ）がオンしていることから、電気的に接続され、受信端子ＲＸとＧＮＤ端子ＧＮＤ２との間のインピーダンスは低インピーダンス状態となる。このため、受信端子ＲＸ側に漏れ出た送信信号は受信端子ＲＸで充分に反射される。この結果、受信端子ＲＸに漏れ出る送信信号は抑制されるので、送信端子ＴＸから送信信号が効率良くアンテナ端子ＡＮＴ（ＯＵＴ）に伝達される。このようにして、送信信号がアンテナ端子ＡＮＴ（ＯＵＴ）から出力される。
【００４２】
次に、受信時の動作について説明する。図２において、受信時には、ＲＸスルートランジスタ群ＴＨ（ＲＸ）とＴＸシャントトランジスタ群ＳＨ（ＴＸ）とをオンし、かつ、ＲＸシャントトランジスタ群ＳＨ（ＲＸ）とＴＸスルートランジスタ群ＴＨ（ＴＸ）とをオフする。これにより、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）が電気的に接続され、かつ、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）が電気的に遮断される。この結果、アンテナ端子ＡＮＴ（ＯＵＴ）から受信端子ＲＸに向って受信信号が伝達される。このとき、ＴＸスルートランジスタ群ＴＨ（ＴＸ）はオフしているが、オフ容量が存在するので、高周波信号である受信信号の一部はＴＸスルートランジスタ群ＴＨ（ＴＸ）のオフ容量を介して、送信端子ＴＸ側に漏れ出る。ところが、送信端子ＴＸとＧＮＤ端子ＧＮＤ１とはＴＸシャントトランジスタ群ＳＨ（ＴＸ）がオンしていることから、電気的に接続され、送信端子ＴＸとＧＮＤ端子ＧＮＤ１との間のインピーダンスは低インピーダンス状態となる。このため、送信端子ＴＸ側に漏れ出た受信信号は送信端子ＴＸで充分に反射される。この結果、送信端子ＴＸに漏れ出る受信信号は抑制されるので、アンテナ端子ＡＮＴ（ＯＵＴ）から効率良く受信端子ＲＸ側に伝達される。このようにして、受信信号がアンテナ端子ＡＮＴ（ＯＵＴ）から受信端子ＲＸ側に伝達される。
【００４３】
＜アンテナスイッチを構成するＭＩＳＦＥＴの構造＞
続いて、アンテナスイッチＡＳＷを構成するＭＩＳＦＥＴＱＮの断面構造について説明する。図３は、ＭＩＳＦＥＴＱＮの断面を示す断面図である。図３において、半導体基板（支持基板）１Ｓ上には、埋め込み絶縁層ＢＯＸが形成されており、この埋め込み絶縁層ＢＯＸ上にシリコン層が形成されている。この半導体基板１Ｓと埋め込み絶縁層ＢＯＸとシリコン層とによりＳＯＩ基板が形成されている。そして、このＳＯＩ基板上にＭＩＳＦＥＴＱＮが形成されている。ＳＯＩ基板のシリコン層には、チャネル領域として機能するボディ領域ＢＤが形成されている。このボディ領域ＢＤは、例えば、ｐ型不純物であるボロンなどを導入したｐ型半導体領域から形成されている。ボディ領域ＢＤ上にはゲート絶縁膜ＧＯＸが形成されており、このゲート絶縁膜ＧＯＸ上にゲート電極Ｇが形成されている。ゲート絶縁膜ＧＯＸは、例えば、酸化シリコン膜から形成されている。一方、ゲート電極Ｇは、ポリシリコン膜ＰＦとコバルトシリサイド膜ＣＳとの積層膜から形成されている。ゲート電極Ｇの一部を構成するコバルトシリサイド膜ＣＳは、ゲート電極Ｇの低抵抗化のために形成されている。なお、コバルトシリサイド膜ＣＳに代えて、ニッケルシリサイド膜、プラチナシリサイド膜、ニッケルプラチナシリサイド膜、あるいは、チタンシリサイド膜などのシリサイド膜を使用してもよい。
【００４４】
続いて、ゲート電極Ｇの両側の側壁にはサイドウォールＳＷが形成されており、このサイドウォールＳＷの下層にあるシリコン層内には低濃度不純物拡散領域ＥＸ１ｓ、ＥＸ１ｄが形成されている。この低濃度不純物拡散領域ＥＸ１ｓ、ＥＸ１ｄはゲート電極Ｇに整合して形成されている。そして、低濃度不純物拡散領域ＥＸ１ｓの外側には、高濃度不純物拡散領域ＮＲ１ｓが形成され、低濃度不純物拡散領域ＥＸ１ｄの外側には、高濃度不純物拡散領域ＮＲ１ｄが形成されている。高濃度不純物拡散領域ＮＲ１ｓ、ＮＲ１ｄは、サイドウォールＳＷに整合して形成されている。さらに、高濃度不純物拡散領域ＮＲ１ｓ、ＮＲ１ｄの表面にはコバルトシリサイド膜ＣＳが形成されている。低濃度不純物拡散領域ＥＸ１ｓと高濃度不純物拡散領域ＮＲ１ｓとコバルトシリサイド膜ＣＳによりソース領域Ｓが形成され、低濃度不純物拡散領域ＥＸ１ｄと高濃度不純物拡散領域ＮＲ１ｄとコバルトシリサイド膜ＣＳによりドレイン領域Ｄが形成される。
【００４５】
低濃度不純物拡散領域ＥＸ１ｓ、ＥＸ１ｄおよび高濃度不純物拡散領域ＮＲ１ｓ、ＮＲ１ｄは、ともに、例えば、リンや砒素などのｎ型不純物を導入した半導体領域であり、低濃度不純物拡散領域ＥＸ１ｓ、ＥＸ１ｄに導入されている不純物の濃度は、高濃度不純物拡散領域ＮＲ１ｓ、ＮＲ１ｄに導入されている不純物の濃度よりも小さくなっている。
【００４６】
本実施の形態１におけるＭＩＳＦＥＴＱＮは上記のように構成されており、以下に、ＭＩＳＦＥＴＱＮ上に形成される配線構造について説明する。図３において、本実施の形態１におけるＭＩＳＦＥＴＱＮを覆うように窒化シリコン膜ＳＮが形成されており、この窒化シリコン膜ＳＮ上にコンタクト層間絶縁膜ＣＩＬが形成されている。このコンタクト層間絶縁膜ＣＩＬは、例えば、酸化シリコン膜から形成されている。そして、コンタクト層間絶縁膜ＣＩＬおよび窒化シリコン膜ＳＮにはソース領域Ｓに達するコンタクトホールＣＮＴや、ドレイン領域Ｄに達するコンタクトホールＣＮＴが形成されている。そして、コンタクトホールＣＮＴ内にチタン／窒化チタン膜およびタングステン膜が埋め込まれてプラグＰＬＧが形成されている。プラグＰＬＧを形成したコンタクト層間絶縁膜ＣＩＬ上には配線Ｌ１が形成されている。例えば、配線Ｌ１は、チタン／窒化チタン膜、アルミニウム膜およびチタン／窒化チタン膜の積層膜から形成される。さらに、この配線Ｌ１上に多層配線が形成されるが、図３では省略している。以上のようにして、アンテナスイッチＡＳＷを構成するＭＩＳＦＥＴＱＮが形成されている。
【００４７】
＜ＳＯＩ基板に形成されたＭＩＳＦＥＴの長所および短所＞
例えば、図１に示す携帯電話機１においては、送信信号の電力が１Ｗを超えるなど大電力になることが普通であり、アンテナスイッチＡＳＷには、大電力の送信信号の高品質性を確保し、かつ、他の周波数帯の通信に悪影響を与える妨害波（高次高調波）の発生を低減する性能が要求される。このため、アンテナスイッチＡＳＷを構成するスイッチング素子として電界効果トランジスタを使用する場合、この電界効果トランジスタには、高耐圧性だけでなく、高次高調波歪を低減できる性能が要求される。
【００４８】
このことから、アンテナスイッチを構成する電界効果トランジスタは、低損失や低高調波歪みを実現するため、寄生容量が少なく、線形性に優れたＧａＡｓ基板やサファイア基板上に形成される電界効果トランジスタ（例えば、ＨＥＭＴ）が使用されている。しかし、高周波特性に優れている化合物半導体基板は、高価であり、アンテナスイッチＡＳＷのコスト低下の観点から望ましいとはいえない。これに対し、アンテナスイッチＡＳＷをＳＯＩ基板上に形成したＭＩＳＦＥＴＱＮから構成する場合、ＳＯＩ基板は、化合物半導体基板に比べて安価であることから、アンテナスイッチＡＳＷのコスト低下を実現することができる利点がある。すなわち、アンテナスイッチＡＳＷのコスト削減の観点からは、安価なシリコン基板（ＳＯＩ（Silicon On Insulator）基板）上に形成されたＭＩＳＦＥＴＱＮ（電界効果トランジスタ）を使用することが効果的である。
【００４９】
しかし、安価なＳＯＩ基板は、高価な化合物半導体基板に比べて寄生容量が大きく、化合物半導体基板上に形成された電界効果トランジスタよりも高調波歪みが大きくなる問題点がある。つまり、コスト削減の観点から、アンテナスイッチＡＳＷをＳＯＩ基板に形成されたＭＩＳＦＥＴＱＮから構成することが望ましいが、ＳＯＩ基板に形成したＭＩＳＦＥＴＱＮでは、高調波歪みが大きくなる問題点が発生する。
【００５０】
例えば、図４は、ＳＯＩ基板上に形成されたＭＩＳＦＥＴの場合と化合物半導体基板上に形成されたＨＥＭＴの場合のそれぞれにおいて、周波数１．９ＧＨｚでの入力電力（Ｐｉｎ）と３次高調波歪み（３ＨＤ）の関係を示すグラフである。図４において、横軸が入力電力（Ｐｉｎ）の大きさを示しており、縦軸が３次高調波歪み（３ＨＤ）の大きさを示している。ここで、図４のうち実線で示されているグラフがＳＯＩ基板上に形成されたＭＩＳＦＥＴに対応し、破線で示されているグラフが化合物半導体基板上に形成されたＨＥＭＴに対応している。図４では、３次高調波歪み（３ＨＤ）をデシベル（−ｄＢｃ）で表示しているが、このデシベル表示は、高次高調波の大きさが出力電力（Ｐｏｕｔ）の電力からどれだけ減衰させているかを示している。すなわち、高次高調波のデシベル表示が小さくなるほど減衰が小さくなり、高次高調波の大きさが増大していることを示していることになる。したがって、図４を見ると、ＳＯＩ基板に形成されたＭＩＳＦＥＴの方が、化合物半導体基板に形成されたＨＥＭＴよりも３次高調波歪み（３ＨＤ）の発生が大きくなっていることがわかる。つまり、ＳＯＩ基板に形成されたＭＩＳＦＥＴでは、化合物半導体基板に形成されたＨＥＭＴよりも３次高調波歪みの発生が問題となることがわかる。
【００５１】
３次高調波歪みの発生原因は、例えば、図３に示すＳＯＩ基板上に形成されたＭＩＳＦＥＴＱＮを例に挙げて説明すると、ＭＩＳＦＥＴＱＮのソース領域Ｓとドレイン領域Ｄの間に形成される寄生容量の電圧依存性が主な原因となっている。ソース領域Ｓとドレイン領域Ｄとの間に形成される寄生容量は、ソース領域Ｓとボディ領域ＢＤとの間に形成される寄生容量と、ドレイン領域Ｄとボディ領域ＢＤとの間に形成される寄生容量に分けることができる。これらの寄生容量は、ソース領域Ｓとドレイン領域Ｄとの間に印加される電圧によって、容量絶縁膜として機能する空乏層の幅が変化することから、容量値が変化する。すなわち、ソース領域Ｓとドレイン領域Ｄとの間に形成される寄生容量は電圧依存性を有している。そして、この電圧依存性が非線形性を含んでいることから、非線形性に起因した３次高調波歪みが発生するのである。一方、化合物半導体基板に形成されたＨＥＭＴは、半絶縁性基板に形成されており、ソース領域とドレイン領域との間に形成される寄生容量の電圧依存性も非常に小さい。このことから、化合物半導体基板に形成されたＨＥＭＴでは、３次高調波歪みも小さくなる。
【００５２】
高次高調波歪みには、上述した３次高調波歪みだけでなく、２次高調波歪みも存在するが、ＳＯＩ基板に形成されたＭＩＳＦＥＴでは、化合物半導体基板に形成されたＨＥＭＴよりも２次高調波歪みの発生も大きくなる。
【００５３】
以上のように、ＳＯＩ基板に形成されたＭＩＳＦＥＴでは、２次高調波歪みや３次高調波歪みなどの高次高調波歪みが、化合物半導体基板に形成されたＨＥＭＴに比べて大きくなるため、高次高調波歪みを低減するための対策が必要となる。そこで、本発明では、特に、高次高調波歪みのうち３次高調波歪みに着目して、３次高調波歪みの低減を図ることができる技術的思想を提供するものである。
【００５４】
＜高周波電圧印加時における寄生容量の電圧依存性＞
本発明者は高周波電圧を印加した際におけるソース・ドレイン間容量（Ｃｄｓ）の電圧依存性を解析したところ、以下に示すような結果が得られたので、この結果について図面を参照しながら説明する。
【００５５】
図３に示すＭＩＳＦＥＴＱＮをオフした状態で、ソース領域Ｓとドレイン領域Ｄの間に高周波電圧（ＡＣ電圧）を印加する場合を考える。図５は、ソース領域Ｓとドレイン領域Ｄの間に高周波電圧（ＡＣ電圧）を印加した場合のソース・ドレイン間電圧、ボディ・ソース間電圧、ボディ・ドレイン間電圧、ゲート・ボディ間電圧のそれぞれの時間変化を示すグラフである。ここで、ソース・ドレイン間電圧は、図３に示すソース領域Ｓとドレイン領域Ｄとの間に印加される電圧を示しており、特に、ソース領域Ｓを基準にしたソース領域Ｓとドレイン領域Ｄとの間の電圧を示している。また、ボディ・ソース間電圧は、図３に示すソース領域Ｓとボディ領域ＢＤとの間に印加される電圧を示しており、特に、ソース領域Ｓを基準にしたボディ領域ＢＤとソース領域Ｓとの間の電圧を示している。さらに、ボディ・ドレイン間電圧は、図３に示すドレイン領域Ｄとボディ領域ＢＤとの間に印加される電圧を示しており、特に、ドレイン領域Ｄを基準としたボディ領域ＢＤとドレイン領域Ｄとの間の電圧を示している。また、ゲート・ボディ間電圧は、図３に示すゲート電極Ｇとボディ領域ＢＤとの間に印加される電圧を示しており、特に、ボディ領域ＢＤを基準としたボディ領域ＢＤとゲート電極Ｇとの間の電圧を示している。図５において、横軸は時間を示しており、縦軸はソース・ドレイン間電圧、ボディ・ソース間電圧、ボディ・ドレイン間電圧、ゲート・ボディ間電圧のいずれかを示している。
【００５６】
まず、図５に示すように、オフしているＭＩＳＦＥＴＱＮのソース領域Ｓとドレイン領域Ｄとの間に高周波電圧が印加されると、ソース・ドレイン間電圧は０Ｖを中心として振幅が２Ｖ程度の高周波電圧となる。具体的に、ソース・ドレイン間電圧は、０Ｖを中心として−２Ｖと＋２Ｖとの間を振動する電圧となる。そして、ボディ・ソース間電圧は、約−１Ｖを中心として振幅が１Ｖ程度の高周波電圧となる。具体的に、ボディ・ソース間電圧は、ソース・ドレイン間電圧の正方向（＋方向）への振幅が最大になったときにほぼ０Ｖとなり、それ以外のときは負電圧内を振動している。同様に、ボディ・ドレイン間電圧は、約−１Ｖを中心として振幅が１Ｖ程度の高周波電圧となる。具体的に、ボディ・ドレイン間電圧は、ソース・ドレイン間電圧の負方向（−方向）への振幅が最大になったときにほぼ０Ｖとなり、それ以外のときは負電圧内を振動している。つまり、ボディ・ドレイン間電圧およびボディ・ソース間電圧は正電圧にならないように変化していることがわかる。これは、以下に示す理由による。
【００５７】
最初に、ボディ・ドレイン間電圧について説明すると、ボディ・ドレイン間電圧が正電圧になるということは、ドレイン領域Ｄを基準にしてボディ領域ＢＤが正電圧になることを意味している。これは、ボディ領域ＢＤがｐ型半導体領域から形成され、ドレイン領域Ｄがｎ型半導体領域から形成されていることを考慮すると、ボディ・ドレイン間電圧が正電圧になるということは、ボディ領域ＢＤとドレイン領域Ｄとの間のｐｎ接合に順バイアスが印加されることを意味している。したがって、ボディ・ドレイン間電圧が正電圧になると、ボディ領域ＢＤとドレイン領域Ｄの間に順方向電流が流れることになる。しかし、実際には、ボディ領域ＢＤはフローティング状態となっているので、上述した順方向電流は流れない。すなわち、ボディ領域ＢＤがフローティング状態となって順方向電流が流れないことから、ボディ・ドレイン間電圧が正電圧になることはないのである。このような理由からボディ・ドレイン間電圧は０Ｖ〜負電圧となるのである。
【００５８】
このことは、ボディ・ソース間電圧についても同様である。すなわち、ボディ・ソース間電圧が正電圧になるということは、ソース領域Ｓを基準にしてボディ領域ＢＤが正電圧になることを意味している。これは、ボディ領域ＢＤがｐ型半導体領域から形成され、ソース領域Ｓがｎ型半導体領域から形成されていることを考慮すると、ボディ・ソース間電圧が正電圧になるということは、ボディ領域ＢＤとソース領域Ｓとの間のｐｎ接合に順バイアスが印加されることを意味している。したがって、ボディ・ソース間電圧が正電圧になると、ボディ領域ＢＤとソース領域Ｓの間に順方向電流が流れることになる。しかし、実際には、ボディ領域ＢＤはフローティング状態となっているので、上述した順方向電流は流れない。すなわち、ボディ領域ＢＤがフローティング状態となって順方向電流が流れないことから、ボディ・ソース間電圧が正電圧になることはないのである。このような理由からボディ・ソース間電圧は０Ｖ〜負電圧となるのである。
【００５９】
一方、図５に示すように、ゲート・ボディ間電圧は時間変化にかかわらず、一定の電位差を維持している。これは以下に示す理由による。すなわち、図３に示すように、ボディ領域ＢＤ上にゲート絶縁膜ＧＯＸが形成されており、このゲート絶縁膜ＧＯＸ上にゲート電極Ｇが形成されている。したがって、図３に示すＭＩＳＦＥＴＱＮでは、ボディ領域ＢＤを下部電極、ゲート絶縁膜ＧＯＸを容量絶縁膜、ゲート電極Ｇを上部電極とするゲート容量が形成されている。そして、ゲート絶縁膜ＧＯＸは非常に薄い膜から形成されているので、上述したゲート容量の容量値は非常に大きくなる。ここで、オフしているＭＩＳＦＥＴＱＮのソース領域Ｓとドレイン領域Ｄの間に印加された高周波電圧によって、ボディ領域ＢＤには高周波電圧が印加される。そして、ボディ領域ＢＤとゲート電極Ｇの間は容量値の大きなゲート容量が形成されている。したがって、ＡＣ的な高周波電圧は容量値の大きなゲート容量によってボディ領域ＢＤからゲート電極Ｇへ通過するのである。つまり、容量値の大きなゲート容量を介してボディ領域ＢＤとゲート電極Ｇが接続されているということは、ボディ領域ＢＤとゲート電極ＧがＡＣ的にショートされていると考えることができるのである。したがって、ボディ領域ＢＤに印加されるＡＣ的な電圧変化に追随するようにゲート電極Ｇの電圧は時間変化する。この結果、ボディ領域ＢＤに印加されている電圧とゲート電極Ｇに印加される電圧において、ＡＣ的な電圧変動は、ボディ領域ＢＤとゲート電極Ｇ間の電位差に影響を与えることなく、一定のＤＣ電圧（直流電圧）を維持したままとなるのである。以上のことから、ゲート・ボディ間電圧は時間変化にかかわらず、一定の電位差を維持しているのである。
【００６０】
次に、ソース領域Ｓとドレイン領域Ｄの間に高周波電圧（ＡＣ電圧）を印加した場合のソース・ドレイン間電圧、ボディ・ソース間電圧、ボディ・ドレイン間電圧のそれぞれの時間変化に基づいて、ボディ・ドレイン間接合容量およびボディ・ソース間接合容量の電圧依存性について説明する。
【００６１】
図６は、ソース・ドレイン間電圧（Ｖｄｓ）とボディ・ドレイン間接合容量との関係、および、ソース・ドレイン間電圧（Ｖｄｓ）とボディ・ソース間接合容量との関係を示すグラフである。図６において、横軸はソース・ドレイン間電圧（Ｖｄｓ）を示しており、縦軸はボディ・ドレイン間接合容量とボディ・ソース間接合容量を示している。
【００６２】
まず、ソース・ドレイン間電圧（Ｖｄｓ）が０Ｖの場合を考える。図５に示すように、ソース・ドレイン間電圧が０Ｖのとき、ボディ・ドレイン間電圧とボディ・ソース間電圧は、ともに、約−１Ｖとなっている。したがって、ボディ領域ＢＤとドレイン領域Ｄの間のｐｎ接合に逆バイアスが印加されているとともに、ボディ領域ＢＤとソース領域Ｓの間のｐｎ接合にも逆バイアスが印加されている。このときのボディ・ドレイン間接合容量とボディ・ソース間接合容量を、図６に示すように、ＣＡとする。
【００６３】
続いて、ソース・ドレイン間電圧がＡＣ的に変化して正電圧方向に最も大きな電圧となる場合を考える。つまり、図６に示すように、ソース・ドレイン間電圧が＋２Ｖとなる場合を考える。この場合、図６からわかるように、ボディ・ソース間電圧はほぼ０Ｖとなる。このことから、ボディ領域ＢＤとソース領域Ｓの間のｐｎ接合には逆バイアスは印加されないため、空乏層の幅は後退し、ボディ・ソース間接合容量の値は大きくなる。したがって、ボディ・ソース間接合容量は、図６に示すように、例えば、ＣＡ´（ＣＡ´＞ＣＡ）となる。一方、図５からわかるように、ボディ・ドレイン間電圧はほぼ−２Ｖとなる。このことから、ボディ領域ＢＤとドレイン領域Ｄの間のｐｎ接合には深い逆バイアスが印加されるため、空乏層は、ソース・ドレイン間電圧が０Ｖの場合よりもさらに延びる。この結果、ボディ・ドレイン間接合容量の値はさらに小さくなる。したがって、ボディ・ドレイン間接合容量は、図６に示すように、例えば、ＣＡ´´（ＣＡ´´＜ＣＡ）となる。
【００６４】
また、ソース・ドレイン間電圧がＡＣ的に変化して負電圧方向に最も大きな電圧（絶対値）となる場合も同様に考えることができる。具体的には、図５に示すように、ソース・ドレイン間電圧が−２Ｖとなる場合を考える。この場合、図５からわかるように、ボディ・ドレイン間電圧はほぼ０Ｖとなる。このことから、ボディ領域ＢＤとドレイン領域Ｄの間のｐｎ接合には逆バイアスは印加されないため、空乏層の幅は後退し、ボディ・ドレイン間接合容量の値は大きくなる。そして、ボディ・ドレイン間電圧が０Ｖである場合のボディ・ドレイン間接合容量は、ボディ・ソース間電圧が０Ｖである場合のボディ・ソース間接合容量と同様になる。したがって、ボディ・ドレイン間接合容量は、図６に示すように、例えば、ＣＡ´（ＣＡ´＞ＣＡ）となる。一方、図５からわかるように、ボディ・ソース間電圧はほぼ−２Ｖとなる。このことから、ボディ領域ＢＤとソース領域Ｓの間のｐｎ接合には深い逆バイアスが印加されるため、空乏層は、ソース・ドレイン間電圧が０Ｖの場合よりもさらに延びる。この結果、ボディ・ソース間接合容量の値はさらに小さくなる。そして、ボディ・ソース間電圧が−２Ｖである場合のボディ・ソース間接合容量は、ボディ・ドレイン間電圧が−２Ｖである場合のボディ・ドレイン間接合容量と同様になる。したがって、ボディ・ソース間接合容量は、図６に示すように、例えば、ＣＡ´´（ＣＡ´´＜ＣＡ）となる。
【００６５】
以上のことから、ソース領域Ｓとドレイン領域Ｄの間に高周波電圧（ＡＣ電圧）を印加した場合において、ボディ・ドレイン間接合容量およびボディ・ソース間接合容量は、図６に示すような電圧依存性を示すことになる。すなわち、ボディ・ドレイン間容量およびボディ・ソース間容量は、それぞれ、ソース・ドレイン間電圧の電圧振幅が最大となる±２Ｖ近傍で電圧依存性が大きくなっている。ＭＩＳＦＥＴＱＮのソース・ドレイン間容量の主要部は、ボディ・ドレイン間接合容量とボディ・ソース間接合容量との直列和である。このため、ＭＩＳＦＥＴＱＮのソース・ドレイン間容量の電圧依存性も、ソース・ドレイン間電圧の電圧振幅が最大となる±２Ｖ近傍で大きくなり、この電圧依存性が３次高調波歪みの主な発生原因となっている。
【００６６】
したがって、ＭＩＳＦＥＴＱＮのソース・ドレイン間容量の電圧依存性をできるだけ小さくすることができれば、３次高調波歪みの発生を抑制できることがわかる。そこで、本願発明では、ＭＩＳＦＥＴＱＮのソース・ドレイン間容量の電圧依存性をできるだけ小さくする工夫を施している。以下に、この工夫を施した本願発明の技術的思想について具体的に説明する。
【００６７】
＜本実施の形態１におけるアンテナスイッチの構成＞
図７は、本実施の形態１におけるアンテナスイッチＡＳＷの回路構成を示す図である。図７に示すように、アンテナスイッチＡＳＷは、送信端子ＴＸと、受信端子ＲＸと、アンテナ端子ＡＮＴ（ＯＵＴ）とを有している。そして、アンテナスイッチＡＳＷは、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間にＴＸスルートランジスタ群ＴＨ（ＴＸ）を有し、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間にＲＸスルートランジスタ群ＴＨ（ＲＸ）を有している。さらに、アンテナスイッチＡＳＷは、送信端子ＴＸとＧＮＤ端子ＧＮＤ１の間にＴＸシャントトランジスタ群ＳＨ（ＴＸ）を有し、受信端子ＲＸとＧＮＤ端子ＧＮＤ２の間にＲＸシャントトランジスタ群ＳＨ（ＲＸ）を有している。
【００６８】
本実施の形態１では、このように構成されているアンテナスイッチＡＳＷにおいて、ＲＸスルートランジスタ群ＴＨ（ＲＸ）（図７の斜線領域で示されている）に、３次高調波歪みを低減できる技術的思想を適用する。この理由は次のようなものである。すなわち、アンテナスイッチＡＳＷでは、送信信号を送信する場合と受信信号を受信する場合があるが、送信信号は大電力の信号であるのに対し、受信信号は微弱な信号である。したがって、大電力な信号である送信信号を送信する際に発生する３次高調波歪みも大きくなる。このことから、アンテナスイッチＡＳＷから送信信号を送信する際に発生する３次高調波歪みを低減することが必要であると考えられる。
【００６９】
アンテナスイッチＡＳＷから送信信号を送信する場合、図７に示すＴＸスルートランジスタ群ＴＨ（ＴＸ）とＲＸシャントトランジスタ群ＳＨ（ＲＸ）をオンし、かつ、ＲＸスルートランジスタ群ＴＨ（ＲＸ）とＴＸシャントトランジスタ群ＳＨ（ＴＸ）をオフする。３次高調波歪みはオフしているトランジスタから主に発生する。そこで、本実施の形態１では、アンテナスイッチＡＳＷから送信信号を送信する際にオフしているＲＸスルートランジスタ群ＴＨ（ＲＸ）に本願発明における工夫を施しているのである。
【００７０】
なお、アンテナスイッチＡＳＷから送信信号を送信する際にオフしているトランジスタ群は、ＲＸスルートランジスタ群ＴＨ（ＲＸ）だけでなく、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）も存在するが、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）ではなく、ＲＸスルートランジスタ群ＴＨ（ＲＸ）に、本願発明における工夫を施す理由は次のとおりである。
【００７１】
つまり、ＲＸスルートランジスタ群ＴＨ（ＲＸ）は受信信号が直接伝達される経路に設けられていることから、オン抵抗を小さくする必要性が高い。したがって、ＲＸスルートランジスタ群ＴＨ（ＲＸ）のゲート幅は大きくなっており、それに伴って、ＲＸスルートランジスタ群ＴＨ（ＲＸ）のサイズも大きくなっている。一方、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）は、信号が直接伝達される経路に設けられているわけではないので、ＲＸスルートランジスタ群ＴＨ（ＲＸ）よりもオン抵抗を低減する必要性は低くなる。それよりも、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）ではオフ容量を介した送信信号の漏れをできるだけ小さくする必要があり、これにより、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）のゲート幅は、ＲＸスルートランジスタ群ＴＨ（ＲＸ）のゲート幅よりも小さくなっている。このことは、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）のサイズは、ＲＸスルートランジスタ群ＴＨ（ＲＸ）のサイズに比べて小さくなっていることを意味している。つまり、ＲＸスルートランジスタ群ＴＨ（ＲＸ）のゲート幅は、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）のゲート幅に比べて大きくなっている。この結果、送信時にオフしているＲＸスルートランジスタ群ＴＨ（ＲＸ）とＴＸシャントトランジスタ群ＳＨ（ＴＸ）のうち、ゲート幅の大きな（したがって、オフ容量の大きい）ＲＸスルートランジスタ群ＴＨ（ＲＸ）が３次高調波歪みの主な発生源となるのである。このような理由から、本実施の形態１では、ＲＸスルートランジスタ群ＴＨ（ＲＸ）のスイッチ構成に工夫を施して、３次高調波歪みの発生を抑制しているのである。
【００７２】
以下に、具体的なＲＸスルートランジスタ群ＴＨ（ＲＸ）のスイッチ構成について図８を参照しながら説明する。図８は、本実施の形態１におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）のスイッチ構成を示す回路図である。図８に示すように、本実施の形態１におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）は、アンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸの間に設けられている。具体的に、本実施の形態１におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）は、アンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸとの間に直列に接続されたＭＩＳＦＥＴＱ１〜Ｑ５を有している。これらのＭＩＳＦＥＴＱ１〜Ｑ５は、例えば、ｎチャネル型ＭＩＳＦＥＴから構成されている。そして、ＭＩＳＦＥＴＱ１〜Ｑ５のそれぞれのゲート電極には、ゲート抵抗ＧＲが接続されており、ＭＩＳＦＥＴＱ１〜Ｑ５のゲート電極は、ゲート抵抗ＧＲを介して束ねられており、１つの制御端子ＶＲＸに接続されている。
【００７３】
さらに、ＭＩＳＦＥＴＱ１のボディ領域は、隣接するＭＩＳＦＥＴＱ２のソース領域とダイオード（整流素子）ＤＩ１を介して接続されており、ＭＩＳＦＥＴＱ２のボディ領域は、隣接するＭＩＳＦＥＴＱ１のドレイン領域とダイオードＤＩ２を介して接続されている。同様に、ＭＩＳＦＥＴＱ３のボディ領域は、隣接するＭＩＳＦＥＴＱ２のドレイン領域とダイオードＤＩ３を介して接続されており、ＭＩＳＦＥＴＱ４のボディ領域は、隣接するＭＩＳＦＥＴＱ３のドレイン領域とダイオードＤＩ４を介して接続されている。また、ＭＩＳＦＥＴＱ５のボディ領域は、隣接するＭＩＳＦＥＴＱ４のドレイン領域とダイオードＤＩ５を介して接続されている。
【００７４】
ここで、ダイオードＤＩ１〜ＤＩ５は整流素子の一例であり、例えば、ｐｎ接合ダイオードから形成されている。このとき、ダイオードＤＩ１は、ＭＩＳＦＥＴＱ１のボディ領域からＭＩＳＦＥＴＱ２のソース領域へ向う向きが順方向（電流が流れる方向）となるように接続されている。そして、ダイオードＤＩ２は、ＭＩＳＦＥＴＱ２のボディ領域からＭＩＳＦＥＴＱ１のドレイン領域へ向う向きが順方向となるように接続され、ダイオードＤＩ３は、ＭＩＳＦＥＴＱ３のボディ領域からＭＩＳＦＥＴＱ２のドレイン領域へ向う向きが順方向となるように接続されている。同様に、ダイオードＤＩ４は、ＭＩＳＦＥＴＱ４のボディ領域からＭＩＳＦＥＴＱ３のドレイン領域へ向う向きが順方向になるように接続され、ダイオードＤＩ５は、ＭＩＳＦＥＴＱ５のボディ領域からＭＩＳＦＥＴＱ４のドレイン領域へ向う向きが順方向になるように接続されている。
【００７５】
いまの場合、ＭＩＳＦＥＴＱ１〜Ｑ５はｎチャネル型ＭＩＳＦＥＴから構成され、かつ、ダイオードＤＩ１〜ＤＩ５はｐｎ接合ダイオードから形成されている。したがって、ＭＩＳＦＥＴＱ１〜Ｑ５のボディ領域はｐ型半導体領域から形成されていることから、例えば、ＭＩＳＦＥＴＱ１のボディ領域（ｐ型半導体領域）とダイオードＤＩ１のアノード（ｐ型半導体領域）が接続され、ＭＩＳＦＥＴＱ２のソース領域（ｎ型半導体領域）とダイオードＤＩ１のカソード（ｎ型半導体領域）が接続されていることになる。同様に、ＭＩＳＦＥＴＱ２のボディ領域（ｐ型半導体領域）とダイオードＤＩ２のアノード（ｐ型半導体領域）が接続され、ＭＩＳＦＥＴＱ１のドレイン領域（ｎ型半導体領域）とダイオードＤＩ２のカソード（ｎ型半導体領域）が接続されている。そして、ＭＩＳＦＥＴＱ３のボディ領域（ｐ型半導体領域）とダイオードＤＩ３のアノード（ｐ型半導体領域）が接続され、ＭＩＳＦＥＴＱ２のドレイン領域（ｎ型半導体領域）とダイオードＤＩ３のカソード（ｎ型半導体領域）が接続されている。同様に、ＭＩＳＦＥＴＱ４のボディ領域（ｐ型半導体領域）とダイオードＤＩ４のアノード（ｐ型半導体領域）が接続され、ＭＩＳＦＥＴＱ３のドレイン領域（ｎ型半導体領域）とダイオードＤＩ３のカソード（ｎ型半導体領域）が接続されている。また、ＭＩＳＦＥＴＱ５のボディ領域（ｐ型半導体領域）とダイオードＤＩ５のアノード（ｐ型半導体領域）が接続され、ＭＩＳＦＥＴＱ４のドレイン領域（ｎ型半導体領域）とダイオードＤＩ５のカソード（ｎ型半導体領域）が接続されている。
【００７６】
このように構成された本実施の形態１におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）の特徴は、互いに直列に接続されたＭＩＳＦＥＴＱ１〜Ｑ５において、それぞれのＭＩＳＦＥＴのボディ領域と、隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域とを、それぞれ、ダイオード（整流素子）を介して接続する点にある。そして、特に、ｎチャネル型ＭＩＳＦＥＴの場合、ＭＩＳＦＥＴのボディ領域から隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域へ向う向きが順方向となるようにダイオードを接続する点にある。これにより、オフしているＲＸスルートランジスタ群ＴＨ（ＲＸ）から発生する３次高調波歪みを低減することができる。以下に、上述した本実施の形態１におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）の構成によって３次高調波歪みを低減できるメカニズムについて電気的な観点から説明する。
【００７７】
＜電気的観点からの３次高調波歪みを低減できるメカニズム＞
図９は、本実施の形態１におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）の構成を示す回路図であり、図８とほぼ同様である。図８と相違する点は、着目するノードに符号を記載している点にある（ノードＡ〜ノードＪ）。図９において、ノードＡは、ＭＩＳＦＥＴＱ４のドレイン領域に対応し、ノードＢは、ＭＩＳＦＥＴＱ５のドレイン領域に対応している。ノードＣは、ＭＩＳＦＥＴＱ５のソース領域に対応し、ノードＤは、ＭＩＳＦＥＴＱ５のゲート電極に対応している。ノードＥは、ＭＩＳＦＥＴＱ５のボディ領域に対応している。同様に、ノードＦは、ＭＩＳＦＥＴＱ２のソース領域に対応し、ノードＧは、ＭＩＳＦＥＴＱ１のドレイン領域に対応している。ノードＨは、ＭＩＳＦＥＴＱ１のソース領域に対応し、ノードＩは、ＭＩＳＦＥＴＱ１のゲート電極に対応している。また、ノードＪは、ＭＩＳＦＥＴＱ１のボディ領域に対応している。
【００７８】
次に、本実施の形態１におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）をオフさせ、かつ、受信端子ＲＸを接地した状態で、本実施の形態１におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）に高周波電圧（ＡＣ電圧）を印加する場合を考える。まず、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するＭＩＳＦＥＴＱ５に着目して、ＭＩＳＦＥＴＱ５の各ノード（ノードＡ〜ノードＥ）間の電圧変化について説明する。
【００７９】
図１０は、ＭＩＳＦＥＴＱ５の各ノード間の電圧変化を示すグラフである。図１０において、横軸は時間（ｎｓｅｃ）を示しており、縦軸はノード間電圧を示している。具体的に、ＣＢ間電圧は、ノードＣとノードＢとの間の電圧を示しており、言い換えれば、ＭＩＳＦＥＴＱ５のソース領域とドレイン領域との間に印加される電圧を示している。特に、ＣＢ間電圧は、ソース領域を基準にしたソース領域とドレイン領域の間に印加される電圧を示している。
【００８０】
ＥＣ間電圧は、ノードＥとノードＣとの間の電圧を示しており、言い換えれば、ＭＩＳＦＥＴＱ５のソース領域とボディ領域との間に印加される電圧を示している。特に、ＥＣ間電圧は、ＭＩＳＦＥＴＱ５のソース領域を基準にしたボディ領域とソース領域の間の電圧を示している。
【００８１】
ＥＢ間電圧は、ノードＥとノードＢとの間の電圧を示しており、言い換えれば、ＭＩＳＦＥＴＱ５のドレイン領域とボディ領域との間に印加される電圧を示している。特に、ＥＢ間電圧は、ＭＩＳＦＥＴＱ５のドレイン領域を基準にしたボディ領域とドレイン領域の間の電圧を示している。
【００８２】
ＤＥ間電圧は、ノードＤとノードＥとの間の電圧を示しており、言い換えれば、ＭＩＳＦＥＴＱ５のゲート電極とボディ領域との間に印加される電圧を示している。特に、ＤＥ間電圧は、ＭＩＳＦＥＴＱ５のボディ領域を基準にしたボディ領域とゲート電極との間の電圧を示している。
【００８３】
ＥＡ間電圧は、ノードＥとノードＡとの間の電圧を示しており、言い換えれば、ＭＩＳＦＥＴＱ４のドレイン領域と、ＭＩＳＦＥＴＱ５のボディ領域との間に印加される電圧を示している。特に、ＥＡ間電圧は、ＭＩＳＦＥＴＱ４のドレイン領域を基準としたＭＩＳＦＥＴＱ４のドレイン領域とＭＩＳＦＥＴＱ５のボディ領域との間の電圧を示している。
【００８４】
図１０に示すように、オフさせたＲＸスルートランジスタ群ＴＨ（ＲＸ）の各ＭＩＳＦＥＴＱ１〜Ｑ５のソース領域とドレイン領域の間に振幅が２Ｖ程度の高周波電圧を印加すると、ＣＢ間電圧は、０Ｖを中心として、−２Ｖと＋２Ｖとの間を振動する電圧変化を示す。このとき、ＥＢ間電圧は、約−３Ｖを中心として振幅が１Ｖ程度の高周波電圧となる。そして、最も高いＥＢ間電圧は、ＣＢ間電圧の負方向への振幅が最大になったときに、ほぼ−２Ｖとなる。同様に、ＥＣ間電圧は、約−３Ｖを中心として振幅が１Ｖ程度の高周波電圧となる。そして、最も高いＥＣ間電圧は、ＣＢ間電圧の正方向への振幅が最大になったときに、ほぼ−２Ｖとなる。
【００８５】
一方、ＥＡ間電圧は、約−３Ｖを中心として、振幅が３Ｖ程度の高周波電圧となっている。このＥＡ間電圧は、ＣＢ間電圧の負方向への振幅が最大になったときに、ほぼ０Ｖとなり、それ以外の場合は負電圧内を振動していることがわかる。
【００８６】
また、ＤＥ間電圧は、約０．５Ｖで一定となっている。これは、以下に示す理由による。図３に示すように、ボディ領域ＢＤ上にゲート絶縁膜ＧＯＸが形成されており、このゲート絶縁膜ＧＯＸ上にゲート電極Ｇが形成されている。したがって、図３に示すＭＩＳＦＥＴＱＮでは、ボディ領域ＢＤを下部電極、ゲート絶縁膜ＧＯＸを容量絶縁膜、ゲート電極Ｇを上部電極とするゲート容量が形成されている。そして、ゲート絶縁膜ＧＯＸは非常に薄い膜から形成されているので、上述したゲート容量の容量値は非常に大きくなる。ここで、オフしているＭＩＳＦＥＴＱＮのソース領域Ｓとドレイン領域Ｄの間に印加された高周波電圧によって、ボディ領域ＢＤには高周波電圧が印加される。そして、ボディ領域ＢＤとゲート電極Ｇの間は容量値の大きなゲート容量が形成されている。したがって、ＡＣ的な高周波電圧は容量値の大きなゲート容量によってボディ領域ＢＤからゲート電極Ｇへ通過するのである。つまり、容量値の大きなゲート容量を介してボディ領域ＢＤとゲート電極Ｇが接続されているということは、ボディ領域ＢＤとゲート電極ＧがＡＣ的にショートされていると考えることができるのである。したがって、ボディ領域ＢＤに印加されるＡＣ的な電圧変化に追随するようにゲート電極Ｇの電圧は時間変化する。この結果、ボディ領域ＢＤに印加されている電圧とゲート電極Ｇに印加される電圧において、ＡＣ的な電圧変動は、ボディ領域ＢＤとゲート電極Ｇ間の電位差に影響を与えることなく、一定のＤＣ電圧（直流電圧）を維持したままとなるのである。以上のことから、ゲート・ボディ間電圧（ＤＥ間電圧）は時間変化にかかわらず、一定の電位差を維持しているのである。
【００８７】
続いて、ＥＡ間電圧が正電圧にならないように変化している理由について説明する。最初に、ＥＡ間電圧は、ＭＩＳＦＥＴＱ４のドレイン領域と、ＭＩＳＦＥＴＱ５のボディ領域との間の電圧であることから、ＥＡ間電圧は、（１つのＭＩＳＦＥＴＱ４のソース領域とドレイン領域との間に印加される電圧）＋（ＭＩＳＦＥＴＱ５のドレイン領域とボディ領域との間に印加される電圧）と考えることができる。したがって、ＥＡ間電圧は、１つのＭＩＳＦＥＴＱ５のソース領域とドレイン領域との間に印加される電圧（ＣＢ間電圧）よりも振幅が大きくなると考えられる。実際、図１０を見てわかるように、ＣＢ間電圧の振幅は約２Ｖであるのに対し、ＥＡ間電圧の振幅は約３Ｖとなっており、ＥＡ間電圧がＣＢ間電圧よりも大きくなっていることがわかる。
【００８８】
ここで、ＣＢ間電圧の中心が０Ｖであるのに対し、ＥＡ間電圧の中心が−３Ｖである点が本実施の形態１におけるポイントである。つまり、通常のアンテナスイッチのように、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を、例えば、直列接続した５つのＭＩＳＦＥＴＱ１〜Ｑ５だけで構成する場合、ＣＢ間電圧の中心と同様にＥＡ間電圧の中心もほぼ０Ｖ付近にあると考えられる。ところが、本実施の形態１では、互いに直列に接続されたＭＩＳＦＥＴＱ１〜Ｑ５において、それぞれのＭＩＳＦＥＴのボディ領域と、隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域とを、それぞれ、ダイオード（整流素子）を介して接続する。そして、特に、ｎチャネル型ＭＩＳＦＥＴの場合、ＭＩＳＦＥＴのボディ領域から隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域へ向う向きが順方向となるようにダイオードを接続するという特徴的構成をとっている。この特徴的構成をとる結果、ＥＡ間電圧が正電圧にならないように、ＥＡ間電圧の中心が負方向へシフトするのである。以下に、この理由について説明する。
【００８９】
ＥＡ間電圧が正電圧になるということは、ＭＩＳＦＥＴＱ４のドレイン領域を基準にして、ＭＩＳＦＥＴＱ５のボディ領域が正電圧になることを意味している。これは、ＭＩＳＦＥＴＱ５のボディ領域がｐ型半導体領域から形成され、ＭＩＳＦＥＴＱ４のドレイン領域がｎ型半導体領域から形成されていることを考慮すると、ＥＡ間電圧が正電圧になるということは、ＭＩＳＦＥＴＱ５のボディ領域とＭＩＳＦＥＴＱ４のドレイン領域との間のダイオード（図９のダイオードＤＩ５）に順バイアスが印加されることを意味している。つまり、ＭＩＳＦＥＴＱ４のドレイン領域とＭＩＳＦＥＴＱ５のボディ領域の間には、ＭＩＳＦＥＴＱ５のボディ領域からＭＩＳＦＥＴＱ４のドレイン領域へ向う向きが順方向となるようなダイオードが接続されている。
【００９０】
したがって、ＥＡ間電圧が正電圧になると、ＭＩＳＦＥＴＱ５のボディ領域とＭＩＳＦＥＴＱ４のドレイン領域の間に順方向電流が流れることになる。しかし、実際には、ＭＩＳＦＥＴＱ５のボディ領域はフローティング状態となっているので、上述した順方向電流は流れない。すなわち、ＭＩＳＦＥＴＱ５のボディ領域がフローティング状態となって順方向電流が流れないことから、ＥＡ間電圧が正電圧になることはないのである。このような理由からＥＡ間電圧は０Ｖ〜負電圧となり、振幅が約３Ｖであることから、ＥＡ間電圧の中心は−３Ｖ付近へシフトするのである。
【００９１】
このようなことから、ＥＡ間電圧の中心は、−３Ｖ付近にシフトし、これに伴って、ＥＣ間電圧の中心およびＥＢ間電圧の中心も−３Ｖ付近にシフトする。すなわち、本実施の形態１の特徴は、上述した特徴的構成をとることにより、ＥＡ間電圧が正電圧にならないように、ＥＡ間電圧の中心を負方向へシフトさせ、このシフトに伴って、ＥＡ間電圧の中心と同じＥＣ間電圧の中心およびＥＢ間電圧の中心も負方向にシフトさせる点にある。これにより、ＥＣ間電圧は、−３Ｖを中心として、振幅が１Ｖ程度の高周波電圧となり、ＥＢ間電圧も、−３Ｖを中心として、振幅が１Ｖ程度の高周波電圧となる。つまり、本実施の形態１において、ＥＣ間電圧およびＥＢ間電圧は、−２Ｖと−４Ｖとの間を振動する高周波電圧となるのである。
【００９２】
以上は、ＭＩＳＦＥＴＱ５について考察した結果であるが、その他のＭＩＳＦＥＴＱ１〜Ｑ４についても同様のことが言える。例えば、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するＭＩＳＦＥＴＱ１に着目して、ＭＩＳＦＥＴＱ１の各ノード（ノードＦ〜ノードＪ）間の電圧変化について説明すると以下のようになる。
【００９３】
図１１は、ＭＩＳＦＥＴＱ１の各ノード間の電圧変化を示すグラフである。図１１において、横軸は時間（ｎｓｅｃ）を示しており、縦軸はノード間電圧を示している。具体的に、ＨＧ間電圧は、ノードＨとノードＧとの間の電圧を示しており、言い換えれば、ＭＩＳＦＥＴＱ１のソース領域とドレイン領域との間に印加される電圧を示している。特に、ＨＧ間電圧は、ソース領域を基準にしたソース領域とドレイン領域の間に印加される電圧を示している。
【００９４】
ＪＨ間電圧は、ノードＪとノードＨとの間の電圧を示しており、言い換えれば、ＭＩＳＦＥＴＱ１のソース領域とボディ領域との間に印加される電圧を示している。特に、ＪＨ間電圧は、ＭＩＳＦＥＴＱ１のソース領域を基準にしたボディ領域とソース領域の間の電圧を示している。
【００９５】
ＪＧ間電圧は、ノードＪとノードＧとの間の電圧を示しており、言い換えれば、ＭＩＳＦＥＴＱ１のドレイン領域とボディ領域との間に印加される電圧を示している。特に、ＪＧ間電圧は、ＭＩＳＦＥＴＱ１のドレイン領域を基準にしたボディ領域とドレイン領域の間の電圧を示している。
【００９６】
ＩＪ間電圧は、ノードＩとノードＪとの間の電圧を示しており、言い換えれば、ＭＩＳＦＥＴＱ１のゲート電極とボディ領域との間に印加される電圧を示している。特に、ＩＪ間電圧は、ＭＩＳＦＥＴＱ１のボディ領域を基準にしたボディ領域とゲート電極との間の電圧を示している。
【００９７】
ＪＦ間電圧は、ノードＪとノードＦとの間の電圧を示しており、言い換えれば、ＭＩＳＦＥＴＱ２のソース領域と、ＭＩＳＦＥＴＱ１のボディ領域との間に印加される電圧を示している。特に、ＪＦ間電圧は、ＭＩＳＦＥＴＱ２のソース領域を基準としたＭＩＳＦＥＴＱ２のソース領域とＭＩＳＦＥＴＱ１のボディ領域との間の電圧を示している。
【００９８】
図１１に示すように、オフさせたＲＸスルートランジスタ群ＴＨ（ＲＸ）の各ＭＩＳＦＥＴＱ１〜Ｑ５のソース領域とドレイン領域の間に振幅が２Ｖ程度の高周波電圧を印加すると、ＨＧ間電圧は、０Ｖを中心として、−２Ｖと＋２Ｖとの間を振動する電圧変化を示す。このとき、ＪＨ間電圧は、約−３Ｖを中心として振幅が１Ｖ程度の高周波電圧となる。そして、最も高いＪＨ間電圧は、ＨＧ間電圧の正方向への振幅が最大になったときに、ほぼ−２Ｖとなる。同様に、ＪＧ間電圧は、約−３Ｖを中心として振幅が１Ｖ程度の高周波電圧となる。そして、最も高いＪＧ間電圧は、ＨＧ間電圧の負方向への振幅が最大になったときに、ほぼ−２Ｖとなる。
【００９９】
一方、ＪＦ間電圧は、約−３Ｖを中心として、振幅が３Ｖ程度の高周波電圧となっている。このＪＦ間電圧は、ＨＧ間電圧の正方向への振幅が最大になったときに、ほぼ０Ｖとなり、それ以外の場合は負電圧内を振動していることがわかる。また、ＩＪ間電圧は、約０．５Ｖで一定となっている。
【０１００】
ＪＦ間電圧が正電圧にならないように変化している理由について説明する。最初に、ＪＦ間電圧は、ＭＩＳＦＥＴＱ２のソース領域と、ＭＩＳＦＥＴＱ１のボディ領域との間の電圧であることから、ＪＦ間電圧は、（１つのＭＩＳＦＥＴＱ２のソース領域とドレイン領域との間に印加される電圧）＋（ＭＩＳＦＥＴＱ１のソース領域とボディ領域との間に印加される電圧）と考えることができる。したがって、ＪＦ間電圧は、１つのＭＩＳＦＥＴＱ１のソース領域とドレイン領域との間に印加される電圧（ＨＧ間電圧）よりも振幅が大きくなると考えられる。実際、図１１を見てわかるように、ＨＧ間電圧の振幅は約２Ｖであるのに対し、ＪＦ間電圧の振幅は約３Ｖとなっており、ＪＦ間電圧がＨＧ間電圧よりも大きくなっていることがわかる。
【０１０１】
ここで、ＨＧ間電圧の中心が０Ｖであるのに対し、ＪＦ間電圧の中心が−３Ｖである点が本実施の形態１におけるポイントである。つまり、通常のアンテナスイッチのように、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を、例えば、直列接続した５つのＭＩＳＦＥＴＱ１〜Ｑ５だけで構成する場合、ＨＧ間電圧の中心と同様にＪＦ間電圧の中心もほぼ０Ｖ付近になると考えられる。ところが、本実施の形態１では、互いに直列に接続されたＭＩＳＦＥＴＱ１〜Ｑ５において、それぞれのＭＩＳＦＥＴのボディ領域と、隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域とを、それぞれ、ダイオード（整流素子）を介して接続する。そして、特に、ｎチャネル型ＭＩＳＦＥＴの場合、ＭＩＳＦＥＴのボディ領域から隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域へ向う向きが順方向となるようにダイオードを接続するという特徴的構成をとっている。この特徴的構成をとる結果、ＪＦ間電圧が正電圧にならないように、ＪＦ間電圧の中心が負方向へシフトするのである。以下に、この理由について説明する。
【０１０２】
ＪＦ間電圧が正電圧になるということは、ＭＩＳＦＥＴＱ２のソース領域を基準にして、ＭＩＳＦＥＴＱ１のボディ領域が正電圧になることを意味している。これは、ＭＩＳＦＥＴＱ１のボディ領域がｐ型半導体領域から形成され、ＭＩＳＦＥＴＱ２のソース領域がｎ型半導体領域から形成されていることを考慮すると、ＪＦ間電圧が正電圧になるということは、ＭＩＳＦＥＴＱ１のボディ領域とＭＩＳＦＥＴＱ２のソース領域との間のダイオード（図９のダイオードＤＩ１）に順バイアスが印加されることを意味している。つまり、ＭＩＳＦＥＴＱ２のソース領域とＭＩＳＦＥＴＱ１のボディ領域の間には、ＭＩＳＦＥＴＱ１のボディ領域からＭＩＳＦＥＴＱ２のソース領域へ向う向きが順方向となるようなダイオードが接続されている。
【０１０３】
したがって、ＪＦ間電圧が正電圧になると、ＭＩＳＦＥＴＱ１のボディ領域とＭＩＳＦＥＴＱ２のソース領域の間に順方向電流が流れることになる。しかし、実際には、ＭＩＳＦＥＴＱ１のボディ領域はフローティング状態となっているので、上述した順方向電流は流れない。すなわち、ＭＩＳＦＥＴＱ１のボディ領域がフローティング状態となって順方向電流が流れないことから、ＪＦ間電圧が正電圧になることはないのである。このような理由からＪＦ間電圧は０Ｖ〜負電圧となり、振幅が約３Ｖであることから、ＪＦ間電圧の中心は−３Ｖ付近へシフトするのである。
【０１０４】
このようなことから、ＪＦ間電圧の中心は、−３Ｖ付近にシフトし、これに伴って、ＪＨ間電圧の中心およびＪＧ間電圧の中心も−３Ｖ付近にシフトする。すなわち、本実施の形態１の特徴は、上述した特徴的構成をとることにより、ＪＦ間電圧が正電圧にならないように、ＪＦ間電圧の中心を負方向へシフトさせ、このシフトに伴って、ＪＦ間電圧の中心と同じＪＨ間電圧の中心およびＪＧ間電圧の中心も負方向にシフトさせる点にある。これにより、ＪＨ間電圧は、−３Ｖを中心として、振幅が１Ｖ程度の高周波電圧となり、ＪＧ間電圧も、−３Ｖを中心として、振幅が１Ｖ程度の高周波電圧となる。つまり、本実施の形態１において、ＪＨ間電圧およびＪＧ間電圧は、−２Ｖと−４Ｖとの間を振動する高周波電圧となるのである。
【０１０５】
ＭＩＳＦＥＴＱ１やＭＩＳＦＥＴＱ５を例に挙げて説明したが、上述した記載から、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成する各ＭＩＳＦＥＴＱ１〜Ｑ５について同様のことが言える。したがって、本実施の形態１においては、各ＭＩＳＦＥＴＱ１〜Ｑ５のゲート・ボディ間電圧、ソース・ドレイン間電圧、ボディ・ソース間電圧、および、ボディ・ドレイン間電圧は、図１２のようになる。
【０１０６】
図１２は、本実施の形態１のＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成する各ＭＩＳＦＥＴＱ１〜Ｑ５において、ノード間電圧の時間変化を示すグラフである。図１２において、横軸は時間（ｎｓｅｃ）を示しており、縦軸はノード間電圧を示している。具体的に、ノード間電圧は、ゲート・ボディ間電圧、ソース・ドレイン間電圧、ボディ・ソース間電圧、ボディ・ドレイン間電圧のいずれかを示している。
【０１０７】
図１２で特徴的なことは、ボディ・ソース間電圧およびボディ・ドレイン間電圧の両方とも、−３Ｖを中心とした振幅が１Ｖの高周波電圧となっている点である。この点に関し、図５に示す従来技術と比較すると、図５に示す従来技術において、ボディ・ソース間電圧およびボディ・ドレイン間電圧は、−１Ｖを中心とした振幅が１Ｖの高周波電圧となっているのに対し、図１２に示す本実施の形態１において、ボディ・ソース間電圧およびボディ・ドレイン間電圧の両方とも、−３Ｖを中心とした振幅が１Ｖの高周波電圧となっている点が顕著に相違する。つまり、従来技術において、ボディ・ソース間電圧およびボディ・ドレイン間電圧は、−２Ｖと０Ｖとの間を振動する高周波電圧になっているのに対し、本実施の形態１において、ボディ・ソース間電圧およびボディ・ドレイン間電圧は、−４Ｖと−２Ｖとの間を振動する高周波電圧となっている点で相違する。
【０１０８】
このように本実施の形態１では、ボディ・ソース間電圧およびボディ・ドレイン間電圧の振動を、従来技術よりも深い負方向へシフトさせている点に特徴があり、この特徴点により、ソース領域とドレイン領域の間に高周波電圧（ＡＣ電圧）を印加した場合のボディ・ドレイン間接合容量およびボディ・ソース間接合容量の電圧依存性を小さくできるのである。そして、ボディ・ドレイン間接合容量およびボディ・ソース間接合容量の電圧依存性を小さくできる結果、オフしているＲＸスルートランジスタ群ＴＨ（ＲＸ）から発生する３次高調波歪みを低減することができるのである。
【０１０９】
以下に、ボディ・ソース間電圧およびボディ・ドレイン間電圧の振動を、従来技術よりも深い負方向へシフトさせることにより、ボディ・ドレイン間接合容量およびボディ・ソース間接合容量の電圧依存性を小さくできることについて、図１３を参照しながら説明する。
【０１１０】
図１３は、本実施の形態１において、ソース・ドレイン間電圧（Ｖｄｓ）とボディ・ドレイン間接合容量との関係、および、ソース・ドレイン間電圧（Ｖｄｓ）とボディ・ソース間接合容量との関係を示すグラフである。図１３において、横軸はソース・ドレイン間電圧（Ｖｄｓ）を示しており、縦軸はボディ・ドレイン間接合容量とボディ・ソース間接合容量を示している。
【０１１１】
まず、ソース・ドレイン間電圧（Ｖｄｓ）が０Ｖの場合を考える。図１２に示すように、ソース・ドレイン間電圧が０Ｖのとき、ボディ・ドレイン間電圧とボディ・ソース間電圧は、ともに、約−３Ｖとなっている。したがって、ボディ領域とドレイン領域の間のｐｎ接合に逆バイアスが印加されているとともに、ボディ領域とソース領域の間のｐｎ接合にも逆バイアスが印加されている。このときのボディ・ドレイン間接合容量とボディ・ソース間接合容量を、図１３に示すように、ＣＢとする。
【０１１２】
続いて、ソース・ドレイン間電圧がＡＣ的に変化して正電圧方向に最も大きな電圧となる場合を考える。つまり、図１２に示すように、ソース・ドレイン間電圧が＋２Ｖとなる場合を考える。この場合、図１２からわかるように、ボディ・ソース間電圧はほぼ−２Ｖとなる。このことから、ボディ領域とソース領域の間のｐｎ接合にかかる逆バイアスが−３Ｖから−２Ｖへ減少するため、空乏層の幅は減少し、ボディ・ソース間接合容量の値は大きくなる。したがって、ボディ・ソース間接合容量は、図１３に示すように、例えば、ＣＢ´（ＣＢ´＞ＣＢ）となる。しかし、本実施の形態１の場合、ボディ領域とソース領域の間のｐｎ接合にかかる逆バイアスは、−２Ｖよりも浅くならないので、逆バイアスがなくなる従来技術（図５および図６参照）と比較すると、ボディ・ソース間接合容量の電圧依存性は大幅に小さくなる。一方、図１２からわかるように、ボディ・ドレイン間電圧はほぼ−４Ｖとなる。このことから、ボディ領域とドレイン領域の間のｐｎ接合には深い逆バイアスが印加されるため、空乏層は、ソース・ドレイン間電圧が０Ｖの場合よりもさらに延びる。この結果、ボディ・ドレイン間接合容量の値はさらに小さくなる。したがって、ボディ・ドレイン間接合容量は、図１３に示すように、例えば、ＣＢ´´（ＣＢ´´＜ＣＢ）となる。
【０１１３】
また、ソース・ドレイン間電圧がＡＣ的に変化して負電圧方向に最も大きな電圧（絶対値）となる場合も同様に考えることができる。具体的には、図１２に示すように、ソース・ドレイン間電圧が−２Ｖとなる場合を考える。この場合、図１２からわかるように、ボディ・ドレイン間電圧はほぼ−２Ｖとなる。このことから、ボディ領域とドレイン領域の間のｐｎ接合にかかる逆バイアスが−３Ｖから−２Ｖへ減少するため、空乏層の幅は減少し、ボディ・ドレイン間接合容量の値は大きくなる。そして、ボディ・ドレイン間電圧が−２Ｖである場合のボディ・ドレイン間接合容量は、ボディ・ソース間電圧が−２Ｖである場合のボディ・ソース間接合容量と同様になる。したがって、ボディ・ドレイン間接合容量は、図１３に示すように、例えば、ＣＢ´（ＣＢ´＞ＣＢ）となる。しかし、本実施の形態１の場合、ボディ領域とドレイン領域の間のｐｎ接合にかかる逆バイアスは、−２Ｖよりも浅くならないので、逆バイアスがなくなる従来技術（図５および図６参照）と比較すると、ボディ・ドレイン間接合容量の電圧依存性は大幅に小さくなる。一方、図１２からわかるように、ボディ・ソース間電圧はほぼ−４Ｖとなる。このことから、ボディ領域とソース領域の間のｐｎ接合には深い逆バイアスが印加されるため、空乏層は、ソース・ドレイン間電圧が０Ｖの場合よりもさらに延びる。この結果、ボディ・ソース間接合容量の値はさらに小さくなる。そして、ボディ・ソース間電圧が−４Ｖである場合のボディ・ソース間接合容量は、ボディ・ドレイン間電圧が−４Ｖである場合のボディ・ドレイン間接合容量と同様になる。したがって、ボディ・ソース間接合容量は、図１３に示すように、例えば、ＣＢ´´（ＣＢ´´＜ＣＢ）となる。
【０１１４】
以上のことから、ソース領域とドレイン領域の間に高周波電圧（ＡＣ電圧）を印加した場合において、本実施の形態１のボディ・ドレイン間接合容量およびボディ・ソース間接合容量は、図１３に示すような電圧依存性を示すことになる。すなわち、ボディ・ドレイン間容量およびボディ・ソース間容量は、それぞれ、ソース・ドレイン間電圧の電圧振幅が最大となる±２Ｖ近傍で電圧依存性が大きくなっている。しかし、図６に示した従来技術の場合と比較すると、その電圧依存性は大幅に小さくなっていることがわかる。これは、ボディ・ソース間電圧およびボディ・ドレイン間電圧が従来技術と比較すると、逆バイアスが大きくなる方向へシフトし、ボディ・ソース間接合容量およびボディ・ドレイン間接合容量が大きくなる０Ｖ付近から遠ざかっていることによる。
【０１１５】
すなわち、本実施の形態１では、図１２に示すように、ソース・ドレイン間電圧が−２Ｖと＋２Ｖの間を変化する場合、ボディ・ソース間電圧およびボディ・ドレイン間電圧は、−２Ｖと−４Ｖとの間を変化する。したがって、ボディ領域に印加される逆バイアスは−２Ｖよりも浅くならないので、ボディ・ソース間接合容量およびボディ・ドレイン間接合容量の容量変化は、図１３に示すように比較的小さくなり、ＣＢ´´−ＣＢ´となる。
【０１１６】
これに対し、従来技術では、図５に示すように、ソース・ドレイン間電圧が−２Ｖと＋２Ｖの間を変化する場合、ボディ・ソース間電圧およびボディ・ドレイン間電圧は、−２Ｖと０Ｖとの間を変化する。したがって、ボディ領域に印加される逆バイアスは−２Ｖよりも浅くなり、容量が急激に大きくなる逆バイアスが印加されない状態（０Ｖ）まで達する。この結果、ボディ・ソース間接合容量およびボディ・ドレイン間接合容量の容量変化は、図６に示すように比較的大きくなり、（ＣＡ´´−ＣＡ´）＞（ＣＢ´´−ＣＢ´）となる。
【０１１７】
このことから、図１３と図５を比較すると、本実施の形態１によれば、従来技術に比べて、ソース・ドレイン電圧が−２Ｖと＋２Ｖの間を変化する場合におけるボディ・ソース間接合容量およびボディ・ドレイン間接合容量の容量変化を小さくすることができることがわかる。このことは、本実施の形態１によれば、ボディ・ソース間接合容量およびボディ・ドレイン間接合容量の電圧依存性を小さくできることを意味している。そして、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成する各ＭＩＳＦＥＴＱ１〜Ｑ５のソース・ドレイン間容量の主要部は、ボディ・ドレイン間接合容量とボディ・ソース間接合容量との直列和である。このため、ＭＩＳＦＥＴＱ１〜Ｑ５のソース・ドレイン間容量の電圧依存性も、本実施の形態１によれば、従来技術に比べて、大幅に小さくすることができる。この結果、本実施の形態１におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）によれば、ＭＩＳＦＥＴＱ１〜Ｑ５のソース・ドレイン間容量の電圧依存性に起因する３次高調波歪みの発生を大幅に低減することができるのである。
【０１１８】
＜デバイス観点からの３次高調波歪みを低減できるメカニズム＞
続いて、本実施の形態１におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）によって、３次高調波歪みの発生を抑制できるメカニズムをさらなるデバイスの観点から説明する。
【０１１９】
まず、図１４（ａ）は、従来技術において、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するＭＩＳＦＥＴの断面構造を示す図であり、（ｂ）は、エネルギーバンド図である。図１４（ａ）において、支持基板１Ｓ上に埋め込み絶縁層ＢＯＸが形成されており、この埋め込み絶縁層ＢＯＸ上に活性層が形成されている。そして、活性層には、ｐ型半導体領域から形成されるボディ領域ＢＤが形成されており、このボディ領域ＢＤを挟むようにｎ型半導体領域から形成されるソース領域Ｓとドレイン領域Ｄが形成されている。ボディ領域ＢＤ上には、ゲート絶縁膜ＧＯＸが形成されており、このゲート絶縁膜ＧＯＸ上にゲート電極Ｇが形成されている。このとき、ソース領域Ｓにはソース電圧Ｖｓが印加されるようになっており、ドレイン領域Ｄにはドレイン電圧Ｖｄが印加されるようになっている。同様に、ゲート電極Ｇにはゲート電圧Ｖｇが印加されるようになっている。
【０１２０】
図１４（ａ）において、ＭＩＳＦＥＴのソース領域Ｓとドレイン領域Ｄとの間には、例えば、図５に示すように、０Ｖを中心として振幅が２Ｖのソース・ドレイン間電圧が印加されている。ここで、図１４（ａ）は、ソース・ドレイン間電圧が０Ｖとなった瞬間の様子を示している。ソース・ドレイン間電圧が０Ｖとなったとき、図５からボディ・ソース間電圧およびボディ・ドレイン間電圧は約−１Ｖとなっているので、ソース電位あるいはドレイン電位を基準にしたボディ領域ＢＤの電位は約−１Ｖとなる。したがって、ボディ領域ＢＤとソース領域Ｓの間およびボディ領域ＢＤとドレイン領域Ｄの間には、逆バイアスが印加されていることになる。このため、図１４（ａ）に示すように、ボディ領域ＢＤとソース領域Ｓの境界、および、ボディ領域ＢＤとドレイン領域Ｄの境界に空乏層ＤＰＬが形成されている。そして、ＭＩＳＦＥＴはオフしていることから、ゲート電極Ｇのゲート電圧Ｖｇは負電位（−３Ｖ）となっており、かつ、ボディ領域ＢＤの電位が−１Ｖであることから、ボディ領域ＢＤを基準にしたゲート電極Ｇの電位は−２Ｖとなっている。したがって、ｐ型半導体領域であるボディ領域ＢＤ内の正孔がゲート電極Ｇの負電位（−２Ｖ）に引き付けられて、ボディ領域ＢＤとゲート絶縁膜ＧＯＸの界面近傍に正孔による蓄積層ＡＬが形成されている。
【０１２１】
図１４（ｂ）は、この状態を示すエネルギーバンド図である。ボディ領域ＢＤの電位は−１Ｖであり、ゲート電極Ｇの電位は−３Ｖであることから、電子のエネルギー的に考えると、ボディ領域ＢＤのエネルギーはゲート電極Ｇのエネルギーよりも低くなるため、図１４（ｂ）に示すようなバンド図となる。そして、図１４（ｂ）に示すように、ボディ領域ＢＤとゲート絶縁膜ＧＯＸの界面近傍でバンドが曲がっており、この領域に正孔による蓄積層ＡＬが形成されていることがわかる。
【０１２２】
次に、図１５（ａ）は、本実施の形態１において、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するＭＩＳＦＥＴの断面構造を示す図であり、（ｂ）は、エネルギーバンド図である。図１５（ａ）と図１４（ａ）の相違点は、図１５（ａ）では、ボディ領域ＢＤがダイオードＤＩを介して他のＭＩＳＦＥＴのソース領域あるいはドレイン領域と電気的に接続されている点である。このため、本実施の形態１のＭＩＳＦＥＴでは、例えば、図１０に示すように、ソース・ドレイン間電圧（図１０のＣＢ間電圧）が０Ｖとなったとき、図１０からボディ・ソース間電圧（ＥＣ間電圧）およびボディ・ドレイン間電圧（ＥＢ間電圧）は約−３Ｖとなっているので、ソース電位あるいはドレイン電位を基準にしたボディ領域ＢＤの電位は約−３Ｖとなる。したがって、ボディ領域ＢＤとソース領域Ｓの間およびボディ領域ＢＤとドレイン領域Ｄの間には、逆バイアスが印加されていることになる。このため、図１５（ａ）に示すように、ボディ領域ＢＤとソース領域Ｓの境界、および、ボディ領域ＢＤとドレイン領域Ｄの境界に空乏層ＤＰＬが形成されている。
【０１２３】
ここで、図１５（ａ）と図１４（ａ）を比較すると、まず、図１４（ａ）に示す従来技術では、ソース・ドレイン間電圧が０Ｖとなったとき、図５からボディ・ソース間電圧およびボディ・ドレイン間電圧は約−１Ｖとなっている。これに対し、図１５（ａ）に示す本実施の形態１では、ソース・ドレイン間電圧（図１０のＣＢ間電圧）が０Ｖとなったとき、図１０からボディ・ソース間電圧（ＥＣ間電圧）およびボディ・ドレイン間電圧（ＥＢ間電圧）は約−３Ｖとなっている。このことから、本実施の形態１に示す技術的思想では、ボディ領域ＢＤの電位は従来技術より負電圧の絶対値が大きくなる。このことは、本実施の形態１によれば、従来技術に比べて、ボディ領域ＢＤとソース領域Ｓ、あるいは、ボディ領域ＢＤとドレイン領域Ｄの間に、より深い逆バイアスが印加されることを意味する。この結果、本実施の形態１によれば、従来技術に比べて、ボディ領域ＢＤとソース領域Ｓの境界領域、あるいは、ボディ領域ＢＤとドレイン領域Ｄの境界領域から延びる空乏層の幅を大きくできることがわかる。このため、本実施の形態１における技術的思想によれば、ボディ・ソース間接合容量およびボディ・ドレイン間接合容量の絶対値を小さくすることができ、その結果、ボディ・ソース間接合容量およびボディ・ドレイン間接合容量の電圧依存性を小さくできる。このことから、本実施の形態１における技術的思想によれば、３次高調波歪みを低減できることがわかる。
【０１２４】
さらに、図１５（ａ）では、ボディ領域ＢＤの電位が−３Ｖに低下することから、ボディ領域ＢＤを基準としたゲート電極Ｇの電位は正方向にシフトする。具体的に、ボディ領域ＢＤに約−３Ｖが印加され、かつ、ゲート電極Ｇにも−３Ｖが印加されていることから、ボディ領域ＢＤを基準にしたゲート電極Ｇの電位は、例えば、約０Ｖとなる。この結果、ｐ型半導体領域であるボディ領域ＢＤ内の正孔がゲート電極Ｇに引き付けられることはなく、ボディ領域ＢＤとゲート絶縁膜ＧＯＸの界面近傍には蓄積層ＡＬが形成されない。
【０１２５】
図１５（ｂ）は、この状態を示すエネルギーバンド図である。ボディ領域ＢＤの電位は−３Ｖであり、ゲート電極Ｇの電位は−３Ｖであることから、電子のエネルギー的に考えると、ボディ領域ＢＤのエネルギーとゲート電極Ｇのエネルギーはほぼ等しくなるため、図１５（ｂ）に示すようなバンド図となる。そして、図１５（ｂ）に示すように、ボディ領域ＢＤとゲート絶縁膜ＧＯＸの界面近傍でのバンドの曲がりが消滅しており、この領域に正孔による蓄積層ＡＬが形成されていないことがわかる。
【０１２６】
続いて、本実施の形態１において、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するＭＩＳＦＥＴに印加される高周波電圧が図１５（ａ）に示す場合よりも大きくなる場合を考える。このことは、図１０を参照すると、ソース・ドレイン間電圧（ＣＢ間電圧）やＥＡ間電圧の振幅がさらに大きくなることを意味している。したがって、ＥＡ間電圧に着目し、図１０から、ＥＡ間電圧の振幅が大きくなるとともに、ＥＡ間電圧が正電圧にならないことを考慮すると、ＥＡ間電圧の中心がさらに負方向にシフトすると考えられる。このことは、ボディ・ソース間電圧（ＥＣ間電圧）やボディ・ドレイン間電圧（ＥＢ間電圧）の中心も負方向へシフトすることを意味し、ソース領域Ｓやドレイン領域Ｄを基準としたボディ領域ＢＤの電位がさらに深く負電圧方向へシフトすることを意味している。
【０１２７】
このことを前提として図１６（ａ）を参照する。図１６（ａ）は、本実施の形態１において、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するＭＩＳＦＥＴの断面構造を示す図であり、（ｂ）は、エネルギーバンド図である。図１６（ａ）と図１５（ａ）の相違点は、以下に示す点である。すなわち、図１５（ａ）では、例えば、図１０に示すように、ソース・ドレイン間電圧（図１０のＣＢ間電圧）が０Ｖとなったとき、図１０からボディ・ソース間電圧（ＥＣ間電圧）およびボディ・ドレイン間電圧（ＥＢ間電圧）は約−３Ｖとなっているので、ソース電位あるいはドレイン電位を基準にしたボディ領域ＢＤの電位は約−３Ｖとなる。これに対し、図１６（ａ）では、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するＭＩＳＦＥＴに印加される高周波電圧が図１５（ａ）に示す場合よりも大きくなっているので、ソース領域Ｓやドレイン領域Ｄを基準としたボディ領域ＢＤの電位が約−３Ｖよりもさらに深く負電圧方向へシフトしている。
【０１２８】
したがって、図１６（ａ）において、ボディ領域ＢＤとソース領域Ｓの間およびボディ領域ＢＤとドレイン領域Ｄの間には、図１５（ａ）の場合よりもさらに深い逆バイアスが印加されていることになる。このため、図１６（ａ）に示すように、ボディ領域ＢＤとソース領域Ｓの境界、および、ボディ領域ＢＤとドレイン領域Ｄの境界に空乏層ＤＰＬが形成されるとともに、この空乏層ＤＰＬがさらに延びてゲート絶縁膜ＧＯＸの直下領域まで延びることになる。このことから、図１６（ａ）の場合では、図１５（ａ）の場合に比べて、ボディ・ソース間接合容量およびボディ・ドレイン間接合容量の絶対値を、さらに小さくすることができ、その結果、ボディ・ソース間接合容量およびボディ・ドレイン間接合容量の電圧依存性を小さくできる。このことから、図１６（ａ）の場合は、図１５（ａ）の場合に比べて、３次高調波歪みを低減できることがわかる。
【０１２９】
図１６（ｂ）は、この状態を示すエネルギーバンド図である。ボディ領域ＢＤの電位は−３Ｖよりも負電圧方向に大きくなっており、ゲート電極Ｇの電位は−３Ｖであることから、電子のエネルギー的に考えると、ボディ領域ＢＤのエネルギーは、ゲート電極Ｇのエネルギーよりも大きくなる。このことから、図１６（ｂ）に示すようなバンド図となる。そして、図１６（ｂ）に示すように、ボディ領域ＢＤとゲート絶縁膜ＧＯＸの界面近傍でのバンドの曲がりが形成されており、この領域に空乏層ＤＰＬが形成されていることがわかる。
【０１３０】
さらに、本実施の形態１において、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するＭＩＳＦＥＴに印加される高周波電圧が図１６（ａ）に示す場合よりも大きくなる場合を考える。図１７（ａ）は、本実施の形態１において、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するＭＩＳＦＥＴの断面構造を示す図であり、（ｂ）は、エネルギーバンド図である。図１７（ａ）と図１６（ａ）の相違点は、以下に示す点である。すなわち、図１６（ａ）では、例えば、ソース・ドレイン間電圧（図１０のＣＢ間電圧）が０Ｖとなったとき、ボディ・ソース間電圧（ＥＣ間電圧）およびボディ・ドレイン間電圧（ＥＢ間電圧）は約−３Ｖよりも大きくなっているので、ソース電位あるいはドレイン電位を基準にしたボディ領域ＢＤの電位は約−３Ｖよりも大きくなるとなる。これに対し、図１７（ａ）では、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するＭＩＳＦＥＴに印加される高周波電圧が図１６（ａ）に示す場合よりも大きくなっているので、ソース領域Ｓやドレイン領域Ｄを基準としたボディ領域ＢＤの電位が図１６（ａ）に示す場合よりもさらに深く負電圧方向へシフトしている状況になっている。
【０１３１】
したがって、図１７（ａ）において、ボディ領域ＢＤとソース領域Ｓの間およびボディ領域ＢＤとドレイン領域Ｄの間には、図１６（ａ）の場合よりもさらに深い逆バイアスが印加されていることになる。このため、図１７（ａ）に示すように、ボディ領域ＢＤとソース領域Ｓの境界、および、ボディ領域ＢＤとドレイン領域Ｄの境界に空乏層ＤＰＬが形成されるとともに、この空乏層ＤＰＬがさらに延びてボディ領域ＢＤ全体にまで達する（ボディ領域ＢＤの完全空乏化）。このことから、図１７（ａ）の場合では、図１６（ａ）の場合に比べて、ボディ・ソース間接合容量およびボディ・ドレイン間接合容量の絶対値を、さらに小さくすることができ、その結果、ボディ・ソース間接合容量およびボディ・ドレイン間接合容量の電圧依存性を小さくできる。このことから、図１７（ａ）の場合は、図１６（ａ）の場合に比べて、さらに、３次高調波歪みを低減できることがわかる。
【０１３２】
図１７（ｂ）は、この状態を示すエネルギーバンド図である。ボディ領域ＢＤの電位は図１６（ａ）に示す場合よりもさらに負電圧方向に大きくなっており、ゲート電極Ｇの電位は−３Ｖであることから、電子に対するポテンシャルエネルギーは、ボディ領域ＢＤの方が、ゲート電極Ｇよりも高くなる。このことから、図１７（ｂ）に示すようなバンド図となる。そして、図１７（ｂ）に示すように、ボディ領域ＢＤの全体にわたってバンドが曲がっており、ボディ領域ＢＤ全体に空乏層ＤＰＬが形成されていることがわかる（完全空乏化）。
【０１３３】
上述したデバイス観点からの考察により、以下に示す知見が得られる。すなわち、本実施の形態１では、互いに直列に接続されたＭＩＳＦＥＴにおいて、それぞれのＭＩＳＦＥＴのボディ領域と、隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域とを、それぞれ、ダイオード（整流素子）を介して接続する。そして、特に、ｎチャネル型ＭＩＳＦＥＴの場合、ＭＩＳＦＥＴのボディ領域から隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域へ向う向きが順方向となるようにダイオードを接続するという特徴的構成をとる。
【０１３４】
この特徴的構成を取ることにより、ボディ・ソース間電圧およびボディ・ドレイン間電圧の振動を、従来技術よりも深い負方向へシフトさせることができる。この観点をデバイス観点から見ると、ソース領域とドレイン領域の間に高周波電圧（ＡＣ電圧）を印加した場合、ボディ領域とソース領域の境界領域、あるいは、ボディ領域とドレイン領域の境界領域に形成される空乏層を延ばすことができることを意味し、この結果、本実施の形態１によれば、ボディ・ドレイン間接合容量およびボディ・ソース間接合容量の電圧依存性を小さくできることがわかる。そして、ボディ・ドレイン間接合容量およびボディ・ソース間接合容量の電圧依存性を小さくできる結果、オフしているＲＸスルートランジスタ群ＴＨ（ＲＸ）から発生する３次高調波歪みを低減することができる。
【０１３５】
さらに、上述した図１４〜図１７によるデバイス観点の考察から、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するそれぞれのＭＩＳＦＥＴに印加される高周波電圧が大きくなればなるほど、本実施の形態１による特徴的構成によれば、３次高調波歪みをより低減できるという知見が得られる。つまり、従来技術を示す図１４の場合よりも、本実施の形態１の構成を示す図１５の場合のほうが、ボディ領域を深く負電圧にすることができて、空乏層の幅を大きくできる結果、ボディ・ドレイン間接合容量およびボディ・ソース間接合容量の電圧依存性を小さくできる。そして、さらに、本実施の形態１における特徴的構成によれば、図１５〜図１７に示したように、それぞれのＭＩＳＦＥＴに印加される高周波電圧が大きくなるにしたがって、ボディ領域に印加される負電圧を深くすることができることがわかる。このため、ＭＩＳＦＥＴに印加される高周波電圧が大きくなればなるほど、ボディ領域の空乏層が増大し、最後には、ボディ領域が完全空乏化するまで、空乏層を増大させることができる。このことは、本実施の形態１における特徴的構成によれば、それぞれのＭＩＳＦＥＴに印加される高周波電圧が大きくなればなるほど、ボディ・ドレイン間接合容量およびボディ・ソース間接合容量の電圧依存性を小さくできることを意味し、最終的に、３次高調波歪みの発生を低減できることを意味している。
【０１３６】
例えば、アンテナスイッチから発生する３次高調波歪みは、大電力の送信信号を送信する場合ほど大きくなる。つまり、大電力の送信信号を送信する際、如何に、アンテナスイッチのオフしているＲＸスルートランジスタ群ＴＨ（ＲＸ）から発生する３次高調波歪みを低減できるかが重要な課題となる。この点に関し、上述したデバイス観点からの考察によれば、本実施の形態１における技術的思想は、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するそれぞれのＭＩＳＦＥＴに大きな高周波電圧が印加されればされるほど、３次高調波歪みの発生を低減できることがわかる。したがって、本実施の形態１における技術的思想は、大電力の送信信号を送信する際の３次高調波歪みを効果的に低減できる点で優れた発明であることがわかる。
【０１３７】
＜本実施の形態１におけるＭＩＳＦＥＴのレイアウト構成＞
次に、本実施の形態１におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するＭＩＳＦＥＴ（ｎチャネル型ＭＩＳＦＥＴ）のレイアウト構成について説明する。図１８は、本実施の形態１におけるＭＩＳＦＥＴのレイアウト構成を示す平面図である。図１８では、ＭＩＳＦＥＴの構成をわかりやすくするため、ＭＩＳＦＥＴの上層にある配線層は省略している。
【０１３８】
図１８において、本実施の形態１におけるＭＩＳＦＥＴは、矩形形状の活性領域を有し、この活性領域にｎ＋型半導体領域ＮＲ１が形成されている。このｎ＋型半導体領域ＮＲ１は、ＭＩＳＦＥＴのソース領域あるいはドレイン領域となる領域である。そして、このｎ＋型半導体領域ＮＲ１で挟まれる複数の領域にゲート電極Ｇが形成されている。具体的に、図１８に示すように、複数のゲート電極Ｇは、ｎ＋型半導体領域ＮＲ１が形成されている活性領域上をＸ方向に所定間隔だけ離れて並ぶように配置されており、それぞれのゲート電極はＹ方向へ延在するように形成されている。図１８では隠れて見えないが、このゲート電極Ｇの直下領域にｐ型半導体領域よりなるボディ領域が形成されており、このボディ領域を挟むように、ｎ＋型半導体領域ＮＲ１からなるソース領域とドレイン領域が形成されている。
【０１３９】
Ｘ方向に並んで配置されている複数のゲート電極Ｇは一端部でゲート引き出し電極ＧＬに接続されている。すなわち、複数のゲート電極Ｇは、ゲート引き出し電極ＧＬに束ねられている。このゲート引き出し配線は、Ｘ方向に延在するように配置されている。一方、複数のゲート電極Ｇの直下に形成されている複数のボディ領域も、ゲート引き出し電極ＧＬの直下に形成されているｐ型半導体領域ＰＲ１に接続されている。そして、このｐ型半導体領域ＰＲ１は、ｎ＋型半導体領域ＮＲ３と接続されている。したがって、ｐ型半導体領域ＰＲ１とｎ＋型半導体領域ＮＲ３の境界領域にはｐｎ接合が形成されており、ｐｎ接合ダイオードが形成されていることになる。つまり、ｐ型半導体領域ＰＲ１は、ｐｎ接合ダイオードのアノードとして機能し、かつ、ｎ＋型半導体領域ＮＲ３は、ｐｎ接合ダイオードのカソードとして機能する。
【０１４０】
以上より、ＭＩＳＦＥＴのボディ領域は、ゲート引き出し電極ＧＬの直下に形成されているｐ型半導体領域ＰＲ１と接続されており、かつ、このｐ型半導体領域ＰＲ１とｎ＋型半導体領域ＮＲ３によりｐｎ接合ダイオードが形成されている。そして、ｐｎ接合ダイオードのｎ＋型半導体領域ＮＲ３は、図示しない他のＭＩＳＦＥＴのソース領域あるいはドレイン領域と電気的に接続されている。したがって、ＭＩＳＦＥＴのボディ領域は、ｐｎ接合ダイオードを介して、その他のＭＩＳＦＥＴのソース領域あるいはドレイン領域と電気的に接続されていることになり、本実施の形態１における特徴的構成がレイアウト上で実現されることがわかる。このとき、ＭＩＳＦＥＴのボディ領域から隣接するその他のＭＩＳＦＥＴのソース領域あるいはドレイン領域へ向う向きが順方向となるようにｐｎ接合ダイオードが接続されている。つまり、ＭＩＳＦＥＴのボディ領域とｐｎ接合ダイオードのアノードが接続され、かつ、隣接するその他のＭＩＳＦＥＴのソース領域あるいはドレイン領域とｐｎ接合ダイオードのカソードが接続されている。このように本実施の形態１では、ＭＩＳＦＥＴのボディ領域とｐｎ接合ダイオードのアノードが共通化（一体化）されているので、本実施の形態１におけるデバイス構造の占有面積を小さくできる効果が得られる。
【０１４１】
続いて、図１９は、図１８のＡ−Ａ線で切断した断面図である。なお、図１９では、図１８で省略しているＭＩＳＦＥＴ上の配線層も記載している。図１９に示すように、ＳＯＩ基板上にデバイス構造が形成されている。具体的に、支持基板１Ｓ上に埋め込み絶縁層ＢＯＸが形成されており、この埋め込み絶縁層ＢＯＸ上に素子分離領域ＳＴＩで区画された活性領域が形成されている。本実施の形態１では、この区画された１つの活性領域にＭＩＳＦＥＴとｐｎ接合ダイオードが形成されている。
【０１４２】
まず、活性領域には、ｎ＋型半導体領域ＮＲ１が形成されており、このｎ＋型半導体領域ＮＲ１の左側に隣接するようにｎ型半導体領域ＮＲ２が形成されている。そして、ｎ型半導体領域ＮＲ２の左側に隣接するようにｐ型半導体領域ＰＲ１が形成されており、このｐ型半導体領域ＰＲ１の左側に隣接するようにｎ＋型半導体領域ＮＲ３が形成されている。
【０１４３】
ｐ型半導体領域ＰＲ１上には、ゲート絶縁膜ＧＯＸを介してゲート引き出し電極ＧＬが形成されており、このゲート引き出し電極ＧＬの両側の側壁にサイドウォールＳＷが形成されている。そして、ゲート引き出し電極ＧＬ上を含む活性領域および素子分離領域ＳＴＩを覆うように窒化シリコン膜ＳＮが形成され、この窒化シリコン膜ＳＮ上に、例えば、酸化シリコン膜からなるコンタクト層間絶縁膜ＣＩＬが形成されている。
【０１４４】
さらに、コンタクト層間絶縁膜ＣＩＬおよび窒化シリコン膜ＳＮを貫通してｎ＋型半導体領域ＮＲ１に達するコンタクトホールＣＮＴが形成されており、このコンタクトホールＣＮＴ内に、例えば、チタン／窒化チタン膜からなるバリア導体膜と、タングステン膜が順次埋め込まれてプラグＰＬＧが形成されている。ｎ＋型半導体領域ＮＲ１と接続するプラグＰＬＧは、コンタクト層間絶縁膜ＣＩＬ上に形成されたソース配線ＳＷＬと接続されている。このソース配線ＳＷＬは、例えば、窒化チタン膜とアルミニウム膜と窒化シリコン膜の積層膜から形成されるが、これに限らず、例えば、ダマシン法で形成された銅配線から構成してもよい。
【０１４５】
また、コンタクト層間絶縁膜ＣＩＬおよび窒化シリコン膜ＳＮを貫通してゲート引き出し電極ＧＬに達するコンタクトホールＣＮＴが形成されており、このコンタクトホールＣＮＴ内に、例えば、チタン／窒化チタン膜からなるバリア導体膜と、タングステン膜が順次埋め込まれてプラグＰＬＧが形成されている。ゲート引き出し電極ＧＬと接続するプラグＰＬＧは、コンタクト層間絶縁膜ＣＩＬ上に形成されたゲート配線ＧＷＬと接続されている。このゲート配線ＧＷＬも、例えば、窒化チタン膜とアルミニウム膜と窒化シリコン膜の積層膜から形成されるが、これに限らず、例えば、ダマシン法で形成された銅配線から構成してもよい。
【０１４６】
また、コンタクト層間絶縁膜ＣＩＬおよび窒化シリコン膜ＳＮを貫通してｎ＋型半導体領域ＮＲ３に達するコンタクトホールＣＮＴが形成されており、このコンタクトホールＣＮＴ内に、例えば、チタン／窒化チタン膜からなるバリア導体膜と、タングステン膜が順次埋め込まれてプラグＰＬＧが形成されている。ｎ＋型半導体領域ＮＲ３と接続するプラグＰＬＧは、コンタクト層間絶縁膜ＣＩＬ上に形成されたダイオード配線ＤＩＷＬと接続されている。このダイオード配線ＤＩＷＬも、例えば、窒化チタン膜とアルミニウム膜と窒化シリコン膜の積層膜から形成されるが、これに限らず、例えば、ダマシン法で形成された銅配線から構成してもよい。
【０１４７】
次に、図２０は、図１８に示すＭＩＳＦＥＴの平面構造に配線層を加えた平面図である。図２０に示すように、Ｘ方向に並んで配置されているゲート電極Ｇは、それぞれのゲート電極Ｇの一端部でゲート引き出し電極ＧＬと接続されており、このゲート引き出し電極ＧＬ上にゲート配線ＧＷＬが配置されている。このゲート引き出し電極ＧＬとゲート配線ＧＷＬは電気的に接続されており、両方とも、Ｘ方向へ延在している。
【０１４８】
そして、ゲート配線ＧＷＬと並ぶようにダイオード配線ＤＩＷＬが配置されており、このダイオード配線ＤＩＷＬもＸ方向へ延在している。ダイオード配線ＤＩＷＬは、図１８に示すｎ＋型半導体領域ＮＲ３と電気的に接続されている。
【０１４９】
さらに、図１８に示すｎ＋型半導体領域ＮＲ１から構成されるソース領域は、Ｘ方向へ延在するソース配線ＳＷＬと電気的に接続されており、図１８に示すｎ＋型半導体領域ＮＲ１から構成されるドレイン領域は、Ｘ方向へ延在するドレイン配線ＤＷＬと電気的に接続されている。
【０１５０】
＜本実施の形態１におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）のレイアウト構成＞
本実施の形態１におけるＭＩＳＦＥＴは上記のようにレイアウト構成されており、以下に、このように構成されている複数のＭＩＳＦＥＴを直列接続したＲＸスルートランジスタ群ＴＨ（ＲＸ）のレイアウト構成について説明する。
【０１５１】
図２１は、本実施の形態１におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）のレイアウト構成を示す図である。図２１に示すように、本実施の形態１におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）は、アンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸとの間に設けられており、ＭＩＳＦＥＴＱ１〜Ｑ５を有している。
【０１５２】
ＭＩＳＦＥＴＱ１のゲート電極と接続されているゲート引き出し電極ＧＬ１、ＭＩＳＦＥＴＱ２のゲート電極と接続されているゲート引き出し電極ＧＬ２、ＭＩＳＦＥＴＱ３のゲート電極と接続されているゲート引き出し電極ＧＬ３、ＭＩＳＦＥＴＱ４のゲート電極と接続されているゲート引き出し電極ＧＬ４およびＭＩＳＦＥＴＱ５のゲート電極と接続されているゲート引き出し電極ＧＬ５は、それぞれ、Ｙ方向に延在している。そして、これらのゲート引き出し電極ＧＬ１〜ＧＬ５は、それぞれ、ゲート抵抗ＧＲを介して束ねられて制御端子ＶＲＸに接続されている。
【０１５３】
ゲート引き出し電極ＧＬ１と並行するようにダイオード配線ＤＩＷＬ１がＹ方向に延在しており、このダイオード配線ＤＩＷＬ１は、Ｙ方向に延在するドレイン配線ＤＷＬ３（ソース配線ＳＷＬ２）と電気的に接続されている。そして、ダイオード配線ＤＩＷＬ１と並行するようにドレイン配線ＤＷＬ１がＹ方向に延在しており、このドレイン配線ＤＷＬ１は、ゲート引き出し配線ＧＬ２と並行するダイオード配線ＤＩＷＬ２と接続されている。さらに、ドレイン配線ＤＷＬ１は、アンテナ端子ＡＮＴ（ＯＵＴ）とも接続されている。さらに、ドレイン配線ＤＷＬ２（ソース配線ＳＷＬ１）は、ダイオード配線ＤＩＷＬ３と接続されており、ドレイン配線ＤＷＬ３（ソース配線ＳＷＬ２）は、ダイオード配線ＤＩＷＬ４と接続されている。また、ドレイン配線ＤＷＬ４（ソース配線ＳＷＬ３）は、ダイオード配線ＤＩＷＬ５と接続されており、このダイオード配線ＤＩＷＬ５と並行するようにドレイン配線ＤＷＬ５（ソース配線ＳＷＬ４）がＹ方向に延在している。そして、ソース配線ＳＷＬ５は、受信端子ＲＸと接続されている。
【０１５４】
以上のようにして、本実施の形態１におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）がレイアウト構成されている。
【０１５５】
＜本実施の形態１における効果＞
本実施の形態１における半導体装置は上記のように構成されており、本実施の形態１における技術的思想によれば、以下に示すような効果が得られる。すなわち、本実施の形態１では、互いに直列に接続されたＭＩＳＦＥＴにおいて、それぞれのＭＩＳＦＥＴのボディ領域と、隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域とを、それぞれ、ダイオード（整流素子）を介して接続する。そして、特に、ｎチャネル型ＭＩＳＦＥＴの場合、ＭＩＳＦＥＴのボディ領域から隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域へ向う向きが順方向となるようにダイオードを接続するという特徴的構成をとる。
【０１５６】
これにより、ボディ・ソース間電圧およびボディ・ドレイン間電圧の振動を、従来技術よりも深い負方向へシフトさせることができる。したがって、ソース領域とドレイン領域の間に高周波電圧（ＡＣ電圧）を印加した場合、ボディ領域とソース領域の境界領域、あるいは、ボディ領域とドレイン領域の境界領域に形成される空乏層を延ばすことができ、この結果、本実施の形態１によれば、ボディ・ドレイン間接合容量およびボディ・ソース間接合容量の電圧依存性を小さくできることがわかる。そして、ボディ・ドレイン間接合容量およびボディ・ソース間接合容量の電圧依存性を小さくできる結果、例えば、オフしているＲＸスルートランジスタ群から発生する３次高調波歪みを低減することができる。
【０１５７】
具体的に、本実施の形態１によれば、通常のアンテナスイッチと比較して、２次高調波歪み、損失、アイソレーションといった３次高調波歪み以外の特性にほとんど影響を与えることなく、３次高調波歪みを約１５ｄＢ低減することができる。
【０１５８】
特に、本実施の形態１による特徴的構成によれば、ＲＸスルートランジスタ群を構成するそれぞれのＭＩＳＦＥＴに印加される高周波電圧が大きくなるに連れて、ボディ領域に印加される負電圧を深くすることができる。このため、ＭＩＳＦＥＴに印加される高周波電圧が大きくなればなるほど、ボディ領域の空乏層が増大し、最後には、ボディ領域が完全空乏化するまで、空乏層を増大させることができる。このことから、本実施の形態１における特徴的構成によれば、それぞれのＭＩＳＦＥＴに印加される高周波電圧が大きくなればなるほど、ボディ・ドレイン間接合容量およびボディ・ソース間接合容量の電圧依存性を小さくでき、この結果、３次高調波歪みの発生を低減できる。
【０１５９】
本実施の形態１における技術的思想の基本概念は、オフしているＭＩＳＦＥＴのボディ領域により深い負電圧を印加させることにある。この基本概念を具現化する手段として、互いに直列に接続されたＭＩＳＦＥＴにおいて、それぞれのＭＩＳＦＥＴのボディ領域と、隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域とを、それぞれ、ダイオード（整流素子）を介して接続する。そして、特に、ｎチャネル型ＭＩＳＦＥＴの場合、ＭＩＳＦＥＴのボディ領域から隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域へ向う向きが順方向となるようにダイオードを接続するという特徴的構成をとる点に、本実施の形態１における技術的思想の利点がある。
【０１６０】
例えば、基本概念は、オフしているＭＩＳＦＥＴのボディ領域により深い負電圧を印加させることにあるが、この基本概念を具現化する手段として、ＭＩＳＦＥＴのボディ領域に負電圧供給回路を直接接続することにより、ボディ領域の電位をより深い負電圧にすることが考えられる。しかし、通常、ＭＩＳＦＥＴのボディ領域とソース領域の間、あるいは、ボディ領域とドレイン領域の間には、リーク電流が存在する。したがって、ボディ領域に直接、負電圧供給回路を接続すると、負電圧供給回路からリーク電流に対応した電流が流れることになる。負電圧供給回路は、通常、チャージポンプ回路により、電荷を容量素子（コンデンサ）に蓄積させることにより負電圧を発生させているので、負電圧供給回路から電流が流出するということは、電荷を蓄積している容量素子から電荷が放出されることを意味する。このため、容量素子に蓄積されている電荷量が変動し、負電圧供給回路から供給される負電圧に変動が生じる可能性がある。このことから、ボディ領域に直接、負電圧供給回路を接続する構成では、リーク電流に起因する電圧変動の影響を小さくするため、電荷を蓄積する容量素子の容量を大きくする必要がある。この結果、負電圧供給回路の占有面積が大きくなってしまう問題点が存在する。
【０１６１】
また、ＭＩＳＦＥＴをオフする際、ゲート電極には負電圧を印加するので、ゲート電極には、負電圧供給回路が接続される。このため、ゲート電極に接続されている負電圧供給回路を、ボディ領域に負電圧を供給する供給源として使用することも考えられる。具体的には、負電圧供給回路と接続されるゲート電極とボディ領域とを電気的に接続することが考えられる。しかし、この場合も、ＭＩＳＦＥＴのボディ領域とソース領域の間、あるいは、ボディ領域とドレイン領域の間に存在するリーク電流が負電圧供給回路に悪影響を及ぼすことには変わりがない。
【０１６２】
これに対し、本実施の形態１では、上述した基本概念を具現化する手段として、新たな負電圧供給回路を使用せずに、ボディ領域により深い負電圧を印加できるように構成している点に斬新さがある。つまり、本実施の形態１では、互いに直列に接続されたＭＩＳＦＥＴにおいて、それぞれのＭＩＳＦＥＴのボディ領域と、隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域とを、それぞれ、ダイオード（整流素子）を介して接続する。そして、特に、ｎチャネル型ＭＩＳＦＥＴの場合、ＭＩＳＦＥＴのボディ領域から隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域へ向う向きが順方向となるようにダイオードを接続するという特徴的構成を取っている。
【０１６３】
これにより、本実施の形態１によれば、ボディ領域により深い負電圧を印加するために、新たな負電圧供給回路を設ける必要がない利点が得られる。この結果、新たな負電圧供給回路を設ける必要がないので、半導体装置全体の占める占有面積を低減できる効果が得られる。このように本実施の形態１の技術的思想は、基本概念を具現化する手段として、新たな負電圧供給回路を使用せずに、ボディ領域により深い負電圧を印加できるように、上述した特徴的構成をとる点に工夫点があり、この工夫点により、半導体装置の占有面積を大きくせずに、３次高調波歪みの低減を図ることができるという顕著な効果を得ることができるのである。
【０１６４】
（実施の形態２）
前記実施の形態１では、アンテナスイッチを構成するＲＸスルートランジスタ群ＴＨ（ＲＸ）に本発明の技術的思想を適用する例について説明した。本実施の形態２では、アンテナスイッチを構成するＲＸスルートランジスタ群ＴＨ（ＲＸ）だけでなく、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）やＲＸシャントトランジスタ群ＳＨ（ＲＸ）にも本発明の技術的思想を適用する例について説明する。
【０１６５】
図２２は、本実施の形態２におけるアンテナスイッチＡＳＷの回路構成を示す図である。図２２に示すように、本実施の形態２におけるアンテナスイッチＡＳＷでは、ＲＸスルートランジスタ群ＴＨ（ＲＸ）だけでなく、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）やＲＸシャントトランジスタ群ＳＨ（ＲＸ）も、本発明の特徴的構成が採用されている。
【０１６６】
ここで、前記実施の形態１でも述べたように、オン抵抗を低減する観点から、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するＭＩＳＦＥＴのゲート幅は、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）やＲＸシャントトランジスタ群ＳＨ（ＲＸ）を構成するＭＩＳＦＥＴのゲート幅よりも大きくなっている。このため、ＲＸスルートランジスタ群ＴＨ（ＲＸ）のオフ容量は、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）やＲＸシャントトランジスタ群ＳＨ（ＲＸ）のオフ容量よりも大きくなる。この結果、オフ容量の大きなＲＸスルートランジスタ群ＴＨ（ＲＸ）で、オフ容量の電圧依存性が大きくなる。つまり、ＲＸスルートランジスタ群ＴＨ（ＲＸ）では、オフ容量の電圧依存性が大きくなることから、オフ容量の電圧依存性に起因する３次高調波歪みの主要な発生源となる。したがって、前記実施の形態１で説明したように、３次高調波歪みの主要な発生源であるＲＸスルートランジスタ群ＴＨ（ＲＸ）に本発明の特徴的構成を適用して、アンテナスイッチＡＳＷから発生する３次高調波歪みを低減している。
【０１６７】
一方、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）やＲＸシャントトランジスタ群ＳＨ（ＲＸ）では、ＭＩＳＦＥＴのゲート幅が小さく、オフ容量が小さいので、オフ容量の電圧依存性は、ＲＸスルートランジスタ群ＴＨ（ＲＸ）に比べて小さくなる。このため、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）やＲＸシャントトランジスタ群ＳＨ（ＲＸ）は、３次高調波歪みの主要な発生源とはならないことから、前記実施の形態１では、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）やＲＸシャントトランジスタ群ＳＨ（ＲＸ）に本発明の特徴的構成を適用していなかった。
【０１６８】
しかし、本実施の形態２では、アンテナスイッチＡＳＷを構成するＴＸシャントトランジスタ群ＳＨ（ＴＸ）やＲＸシャントトランジスタ群ＳＨ（ＲＸ）にも本発明の特徴的構成を適用している。この理由について説明する。
【０１６９】
本発明の特徴的構成を取ることにより、ＭＩＳＦＥＴのボディ領域には深い負電圧が印加されることになる。このようにＭＩＳＦＥＴのボディ領域に深い負電圧が印加されると、ＭＩＳＦＥＴのソース領域とドレイン領域との間の耐圧が向上するのである。
【０１７０】
例えば、ＭＩＳＦＥＴのソース領域とドレイン領域との間に印加する電圧を大きくする場合を考える。この場合、ＭＩＳＦＥＴのドレイン領域側に正電圧を印加するとする。いま、ｎチャネル型ＭＩＳＦＥＴを前提とすると、ＭＩＳＦＥＴのドレイン領域はｎ型半導体領域から構成され、ＭＩＳＦＥＴのボディ領域はｐ型半導体領域から構成されることになる。したがって、ＭＩＳＦＥＴのドレイン領域に正電圧を印加するということは、ドレイン領域とボディ領域との間の境界領域に形成されているｐｎ接合に逆バイアスが印加されることを意味する。このため、ｐｎ接合から空乏層が延びることになる。そして、ドレイン領域に印加する正電圧が大きくなると、ｐｎ接合から延びる空乏層の幅も大きくなる。この結果、ドレイン領域とボディ領域の境界領域からボディ領域へ空乏層が延び、さらに、ソース領域側にまで空乏層が延びる。このとき、ボディ領域とソース領域との間に電位障壁が存在するが、この電位障壁に空乏層が達すると、ドレイン領域に印加された正電圧によって、その電位障壁が引っ張られて、電位障壁が低くなってしまう。この結果、電子がソース領域から低くなった電位障壁を飛び越えてボディ領域に流れ込み、さらにはドレイン領域へ流入する。これにより、ソース領域とドレイン領域の間には、ゲート電極では制御できない電流が流れることになる。この現象はパンチスルーと呼ばれる現象である。つまり、パンチスルーが発生する電圧によってＭＩＳＦＥＴの耐圧が決定されることになる。
【０１７１】
ここで、ＭＩＳＦＥＴのボディ領域に負電圧が印加されている場合を考える。ボディ領域に負電圧が印加されているということは、ボディ領域の電子に対するポテンシャルエネルギーが高い状態になることを意味している。つまり、ボディ領域に負電圧を印加すると、ソース領域とボディ領域の間に存在する電位障壁が高くなり、ドレイン領域のポテンシャルエネルギーが印加された正電圧によって下方に引っ張られても、電位障壁が低くなりにくくなるのである。このことは、パンチスルーが起こりにくくなることを意味し、この結果、ＭＩＳＦＥＴの耐圧が向上するのである。以上のことから、本発明の特徴的構成を取ることにより、ＭＩＳＦＥＴのボディ領域には深い負電圧が印加されて、パンチスルーが起こりにくくなる結果、ＭＩＳＦＥＴの耐圧が向上するのである。したがって、アンテナスイッチＡＳＷを構成するＴＸスルートランジスタ群ＴＨ（ＴＸ）、ＲＸスルートランジスタ群ＴＨ（ＲＸ）、ＴＸシャントトランジスタ群ＳＨ（ＴＸ）およびＲＸシャントトランジスタ群ＳＨ（ＲＸ）に本発明の特徴的構成を適用することにより、アンテナスイッチＡＳＷの耐圧を向上することができる。このため、例えば、アンテナスイッチＡＳＷからアンテナに出力できる高周波信号の電力を約１ｄＢ向上することができる。
【０１７２】
（実施の形態３）
前記実施の形態１では、例えば、図８に示すように、ＭＩＳＦＥＴＱ５のボディ領域が、ダイオードＤＩ５を介して隣接するＭＩＳＦＥＴＱ４のドレイン領域と接続されている例について説明した。これに対し、本実施の形態３では、例えば、図２３に示すように、ＭＩＳＦＥＴＱ５のボディ領域が、ダイオードＤＩ５を介してＭＩＳＦＥＴＱ３のドレイン領域と接続される例について説明する。
【０１７３】
以下に、本実施の形態３におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）のスイッチ構成について図２３を参照しながら説明する。図２３は、本実施の形態３におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）のスイッチ構成を示す回路図である。図２３に示すように、本実施の形態３におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）は、アンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸの間に設けられている。具体的に、本実施の形態３におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）は、アンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸとの間に直列に接続されたＭＩＳＦＥＴＱ１〜Ｑ５を有している。これらのＭＩＳＦＥＴＱ１〜Ｑ５は、例えば、ｎチャネル型ＭＩＳＦＥＴから構成されている。そして、ＭＩＳＦＥＴＱ１〜Ｑ５のそれぞれのゲート電極には、ゲート抵抗ＧＲが接続されており、ＭＩＳＦＥＴＱ１〜Ｑ５のゲート電極は、ゲート抵抗ＧＲを介して束ねられており、１つの制御端子ＶＲＸに接続されている。
【０１７４】
さらに、ＭＩＳＦＥＴＱ１のボディ領域は、ＭＩＳＦＥＴＱ３のソース領域とダイオード（整流素子）ＤＩ１を介して接続されており、ＭＩＳＦＥＴＱ２のボディ領域は、ＭＩＳＦＥＴＱ４のソース領域とダイオードＤＩ２を介して接続されている。同様に、ＭＩＳＦＥＴＱ３のボディ領域は、ＭＩＳＦＥＴＱ１のドレイン領域とダイオードＤＩ３を介して接続されており、ＭＩＳＦＥＴＱ４のボディ領域は、ＭＩＳＦＥＴＱ２のドレイン領域とダイオードＤＩ４を介して接続されている。また、ＭＩＳＦＥＴＱ５のボディ領域は、ＭＩＳＦＥＴＱ３のドレイン領域とダイオードＤＩ５を介して接続されている。
【０１７５】
ここで、ダイオードＤＩ１〜ＤＩ５は整流素子の一例であり、例えば、ｐｎ接合ダイオードから形成されている。このとき、ダイオードＤＩ１は、ＭＩＳＦＥＴＱ１のボディ領域からＭＩＳＦＥＴＱ３のソース領域へ向う向きが順方向（電流が流れる方向）となるように接続されている。そして、ダイオードＤＩ２は、ＭＩＳＦＥＴＱ２のボディ領域からＭＩＳＦＥＴＱ４のソース領域へ向う向きが順方向となるように接続され、ダイオードＤＩ３は、ＭＩＳＦＥＴＱ３のボディ領域からＭＩＳＦＥＴＱ１のドレイン領域へ向う向きが順方向となるように接続されている。同様に、ダイオードＤＩ４は、ＭＩＳＦＥＴＱ４のボディ領域からＭＩＳＦＥＴＱ２のドレイン領域へ向う向きが順方向になるように接続され、ダイオードＤＩ５は、ＭＩＳＦＥＴＱ５のボディ領域からＭＩＳＦＥＴＱ３のドレイン領域へ向う向きが順方向になるように接続されている。
【０１７６】
このように構成された本実施の形態３におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）の特徴は、互いに直列に接続されたＭＩＳＦＥＴＱ１〜Ｑ５において、それぞれのＭＩＳＦＥＴのボディ領域と、隣接するＭＩＳＦＥＴのさらに隣りにあるＭＩＳＦＥＴのソース領域あるいはドレイン領域とを、それぞれ、ダイオード（整流素子）を介して接続する点にある。そして、特に、ｎチャネル型ＭＩＳＦＥＴの場合、ＭＩＳＦＥＴのボディ領域から、隣接するＭＩＳＦＥＴのさらに隣にあるＭＩＳＦＥＴのソース領域あるいはドレイン領域へ向う向きが順方向となるようにダイオードを接続する点にある。これにより、前記実施の形態１と同様に、オフしているＲＸスルートランジスタ群ＴＨ（ＲＸ）から発生する３次高調波歪みを低減することができる。
【０１７７】
なお、本実施の形態３では、第１ＭＩＳＦＥＴのボディ領域と、別の第２ＭＩＳＦＥＴのソース領域あるいはドレイン領域とを、それぞれ、ダイオード（整流素子）を介して接続する際、上述した第１ＭＩＳＦＥＴと、別の第２ＭＩＳＦＥＴの間に、１つのさらに別のＭＩＳＦＥＴを介在している例について説明したが、本発明の技術的思想は、これに限らない。例えば、上述した第１ＭＩＳＦＥＴと、別の第２ＭＩＳＦＥＴの間には、複数個のさらに別のＭＩＳＦＥＴが介在していてもよい。
【０１７８】
さらに、本実施の形態３の利点について説明する。まず、例えば、図２３において、ＭＩＳＦＥＴＱ５に着目する。本実施の形態３では、ＭＩＳＦＥＴＱ５のボディ領域は、ダイオードＤＩ５を介してＭＩＳＦＥＴＱ３のドレイン領域と接続されている。これに対し、前記実施の形態１では、図８に示すように、ＭＩＳＦＥＴＱ５のボディ領域は、ダイオードＤＩ５を介してＭＩＳＦＥＴＱ４のドレイン領域と接続されている。
【０１７９】
ここで、本実施の形態３において、ＭＩＳＦＥＴＱ３のドレイン領域と、ＭＩＳＦＥＴＱ５のボディ領域との間の電圧（第１高周波電圧という）は、（１つのＭＩＳＦＥＴＱ３のソース領域とドレイン領域との間に印加される電圧）＋（１つのＭＩＳＦＥＴＱ４のソース領域とドレイン領域との間に印加される電圧）＋（ＭＩＳＦＥＴＱ５のドレイン領域とボディ領域との間に印加される電圧）と考えることができる。本実施の形態３では、この第１高周波電圧がすべて負電圧内で振動するように第１高周波電圧の中心が負電圧方向へシフトする。
【０１８０】
一方、前記実施の形態１において、ＭＩＳＦＥＴＱ４のドレイン領域と、ＭＩＳＦＥＴＱ５のボディ領域との間の電圧（第２高周波電圧という）は、（１つのＭＩＳＦＥＴＱ４のソース領域とドレイン領域との間に印加される電圧）＋（ＭＩＳＦＥＴＱ５のドレイン領域とボディ領域との間に印加される電圧）と考えることができる。前記実施の形態１では、この第２高周波電圧がすべて負電圧内で振動するように第２高周波電圧の中心が負電圧方向へシフトする。
【０１８１】
このとき、上述した記載から、本実施の形態３における第１高周波電圧の振幅は、前記実施の形態１における第２高周波電圧の振幅よりも大きくなることがわかる。このことから、本実施の形態３における第１高周波電圧の中心は、前記実施の形態１における第２高周波電圧の中心よりも負電圧方向に深い位置にあることになる。そして、本実施の形態３におけるＭＩＳＦＥＴＱ５のボディ・ソース間電圧およびボディ・ドレイン間電圧の中心は、第１高周波電圧の中心と同じになり、かつ、前記実施の形態１におけるＭＩＳＦＥＴＱ５のボディ・ソース間電圧およびボディ・ドレイン間電圧は、第２高周波電圧の中心と同じになる。したがって、本実施の形態３におけるＭＩＳＦＥＴＱ５のボディ・ソース間電圧およびボディ・ドレイン間電圧は、前記実施の形態１におけるＭＩＳＦＥＴＱ５のボディ・ソース間電圧およびボディ・ドレイン間電圧よりも負電圧の大きさが大きい位置で振動することになる。これは、本実施の形態３におけるＭＩＳＦＥＴＱ５のボディ・ソース間電圧およびボディ・ドレイン間電圧が、前記実施の形態１と比較すると、逆バイアスが大きくなる方向へシフトし、ＭＩＳＦＥＴＱ５のボディ・ソース間接合容量およびボディ・ドレイン間接合容量が大きくなる０Ｖ付近から遠ざかることを意味する。したがって、本実施の形態３によれば、ＭＩＳＦＥＴＱ５のソース・ドレイン間容量の電圧依存性を、前記実施の形態１に比べて、さらに小さくすることができる。以上は、ＭＩＳＦＥＴＱ５について説明したが、その他のＭＩＳＦＥＴＱ１〜Ｑ４についても同様に考えることができる。この結果、本実施の形態３におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）によれば、ＭＩＳＦＥＴＱ１〜Ｑ５のソース・ドレイン間容量の電圧依存性に起因する３次高調波歪みの発生を大幅に低減することができる。
【０１８２】
次に、上述した本実施の形態３の利点を別の観点から説明する。本発明では、ＭＩＳＦＥＴのボディ領域がダイオードを介して別のＭＩＳＦＥＴのソース領域あるいはドレイン領域に接続されている構成をしている。このとき、本発明では、ＭＩＳＦＥＴのボディ領域と別のＭＩＳＦＥＴのソース領域あるいはドレイン領域との間に印加される高周波電圧、すなわち、ダイオードのアノードとカソードとの間に印加される高周波電圧が、正電圧になることができないことを利用している。つまり、このＭＩＳＦＥＴのボディ領域に、別のＭＩＳＦＥＴのソース領域あるいはドレイン領域を基準にして正電圧がかかるということは、上述したダイオードに順バイアスが印加されることを意味しており、ダイオードに順バイアスが印加されると電流が流れるが、ＭＩＳＦＥＴのボディ領域がフローティング状態となっているため、実際には電流が流れ得ない。このため、ダイオードに順バイアスが印加される状態となることはなく、したがって、ＭＩＳＦＥＴのボディ領域に、別のＭＩＳＦＥＴのソース領域あるいはドレイン領域を基準にして正電圧がかかるということはない。このことから、ＭＩＳＦＥＴのボディ領域と別のＭＩＳＦＥＴのソース領域あるいはドレイン領域との間に印加される高周波電圧（ダイオードのアノードとカソードとの間に印加される高周波電圧）が負電圧内を振動するように高周波電圧の中心がシフトする。本発明では、このメカニズムを利用して、３次高調波歪みを改善しているのである。
【０１８３】
ところが、実際のダイオードでは、所定値（ＶＦ）以下の順バイアスが印加された場合では電流が流れず、所定値（ＶＦ）よりも大きな順バイアスが印加されて初めて電流が流れるのである。したがって、ＭＩＳＦＥＴのボディ領域と別のＭＩＳＦＥＴのソース領域あるいはドレイン領域との間に印加される高周波電圧の振幅、すなわち、ダイオードのアノードとカソードとの間に印加される高周波電圧の振幅が所定値（ＶＦ）以下の場合、ＭＩＳＦＥＴのボディ領域に、別のＭＩＳＦＥＴのソース領域あるいはドレイン領域を基準にして所定値（ＶＦ）以下の正電圧がかかっても、そもそも、ダイオードには電流が流れないため、高周波電圧の中心がシフトする現象が生じない。このことは、ＭＩＳＦＥＴのボディ領域と別のＭＩＳＦＥＴのソース領域あるいはドレイン領域との間に印加される高周波電圧の振幅、すなわち、ダイオードのアノードとカソードとの間に印加される高周波電圧の振幅が所定値（ＶＦ）以下の場合においては、上述したメカニズムが発現せず、３次高調波歪みを低減することができないことを意味する。つまり、本発明の３次高調波歪みを低減できるという効果は、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するそれぞれのＭＩＳＦＥＴＱ１〜Ｑ５に印加される高周波電圧が一定以上にならないと発現しないのである。
【０１８４】
この点に関し、本実施の形態３によれば、図２３に示すように、ＭＩＳＦＥＴのボディ領域がダイオードを介して隣接するＭＩＳＦＥＴのさらに隣りにある別のＭＩＳＦＥＴのソース領域あるいはドレイン領域に接続されている。したがって、本実施の形態３によれば、ＭＩＳＦＥＴのボディ領域がダイオードを介して隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域と接続される構成（図８に示す前記実施の形態１の構成）よりも、１つのＭＩＳＦＥＴのソース領域とドレイン領域との間に印加される電圧分だけ、ダイオードのアノードとカソードとの間に印加される高周波電圧の大きさを大きくすることができる。このことから、本実施の形態３によれば、前記実施の形態１では本発明のメカニズムが発現しないような場合であっても、ダイオードのアノードとカソードとの間に印加される高周波電圧の振幅を所定値（ＶＦ）以上にすることができることになる。この結果、本実施の形態３によれば、前記実施の形態１よりも低い高周波電圧でも３次高調波歪みを低減できる効果が得られる。
【０１８５】
（実施の形態４）
本実施の形態４では、ＭＩＳＦＥＴのボディ領域と、別のＭＩＳＦＥＴのソース領域あるいはドレイン領域との間に接続されているｐｎ接合ダイオードの寄生容量を低減することにより、３次高調波歪みの発生を低減できる技術的思想について説明する。
【０１８６】
本実施の形態４におけるアンテナスイッチＡＳＷおよびＲＸスルートランジスタ群ＴＨ（ＲＸ）の回路構成は、図７および図８に示す前記実施の形態１におけるアンテナスイッチＡＳＷとＲＸスルートランジスタ群ＴＨ（ＲＸ）の回路構成と同様である。本実施の形態４において、前記実施の形態１と異なる点は、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するＭＩＳＦＥＴ（ダイオードも含む）のレイアウト構成である。
【０１８７】
以下に、本実施の形態４におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するＭＩＳＦＥＴ（ｎチャネル型ＭＩＳＦＥＴ）のレイアウト構成について説明する。図２４は、本実施の形態４におけるＭＩＳＦＥＴのレイアウト構成を示す平面図である。図２４では、ＭＩＳＦＥＴの構成をわかりやすくするため、ＭＩＳＦＥＴの上層にある配線層は省略している。
【０１８８】
図２４において、本実施の形態４におけるＭＩＳＦＥＴは、矩形形状の活性領域を有し、この活性領域にｎ＋型半導体領域ＮＲ１が形成されている。このｎ＋型半導体領域ＮＲ１は、ＭＩＳＦＥＴのソース領域あるいはドレイン領域となる領域である。そして、このｎ＋型半導体領域ＮＲ１で挟まれる複数の領域にゲート電極Ｇが形成されている。具体的に、図２４に示すように、複数のゲート電極Ｇは、ｎ＋型半導体領域ＮＲ１が形成されている活性領域上をＸ方向に所定間隔だけ離れて並ぶように配置されており、それぞれのゲート電極はＹ方向へ延在するように形成されている。図２４では隠れて見えないが、このゲート電極Ｇの直下領域にｐ型半導体領域よりなるボディ領域が形成されており、このボディ領域を挟むように、ｎ＋型半導体領域ＮＲ１からなるソース領域とドレイン領域が形成されている。
【０１８９】
Ｘ方向に並んで配置されている複数のゲート電極Ｇは一端部でゲート引き出し電極ＧＬに接続されている。すなわち、複数のゲート電極Ｇは、ゲート引き出し電極ＧＬに束ねられている。このゲート引き出し配線は、Ｘ方向に延在するように配置されている。一方、複数のゲート電極Ｇの直下に形成されている複数のボディ領域も、ゲート引き出し電極ＧＬの直下に形成されているｐ＋型半導体領域ＰＲ２に接続されている。そして、このｐ＋型半導体領域ＰＲ２は、ｐ型半導体領域ＰＲ３と接続されており、ｐ型半導体領域ＰＲ３は、ｎ＋型半導体領域ＮＲ３と接続されている。したがって、ｐ型半導体領域ＰＲ３とｎ＋型半導体領域ＮＲ３の境界領域にはｐｎ接合が形成されており、ｐｎ接合ダイオードが形成されていることになる。つまり、ｐ型半導体領域ＰＲ３は、ｐｎ接合ダイオードのアノードとして機能し、かつ、ｎ＋型半導体領域ＮＲ３は、ｐｎ接合ダイオードのカソードとして機能する。
【０１９０】
以上より、ＭＩＳＦＥＴのボディ領域は、ゲート引き出し電極ＧＬの直下に形成されているｐ＋型半導体領域ＰＲ２と接続されており、かつ、このｐ＋型半導体領域ＰＲ２は、ｐ型半導体領域ＰＲ３と接続されている。そして、このｐ型半導体領域ＰＲ３とｎ＋型半導体領域ＮＲ３によりｐｎ接合ダイオードが形成されている。そして、ｐｎ接合ダイオードのｎ＋型半導体領域ＮＲ３は、図示しない他のＭＩＳＦＥＴのソース領域あるいはドレイン領域と電気的に接続されている。したがって、ＭＩＳＦＥＴのボディ領域は、ｐｎ接合ダイオードを介して、その他のＭＩＳＦＥＴのソース領域あるいはドレイン領域と電気的に接続されていることになり、本実施の形態４における特徴的構成がレイアウト上で実現されることがわかる。このとき、ＭＩＳＦＥＴのボディ領域から隣接するその他のＭＩＳＦＥＴのソース領域あるいはドレイン領域へ向う向きが順方向となるようにｐｎ接合ダイオードが接続されている。つまり、ＭＩＳＦＥＴのボディ領域とｐｎ接合ダイオードのアノードが接続され、かつ、隣接するその他のＭＩＳＦＥＴのソース領域あるいはドレイン領域とｐｎ接合ダイオードのカソードが接続されている。このように本実施の形態４では、ＭＩＳＦＥＴのボディ領域とｐｎ接合ダイオードのアノードが共通化（一体化）されているので、本実施の形態４におけるデバイス構造の占有面積を小さくできる効果が得られる。
【０１９１】
ここで、本実施の形態４における特徴は、ｐｎ接合ダイオードを構成しているｐ型半導体領域ＰＲ３とｎ＋型半導体領域ＮＲ３の接合面積が小さくなっている点である。つまり、ゲート電極Ｇの直下に形成されているボディ領域と接続されるｐ＋型半導体領域ＰＲ２のＸ方向の幅は、矩形形状の活性領域のＸ方向の幅と同じになっている。ところが、本実施の形態４では、このｐ＋型半導体領域ＰＲ２と接続するｐ型半導体領域ＰＲ３のＸ方向の幅が、ｐ＋型半導体領域ＰＲ２のＸ方向の幅に比べて充分に小さくなっている。そして、ｐ型半導体領域ＰＲ３と接続するｎ＋型半導体領域ＮＲ３のＸ方向の幅も、ｐ型半導体領域ＰＲ３のＸ方向の幅と同じになっている。したがって、本実施の形態４によれば、ｐ型半導体領域ＰＲ３とｎ＋型半導体領域ＮＲ３から構成するｐｎ接合ダイオードのｐｎ接合面の面積を小さくすることができる。この結果、ｐｎ接合に起因した寄生容量を小さくすることができ、ｐｎ接合ダイオードが接続されたＭＩＳＦＥＴのソース領域あるいはドレイン領域の電位に与える影響を小さくできる。このため、本実施の形態４によれば、ｐｎ接合ダイオードの寄生容量（ｐｎ接合容量）に起因した高次高調波歪みの発生を抑制できる効果が得られる。なお、ｐｎ接合ダイオードと接続するｐ＋型半導体領域ＰＲ２（高濃度領域）を設けた理由は、抵抗を低減して信号遅延を抑制するためである。
【０１９２】
続いて、図２５は、図２４のＡ−Ａ線で切断した断面図である。なお、図２５では、図２４で省略しているＭＩＳＦＥＴ上の配線層も記載している。図２５に示すように、ＳＯＩ基板上にデバイス構造が形成されている。具体的に、支持基板１Ｓ上に埋め込み絶縁層ＢＯＸが形成されており、この埋め込み絶縁層ＢＯＸ上に素子分離領域ＳＴＩで区画された活性領域が形成されている。本実施の形態４では、この区画された１つの活性領域にＭＩＳＦＥＴとｐｎ接合ダイオードが形成されている。
【０１９３】
まず、活性領域には、ｎ＋型半導体領域ＮＲ１が形成されており、このｎ＋型半導体領域ＮＲ１の左側に隣接するようにｎ型半導体領域ＮＲ２が形成されている。そして、ｎ型半導体領域ＮＲ２の左側に隣接するようにｐ型半導体領域ＰＲ１が形成されており、このｐ型半導体領域ＰＲ１の左側に隣接するようにｐ＋型半導体領域ＰＲ２が形成されている。さらに、ｐ＋型半導体領域ＰＲ２の左側に隣接するようにｐ型半導体領域ＰＲ３が形成されており、このｐ型半導体領域ＰＲ３の左側に隣接するようにｎ＋型半導体領域ＮＲ３が形成されている。
【０１９４】
ｐ型半導体領域ＰＲ１上には、ゲート絶縁膜ＧＯＸを介してゲート引き出し電極ＧＬが形成されており、このゲート引き出し電極ＧＬの両側の側壁にサイドウォールＳＷが形成されている。そして、ゲート引き出し電極ＧＬ上を含む活性領域および素子分離領域ＳＴＩを覆うように窒化シリコン膜ＳＮが形成され、この窒化シリコン膜ＳＮ上に、例えば、酸化シリコン膜からなるコンタクト層間絶縁膜ＣＩＬが形成されている。
【０１９５】
さらに、コンタクト層間絶縁膜ＣＩＬおよび窒化シリコン膜ＳＮを貫通してｎ＋型半導体領域ＮＲ１に達するコンタクトホールＣＮＴが形成されており、このコンタクトホールＣＮＴ内に、例えば、チタン／窒化チタン膜からなるバリア導体膜と、タングステン膜が順次埋め込まれてプラグＰＬＧが形成されている。ｎ＋型半導体領域ＮＲ１と接続するプラグＰＬＧは、コンタクト層間絶縁膜ＣＩＬ上に形成されたソース配線ＳＷＬと接続されている。このソース配線ＳＷＬは、例えば、窒化チタン膜とアルミニウム膜と窒化シリコン膜の積層膜から形成されるが、これに限らず、例えば、ダマシン法で形成された銅配線から構成してもよい。
【０１９６】
また、コンタクト層間絶縁膜ＣＩＬおよび窒化シリコン膜ＳＮを貫通してゲート引き出し電極ＧＬに達するコンタクトホールＣＮＴが形成されており、このコンタクトホールＣＮＴ内に、例えば、チタン／窒化チタン膜からなるバリア導体膜と、タングステン膜が順次埋め込まれてプラグＰＬＧが形成されている。ゲート引き出し電極ＧＬと接続するプラグＰＬＧは、コンタクト層間絶縁膜ＣＩＬ上に形成されたゲート配線ＧＷＬと接続されている。このゲート配線ＧＷＬも、例えば、窒化チタン膜とアルミニウム膜と窒化シリコン膜の積層膜から形成されるが、これに限らず、例えば、ダマシン法で形成された銅配線から構成してもよい。
【０１９７】
また、コンタクト層間絶縁膜ＣＩＬおよび窒化シリコン膜ＳＮを貫通してｎ＋型半導体領域ＮＲ３に達するコンタクトホールＣＮＴが形成されており、このコンタクトホールＣＮＴ内に、例えば、チタン／窒化チタン膜からなるバリア導体膜と、タングステン膜が順次埋め込まれてプラグＰＬＧが形成されている。ｎ＋型半導体領域ＮＲ３と接続するプラグＰＬＧは、コンタクト層間絶縁膜ＣＩＬ上に形成されたダイオード配線ＤＩＷＬと接続されている。このダイオード配線ＤＩＷＬも、例えば、窒化チタン膜とアルミニウム膜と窒化シリコン膜の積層膜から形成されるが、これに限らず、例えば、ダマシン法で形成された銅配線から構成してもよい。
【０１９８】
（実施の形態５）
前記実施の形態１では、ＭＩＳＦＥＴのボディ領域が１つのダイオードを介して別のＭＩＳＦＥＴのソース領域あるいはドレイン領域に接続されている構成例について説明したが、本実施の形態５では、ＭＩＳＦＥＴのボディ領域が、直列接続された２つのダイオードを介して、別のＭＩＳＦＥＴのソース領域あるいはドレイン領域に接続されている構成例について説明する。
【０１９９】
図２６は、本実施の形態５におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）の回路構成を示す図である。図２６において、本実施の形態５におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）は、アンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸの間に設けられている。具体的に、本実施の形態５におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）は、アンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸとの間に直列に接続されたＭＩＳＦＥＴＱ１〜Ｑ５を有している。これらのＭＩＳＦＥＴＱ１〜Ｑ５は、例えば、ｎチャネル型ＭＩＳＦＥＴから構成されている。そして、ＭＩＳＦＥＴＱ１〜Ｑ５のそれぞれのゲート電極には、ゲート抵抗ＧＲが接続されており、ＭＩＳＦＥＴＱ１〜Ｑ５のゲート電極は、ゲート抵抗ＧＲを介して束ねられており、１つの制御端子ＶＲＸに接続されている。
【０２００】
さらに、ＭＩＳＦＥＴＱ１のボディ領域は、ＭＩＳＦＥＴＱ２のソース領域と２つのダイオード（整流素子）ＤＩ１Ａ、ＤＩ１Ｂを介して接続されており、ＭＩＳＦＥＴＱ２のボディ領域は、ＭＩＳＦＥＴＱ１のドレイン領域と２つのダイオードＤＩ２Ａ、ＤＩ２Ｂを介して接続されている。同様に、ＭＩＳＦＥＴＱ３のボディ領域は、ＭＩＳＦＥＴＱ２のドレイン領域と２つのダイオードＤＩ３Ａ、ＤＩ３Ｂを介して接続されており、ＭＩＳＦＥＴＱ４のボディ領域は、ＭＩＳＦＥＴＱ３のドレイン領域と２つのダイオードＤＩ４Ａ、ＤＩ４Ｂを介して接続されている。また、ＭＩＳＦＥＴＱ５のボディ領域は、ＭＩＳＦＥＴＱ４のドレイン領域と２つのダイオードＤＩ５Ａ、ＤＩ５Ｂを介して接続されている。
【０２０１】
ここで、ダイオードＤＩ１Ａ〜ＤＩ５Ｂは整流素子の一例であり、例えば、ｐｎ接合ダイオードから形成されている。このとき、ダイオードＤＩ１Ａ、ＤＩ１Ｂは、ＭＩＳＦＥＴＱ１のボディ領域からＭＩＳＦＥＴＱ２のソース領域へ向う向きが順方向（電流が流れる方向）となるように直列接続されている。そして、ダイオードＤＩ２Ａ、ＤＩ２Ｂは、ＭＩＳＦＥＴＱ２のボディ領域からＭＩＳＦＥＴＱ１のドレイン領域へ向う向きが順方向となるように直列接続され、ダイオードＤＩ３Ａ、ＤＩ３Ｂは、ＭＩＳＦＥＴＱ３のボディ領域からＭＩＳＦＥＴＱ２のドレイン領域へ向う向きが順方向となるように直列接続されている。同様に、ダイオードＤＩ４Ａ、ＤＩ４Ｂは、ＭＩＳＦＥＴＱ４のボディ領域からＭＩＳＦＥＴＱ３のドレイン領域へ向う向きが順方向になるように直列接続され、ダイオードＤＩ５Ａ、ＤＩ５Ｂは、ＭＩＳＦＥＴＱ５のボディ領域からＭＩＳＦＥＴＱ４のドレイン領域へ向う向きが順方向になるように直列接続されている。
【０２０２】
本実施の形態５におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）は上記のように構成されており、以下に、その利点について説明する。まず、前記実施の形態１で説明したように、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するそれぞれのＭＩＳＦＥＴＱ１〜Ｑ５に印加される高周波電圧が大きくなるに連れて、ボディ領域に印加される負電圧を深くすることができる。このため、ＭＩＳＦＥＴＱ１〜Ｑ５に印加される高周波電圧が大きくなればなるほど、ボディ領域の空乏層が増大し、最後には、ボディ領域が完全空乏化するまで、空乏層を増大させることができる。このことから、前記実施の形態１における特徴的構成によれば、それぞれのＭＩＳＦＥＴＱ１〜Ｑ５に印加される高周波電圧が大きくなればなるほど、ボディ・ドレイン間接合容量およびボディ・ソース間接合容量の電圧依存性を小さくでき、この結果、３次高調波歪みの発生を低減できる。
【０２０３】
ここで、前記実施の形態１で問題となるのが、ダイオードの耐圧である。ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するそれぞれのＭＩＳＦＥＴＱ１〜Ｑ５に印加される高周波電圧が大きくなるに連れて、ボディ領域に印加される負電圧は深くなる。このとき、ボディ領域に印加される負電圧が深くなるということは、ダイオードに印加される逆バイアス（逆方向電圧）が大きくなることを意味している。したがって、ＭＩＳＦＥＴＱ１〜Ｑ５に印加される高周波電圧があまりに大きくなると、ダイオードに印加される逆バイアスがダイオードの破壊耐圧を超えてしまうことになる。このため、前記実施の形態１で説明したように、オフしているＲＸスルートランジスタ群ＴＨ（ＲＸ）から発生する３次高調波歪みを低減する観点からは、ＭＩＳＦＥＴＱ１〜Ｑ５に印加する高周波電圧の大きさを大きくすることが望ましいが、ＭＩＳＦＥＴＱ１〜Ｑ５に印加する高周波電圧の大きさを大きくしすぎると、上述したように、ダイオードが破壊されてしまう。したがって、前記実施の形態１では、ダイオードの破壊耐圧を超えない観点から、ＭＩＳＦＥＴＱ１〜Ｑ５に印加する高周波電圧の大きさが制限される。
【０２０４】
そこで、本実施の形態５では、ＭＩＳＦＥＴのボディ領域が、直列接続された２つのダイオードを介して別のＭＩＳＦＥＴのソース領域あるいはドレイン領域に接続されている構成を採用している。これにより、例えば、図２６に示すＭＩＳＦＥＴＱ５に着目すると、ＭＩＳＦＥＴＱ５のボディ領域とＭＩＳＦＥＴＱ４のドレイン領域との間に大きな高周波電圧が印加されても、この大きな高周波電圧は、直列接続しているダイオードＤＩ５ＡおよびダイオードＤＩ５Ｂに分圧されて、それぞれのダイオードＤＩ５ＡおよびダイオードＤＩ５Ｂに印加されることになる。このため、例えば、ＭＩＳＦＥＴＱ５のボディ領域とＭＩＳＦＥＴＱ４のドレイン領域との間に、１つのダイオードの破壊耐圧を超える高周波電圧が印加されても、本実施の形態５によれば、この高周波電圧が、ダイオードＤＩ５ＡとダイオードＤＩ５Ｂに分圧されて印加されるので、ダイオードＤＩ５ＡおよびダイオードＤＩ５Ｂが破壊されることを防止できる。つまり、本実施の形態５によるＲＸスルートランジスタ群ＴＨ（ＲＸ）によれば、ダイオードを破壊することなく、ＭＩＳＦＥＴのボディ領域と別のＭＩＳＦＥＴのソース領域あるいはドレイン領域との間に、１つのダイオードの破壊耐圧を超える程度の高周波電圧までも印加することができる。この結果、本実施の形態５では、３次高調波歪みを充分に低減することができる。
【０２０５】
（実施の形態６）
前記実施の形態１〜５では、整流素子として、ｐｎ接合ダイオードを使用する例について説明したが、本実施の形態６では、整流素子として、ゲート電極をソース領域に直結したＭＩＳＦＥＴを使用する例について説明する。
【０２０６】
図２７は、本実施の形態６におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）の回路構成を示す図である。図２７において、本実施の形態６におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）は、アンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸの間に設けられている。具体的に、本実施の形態６におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）は、アンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸとの間に直列に接続されたＭＩＳＦＥＴＱ１〜Ｑ５を有している。これらのＭＩＳＦＥＴＱ１〜Ｑ５は、例えば、ｎチャネル型ＭＩＳＦＥＴから構成されている。そして、ＭＩＳＦＥＴＱ１〜Ｑ５のそれぞれのゲート電極には、ゲート抵抗ＧＲが接続されており、ＭＩＳＦＥＴＱ１〜Ｑ５のゲート電極は、ゲート抵抗ＧＲを介して束ねられており、１つの制御端子ＶＲＸに接続されている。
【０２０７】
さらに、ＭＩＳＦＥＴＱ１のボディ領域は、ＭＩＳＦＥＴＱ２のソース領域と整流素子用ＭＩＳＦＥＴＱＤ１を介して接続されており、ＭＩＳＦＥＴＱ２のボディ領域は、ＭＩＳＦＥＴＱ１のドレイン領域と整流素子用ＭＩＳＦＥＴＱＤ２を介して接続されている。同様に、ＭＩＳＦＥＴＱ３のボディ領域は、ＭＩＳＦＥＴＱ２のドレイン領域と整流素子用ＭＩＳＦＥＴＱＤ３を介して接続されており、ＭＩＳＦＥＴＱ４のボディ領域は、ＭＩＳＦＥＴＱ３のドレイン領域と整流素子ＱＤ４を介して接続されている。また、ＭＩＳＦＥＴＱ５のボディ領域は、ＭＩＳＦＥＴＱ４のドレイン領域と整流素子用ＭＩＳＦＥＴＱＤ５を介して接続されている。
【０２０８】
ここで、整流素子用ＭＩＳＦＥＴＱＤ１〜ＱＤ５は整流素子としての機能を有している。具体的に、整流素子用ＭＩＳＦＥＴＱＤ５に着目する。このとき、整流素子用ＭＩＳＦＥＴＱＤ５において、ＭＩＳＦＥＴＱ５のボディ領域と接続されている領域を整流素子用ＭＩＳＦＥＴＱＤ５のソース領域と定義し、ＭＩＳＦＥＴＱ４のドレイン領域と接続されている領域を整流素子用ＭＩＳＦＥＴＱＤ５のドレイン領域と定義する。すると、整流素子用ＭＩＳＦＥＴＱＤ５は、ソース領域とゲート電極が直結している構成をしていることになる。
【０２０９】
このように構成されている整流素子用ＭＩＳＦＥＴＱＤ５において、ソース領域に正電圧を印加し、ドレイン領域に負電圧を印加すると、ソース領域とゲート電極が電気的に接続されていることから、ゲート電極にも正電圧が印加されることになる。この結果、整流素子用ＭＩＳＦＥＴＱＤ５はオンして、ソース領域からドレイン領域に向って電流が流れることになる。一方、ソース領域に負電圧を印加し、ドレイン領域に正電圧を印加すると、ソース領域とゲート電極が電気的に接続されていることから、ゲート電極にも負電圧が印加されることになる。この結果、整流素子用ＭＩＳＦＥＴＱＤ５はオフして、ソース領域とドレイン領域との間に電流は流れない。ここでは、整流素子用ＭＩＳＦＥＴＱＤ５について説明したが、その他の整流素子用ＭＩＳＦＥＴＱＤ１〜ＱＤ４についても同様である。したがって、整流素子用ＭＩＳＦＥＴＱＤ１〜ＱＤ５は、ダイオードと同様に整流機能を有していることがわかり、ダイオードに代えて、整流素子用ＭＩＳＦＥＴＱＤ１〜ＱＤ５を使用できることがわかる。
【０２１０】
整流素子用ＭＩＳＦＥＴＱＤ１は、ＭＩＳＦＥＴＱ１のボディ領域からＭＩＳＦＥＴＱ２のソース領域へ向う向きが順方向（電流が流れる方向）となるように直列接続されている。そして、整流素子用ＭＩＳＦＥＴＱＤ２は、ＭＩＳＦＥＴＱ２のボディ領域からＭＩＳＦＥＴＱ１のドレイン領域へ向う向きが順方向となるように直列接続され、整流素子用ＭＩＳＦＥＴＱＤ３は、ＭＩＳＦＥＴＱ３のボディ領域からＭＩＳＦＥＴＱ２のドレイン領域へ向う向きが順方向となるように直列接続されている。同様に、整流素子用ＭＩＳＦＥＴＱＤ４は、ＭＩＳＦＥＴＱ４のボディ領域からＭＩＳＦＥＴＱ３のドレイン領域へ向う向きが順方向になるように直列接続され、整流素子用ＭＩＳＦＥＴＱＤ５は、ＭＩＳＦＥＴＱ５のボディ領域からＭＩＳＦＥＴＱ４のドレイン領域へ向う向きが順方向になるように直列接続されている。
【０２１１】
次に、本実施の形態６におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するＭＩＳＦＥＴ（ｎチャネル型ＭＩＳＦＥＴ）および整流素子用ＭＩＳＦＥＴのレイアウト構成について説明する。図２８は、本実施の形態６におけるＭＩＳＦＥＴおよび整流素子用ＭＩＳＦＥＴのレイアウト構成を示す平面図である。図２８では、ＭＩＳＦＥＴおよび整流素子用ＭＩＳＦＥＴの構成をわかりやすくするため、ＭＩＳＦＥＴおよび整流素子用ＭＩＳＦＥＴの上層にある配線層は省略している。
【０２１２】
図２８において、本実施の形態６におけるＭＩＳＦＥＴは、矩形形状の活性領域を有し、この活性領域にｎ＋型半導体領域ＮＲ１が形成されている。このｎ＋型半導体領域ＮＲ１は、ＭＩＳＦＥＴのソース領域あるいはドレイン領域となる領域である。そして、このｎ＋型半導体領域ＮＲ１で挟まれる複数の領域にゲート電極Ｇが形成されている。具体的に、図２８に示すように、複数のゲート電極Ｇは、ｎ＋型半導体領域ＮＲ１が形成されている活性領域上をＸ方向に所定間隔だけ離れて並ぶように配置されており、それぞれのゲート電極はＹ方向へ延在するように形成されている。図２８では隠れて見えないが、このゲート電極Ｇの直下領域にｐ型半導体領域よりなるボディ領域が形成されており、このボディ領域を挟むように、ｎ＋型半導体領域ＮＲ１からなるソース領域とドレイン領域が形成されている。
【０２１３】
Ｘ方向に並んで配置されている複数のゲート電極Ｇは一端部でゲート引き出し電極ＧＬに接続されている。すなわち、複数のゲート電極Ｇは、ゲート引き出し電極ＧＬに束ねられている。このゲート引き出し配線は、Ｘ方向に延在するように配置されている。一方、複数のゲート電極Ｇの直下に形成されている複数のボディ領域も、ゲート引き出し電極ＧＬの直下に形成されているｐ＋型半導体領域ＰＲ２に接続されている。そして、このｐ＋型半導体領域ＰＲ２は、整流素子用ＭＩＳＦＥＴと接続されている。
【０２１４】
以下に、整流素子用ＭＩＳＦＥＴのレイアウト構成について説明する。まず、ｐ＋型半導体領域ＰＲ２と接続するようにｎ＋型半導体領域ＮＲ３が形成されている。このｎ＋型半導体領域ＮＲ３は、整流素子用ＭＩＳＦＥＴのソース領域となる領域である。そして、ｎ＋型半導体領域ＮＲ３と離間してｎ＋型半導体領域ＮＲ６が設けられている。このｎ＋型半導体領域ＮＲ６は、整流素子用ＭＩＳＦＥＴのドレイン領域となる領域である。そして、ｎ＋型半導体領域ＮＲ３とｎ＋型半導体領域ＮＲ６との間に図示しないチャネル領域が形成されており、このチャネル領域上に整流素子用ＭＩＳＦＥＴのゲート電極ＧＥが形成されている。このゲート電極ＧＥは、Ｘ方向へ延在している。
【０２１５】
続いて、図２９は、図２８のＡ−Ａ線で切断した断面図である。なお、図２９では、図２８で省略しているＭＩＳＦＥＴ上および整流素子用ＭＩＳＦＥＴ上の配線層も記載している。図２９に示すように、ＳＯＩ基板上にデバイス構造が形成されている。具体的に、支持基板１Ｓ上に埋め込み絶縁層ＢＯＸが形成されており、この埋め込み絶縁層ＢＯＸ上に素子分離領域ＳＴＩで区画された活性領域が形成されている。本実施の形態６では、この区画された１つの活性領域にＭＩＳＦＥＴと整流素子用ＭＩＳＦＥＴが形成されている。
【０２１６】
まず、活性領域には、ｎ＋型半導体領域ＮＲ１が形成されており、このｎ＋型半導体領域ＮＲ１の左側に隣接するようにｎ型半導体領域ＮＲ２が形成されている。そして、ｎ型半導体領域ＮＲ２の左側に隣接するようにｐ型半導体領域ＰＲ１が形成されており、このｐ型半導体領域ＰＲ１の左側に隣接するようにｐ＋型半導体領域ＰＲ２が形成されている。さらに、ｐ＋型半導体領域ＰＲ２の左側に隣接するようにｎ＋型半導体領域ＮＲ３が形成されており、このｎ＋型半導体領域ＮＲ３の左側に隣接するようにｎ型半導体領域ＮＲ４が形成されている。続いて、ｎ型半導体領域ＮＲ４の左側に隣接するようにｐ型半導体領域ＰＲ３が形成されており、このｐ型半導体領域ＰＲ３の左側に隣接するようにｎ型半導体領域ＮＲ５が形成されている。そして、ｎ型半導体領域ＮＲ５の左側に隣接するようにｎ＋型半導体領域ＮＲ６が形成されている。
【０２１７】
ｐ型半導体領域ＰＲ１上には、ゲート絶縁膜ＧＯＸ１を介してゲート引き出し電極ＧＬが形成されており、このゲート引き出し電極ＧＬの両側の側壁にサイドウォールＳＷが形成されている。一方、ｐ型半導体領域ＰＲ３上には、ゲート絶縁膜ＧＯＸ２を介してゲート電極ＧＥが形成されており、このゲート電極ＧＥの両側の側壁にサイドウォールＳＷが形成されている。そして、ゲート引き出し電極ＧＬ上およびゲート電極ＧＥ上を含む活性領域および素子分離領域ＳＴＩを覆うように窒化シリコン膜ＳＮが形成され、この窒化シリコン膜ＳＮ上に、例えば、酸化シリコン膜からなるコンタクト層間絶縁膜ＣＩＬが形成されている。
【０２１８】
さらに、コンタクト層間絶縁膜ＣＩＬおよび窒化シリコン膜ＳＮを貫通してｎ＋型半導体領域ＮＲ１に達するコンタクトホールＣＮＴが形成されており、このコンタクトホールＣＮＴ内に、例えば、チタン／窒化チタン膜からなるバリア導体膜と、タングステン膜が順次埋め込まれてプラグＰＬＧが形成されている。ｎ＋型半導体領域ＮＲ１と接続するプラグＰＬＧは、コンタクト層間絶縁膜ＣＩＬ上に形成されたソース配線ＳＷＬと接続されている。このソース配線ＳＷＬは、例えば、窒化チタン膜とアルミニウム膜と窒化シリコン膜の積層膜から形成されるが、これに限らず、例えば、ダマシン法で形成された銅配線から構成してもよい。
【０２１９】
また、コンタクト層間絶縁膜ＣＩＬおよび窒化シリコン膜ＳＮを貫通してゲート引き出し電極ＧＬに達するコンタクトホールＣＮＴが形成されており、このコンタクトホールＣＮＴ内に、例えば、チタン／窒化チタン膜からなるバリア導体膜と、タングステン膜が順次埋め込まれてプラグＰＬＧが形成されている。ゲート引き出し電極ＧＬと接続するプラグＰＬＧは、コンタクト層間絶縁膜ＣＩＬ上に形成されたゲート配線ＧＷＬと接続されている。このゲート配線ＧＷＬも、例えば、窒化チタン膜とアルミニウム膜と窒化シリコン膜の積層膜から形成されるが、これに限らず、例えば、ダマシン法で形成された銅配線から構成してもよい。
【０２２０】
そして、コンタクト層間絶縁膜ＣＩＬおよび窒化シリコン膜ＳＮを貫通してｐ＋型半導体領域ＰＲ２やｎ＋型半導体領域ＮＲ３に達するコンタクトホールＣＮＴが形成されており、このコンタクトホールＣＮＴ内に、例えば、チタン／窒化チタン膜からなるバリア導体膜と、タングステン膜が順次埋め込まれてプラグＰＬＧが形成されている。さらに、コンタクト層間絶縁膜ＣＩＬおよび窒化シリコン膜ＳＮを貫通してゲート電極ＧＥに達するコンタクトホールＣＮＴが形成されており、このコンタクトホールＣＮＴ内に、例えば、チタン／窒化チタン膜からなるバリア導体膜と、タングステン膜が順次埋め込まれてプラグＰＬＧが形成されている。これらのプラグＰＬＧを接続するように配線Ｌ１が形成されている。つまり、配線Ｌ１により、ｐ＋型半導体領域ＰＲ２とｎ＋型半導体領域ＮＲ３とゲート電極ＧＥが電気的に接続される。したがって、配線Ｌ１により、ＭＩＳＦＥＴのボディ領域（ｐ型半導体領域ＰＲ２）と整流素子用ＭＩＳＦＥＴが接続され、かつ、整流素子用ＭＩＳＦＥＴのソース領域（ｎ＋型半導体領域ＮＲ３）と整流素子用ＭＩＳＦＥＴのゲート電極ＧＥが接続される。この配線Ｌ１も、例えば、窒化チタン膜とアルミニウム膜と窒化シリコン膜の積層膜から形成されるが、これに限らず、例えば、ダマシン法で形成された銅配線から構成してもよい。
【０２２１】
また、コンタクト層間絶縁膜ＣＩＬおよび窒化シリコン膜ＳＮを貫通してｎ＋型半導体領域ＮＲ６に達するコンタクトホールＣＮＴが形成されており、このコンタクトホールＣＮＴ内に、例えば、チタン／窒化チタン膜からなるバリア導体膜と、タングステン膜が順次埋め込まれてプラグＰＬＧが形成されている。ｎ＋型半導体領域ＮＲ６と接続するプラグＰＬＧは、コンタクト層間絶縁膜ＣＩＬ上に形成されたダイオード配線ＤＩＷＬと接続されている。このダイオード配線ＤＩＷＬも、例えば、窒化チタン膜とアルミニウム膜と窒化シリコン膜の積層膜から形成されるが、これに限らず、例えば、ダマシン法で形成された銅配線から構成してもよい。
【０２２２】
次に、図３０は、図２８に示すＭＩＳＦＥＴの平面構造に配線層を加えた平面図である。図３０に示すように、Ｘ方向に並んで配置されているゲート電極Ｇは、それぞれのゲート電極Ｇの一端部でゲート引き出し電極ＧＬと接続されており、このゲート引き出し電極ＧＬ上にゲート配線ＧＷＬが配置されている。このゲート引き出し電極ＧＬとゲート配線ＧＷＬは電気的に接続されており、両方とも、Ｘ方向へ延在している。
【０２２３】
そして、ゲート配線ＧＷＬと並ぶように配線Ｌ１が形成されており、この配線Ｌ１はＸ方向へ延在している。配線Ｌ１は、図２８に示すｐ＋型半導体領域ＰＲ２とｎ＋型半導体領域ＮＲ３およびゲート電極ＧＥと電気的に接続されている。このゲート電極は、配線Ｌ１と並ぶように配置されており、このゲート電極ＧＥもＸ方向へ延在している。また、ゲート電極ＧＥと並ぶようにダイオード配線ＤＩＷＬが配置されており、このダイオード配線ＤＩＷＬもＸ方向へ延在している。ダイオード配線ＤＩＷＬは、図２８に示すｎ＋型半導体領域ＮＲ６と電気的に接続されている。
【０２２４】
さらに、図２８に示すｎ＋型半導体領域ＮＲ１から構成されるＭＩＳＦＥＴのソース領域は、Ｘ方向へ延在するソース配線ＳＷＬと電気的に接続されており、図２８に示すｎ＋型半導体領域ＮＲ１から構成されるＭＩＳＦＥＴのドレイン領域は、Ｘ方向へ延在するドレイン配線ＤＷＬと電気的に接続されている。
【０２２５】
このように構成された本実施の形態６におけるＲＸスルートランジスタ群ＴＨ（ＲＸ）の特徴は、互いに直列に接続されたＭＩＳＦＥＴＱ１〜Ｑ５において、それぞれのＭＩＳＦＥＴのボディ領域と、隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域とを、それぞれ、整流素子用ＭＩＳＦＥＴを介して接続する点にある。そして、特に、ｎチャネル型ＭＩＳＦＥＴの場合、ＭＩＳＦＥＴのボディ領域から、隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域へ向う向きが順方向となるように整流素子用ＭＩＳＦＥＴを接続する点にある。これにより、前記実施の形態１〜５と同様に、オフしているＲＸスルートランジスタ群ＴＨ（ＲＸ）から発生する３次高調波歪みを低減することができる。
【０２２６】
さらに、本実施の形態６の利点について説明する。前記実施の形態３で説明したように、実際のダイオードでは、所定値（ＶＦ）以下の順バイアスが印加された場合では電流が流れず、所定値（ＶＦ）よりも大きな順バイアスが印加されて初めて電流が流れる。したがって、ＭＩＳＦＥＴのボディ領域と別のＭＩＳＦＥＴのソース領域あるいはドレイン領域との間に印加される高周波電圧の振幅、すなわち、ダイオードのアノードとカソードとの間に印加される高周波電圧の振幅が所定値（ＶＦ）以下の場合、ＭＩＳＦＥＴのボディ領域に、別のＭＩＳＦＥＴのソース領域あるいはドレイン領域を基準にして所定値（ＶＦ）以下の正電圧がかかっても、そもそも、ダイオードには電流が流れないため、高周波電圧の中心がシフトする現象が生じない。このことは、ＭＩＳＦＥＴのボディ領域と別のＭＩＳＦＥＴのソース領域あるいはドレイン領域との間に印加される高周波電圧の振幅、すなわち、ダイオードのアノードとカソードとの間に印加される高周波電圧の振幅が所定値（ＶＦ）以下の場合においては、上述したメカニズムが発現せず、３次高調波歪みを低減することができないことを意味する。つまり、本発明の３次高調波歪みを低減できるという効果は、ｐｎ接合ダイオードを使用する場合、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するそれぞれのＭＩＳＦＥＴＱ１〜Ｑ５に印加される高周波電圧が一定以上にならないと発現しないのである。
【０２２７】
これに対し、本実施の形態６では、ｐｎ接合ダイオードに代えて整流素子用ＭＩＳＦＥＴを使用している。この整流素子用ＭＩＳＦＥＴは、しきい値電圧を調整することにより、オン／オフを制御することができる。例えば、整流素子用ＭＩＳＦＥＴのチャネル領域の濃度を調整することにより、整流素子用ＭＩＳＦＥＴのしきい値電圧を０Ｖに調整することができる。このことは、整流素子用ＭＩＳＦＥＴをダイオードとして見た場合、整流素子用ＭＩＳＦＥＴが、所定値（ＶＦ）が０Ｖの理想的なダイオードとなることを意味する。つまり、本実施の形態６のように、ｐｎ接合ダイオードではなく、整流素子用ＭＩＳＦＥＴを使用する場合、整流素子用ＭＩＳＦＥＴによって、わずかな順バイアスが印加される場合であっても電流が流れる特性を有する整流素子を実現することができるのである。したがって、ＭＩＳＦＥＴのボディ領域と別のＭＩＳＦＥＴのソース領域あるいはドレイン領域との間に印加される高周波電圧がわずかでも正電圧になれば、高周波電圧の中心が負電圧側にシフトする現象が生じる。この結果、本発明のメカニズムが発現し、３次高調波歪みを低減することができるのである。すなわち、本実施の形態６のように、ｐｎ接合ダイオードの代わりに整流素子用ＭＩＳＦＥＴを使用することにより、ＲＸスルートランジスタ群ＴＨ（ＲＸ）を構成するそれぞれのＭＩＳＦＥＴＱ１〜Ｑ５に印加される高周波電圧は低くても３次高調波歪みを低減できる効果が得られる。
【０２２８】
なお、本実施の形態６でも、前記実施の形態５と同様の思想を適用して、ＭＩＳＦＥＴのボディ領域を、直列接続された２つの整流素子用ＭＩＳＦＥＴを介して、別のＭＩＳＦＥＴのソース領域あるいはドレイン領域に接続するように構成してもよい。
【０２２９】
（実施の形態７）
前記実施の形態１では、１つの送信経路と１つの受信経路を有するＳＰＤＴ（Single Pole Double Throw）型のアンテナスイッチＡＳＷに本願発明の技術的思想を適用する例について説明したが、本実施の形態７では、２つの送信経路と３つの受信経路を有するＳＰ５Ｔ（Single Pole 5 Throw）型のアンテナスイッチに本願発明を適用する例について説明する。なお、本実施の形態７では、ＳＰ５Ｔ型のアンテナスイッチを例に挙げて説明するが、本願発明の技術的思想は、これに限らず、ＳＰｎＴ型のアンテナスイッチに幅広く適用することができる。
【０２３０】
近年、携帯電話機では音声通話機能だけでなく様々なアプリケーション機能が追加されている。すなわち、携帯電話機を用いた配信音楽の視聴、動画伝送、データ転送などの音声通話機能以外の機能が携帯電話機に追加されている。このような携帯電話機の多機能化に伴い、世界各国での周波数帯や変調方式が多数存在することになっている。したがって、携帯電話機では、複数の異なる周波数帯や異なる変調方式に対応した送受信信号に対応するものが存在する。
【０２３１】
図３１は、例えば、デュアルバンドの信号を送受信する携帯電話機１の構成を示すブロック図である。図３１に示す携帯電話機１の構成は、図１に示す携帯電話機１の基本構成とほぼ同様である。異なる点は、複数の異なる周波数帯の信号を送受信するために、それぞれの周波数帯の信号に対応し電力増幅器と低雑音増幅器が設けられている点である。例えば、複数の異なる周波数帯の信号として第１周波数帯の信号と第２周波数帯の信号がある。第１周波数帯の信号としては、ＧＳＭ（Global System for Mobile Communication）方式を利用した信号が挙げられ、周波数帯としては、ＧＳＭ低周波帯域の８２４ＭＨｚ〜９１５ＭＨｚを使用している信号である。一方、第２周波数帯の信号としては、ＧＳＭ（Global System for Mobile Communication）方式を利用した信号が挙げられ、周波数帯としては、ＧＳＭ高周波帯域の１７１０ＭＨｚ〜１９１０ＭＨｚを使用している信号である。
【０２３２】
図３１に示す携帯電話機１において、インターフェース部ＩＦＵ、ベースバンド部ＢＢＵ、ＲＦ集積回路部ＲＦＩＣおよび制御部ＣＵは、第１周波数帯の信号と第２周波数帯の信号とを信号処理できるように構成されている。そして、第１周波数帯の送信信号に対応して電力増幅器ＨＰＡ１が設けられており、第２周波数帯の送信信号に対応して電力増幅器ＨＰＡ２が設けられている。さらに、複数の異なる周波数帯の受信信号に対応して、それぞれ低雑音増幅器ＬＮＡ１〜ＬＮＡ３が設けられている。すなわち、図３１に示すデュアルバンド方式の携帯電話機１では、異なる複数の周波数帯の信号に対応して２つの送信経路と３つの受信経路が存在する。
【０２３３】
したがって、アンテナスイッチＡＳＷ２では切り替え端子が５つ存在することになる。つまり、第１周波数帯の送信信号に対応して送信端子ＴＸ１が設けられており、第２周波数帯の送信信号に対応して送信端子ＴＸ２が設けられている。そして、複数の異なる周波数帯の受信信号に対応して受信端子ＲＸ１〜ＲＸ３が設けられている。このようにアンテナスイッチＡＳＷ２には５つの切り替え端子が存在するが、これらの端子の切り替えは制御部ＣＵによって制御される。
【０２３４】
例えば、図１に示すＳＰＤＴ型のアンテナスイッチＡＳＷは、１つの送信経路と１つの受信経路と有しているが、このＳＰＤＴ型のアンテナスイッチＡＳＷにおいて送信信号を送信する場合、送信経路に設けられているＴＸスルートランジスタＴＨ（ＴＸ）をオンするとともに、受信経路に設けられているＲＸスルートランジスタＴＨ（ＲＸ）をオフする。すなわち、送信信号を送信する場合、送信経路を導通させるとともに、受信経路を非導通とする。このとき、３次高調波歪みはオフしているトランジスタが主要な発生源となるので、非導通となっている受信経路のＲＸスルートランジスタＴＨ（ＲＸ）から主に３次高調波歪みが発生する。
【０２３５】
一方、図３１に示すＳＰ５Ｔ型のアンテナスイッチＡＳＷ２は、２つの送信経路と３つの受信経路を有している。このため、１つの送信経路から送信信号を送信する場合、もう１つの送信経路と３つの受信経路が非導通となる。つまり、ＳＰ５Ｔ型のアンテナスイッチＡＳＷ２では、１つの送信経路から送信信号を送信する際、他の４つの経路（もう１つの送信経路と３つの受信経路）に設けられているトランジスタはオフしていることになる。このことは、ＳＰＤＴ型のアンテナスイッチＡＳＷでは非導通の経路が１つであるのに対し、ＳＰ５Ｔ型のアンテナスイッチＡＳＷ２では、非導通の経路が４つ存在することを意味する。したがって、ＳＰＤＴ型のアンテナスイッチＡＳＷでは、３次高調波歪みの主要な発生源が１つの非導通経路に設けられているオフ状態のトランジスタであるのに対し、ＳＰ５Ｔ型のアンテナスイッチＡＳＷ２では、３次高調波歪みの主要な発生源が４つの非導通経路に設けられているオフ状態のトランジスタとなる。このため、ＳＰ５Ｔ型のアンテナスイッチＡＳＷ２では、ＳＰＤＴ型のアンテナスイッチＡＳＷよりもより多くの３次高調波歪みが発生すると考えられる。以上のことから、ＳＰ５Ｔ型のアンテナスイッチＡＳＷ２では、３次高調波歪みを低減する必要性が高く、本願発明の技術的思想をＳＰ５Ｔ型のアンテナスイッチＡＳＷ２に適用することが有用であると考えられる。
【０２３６】
以下に、本願発明における技術的思想をＳＰ５Ｔ型のアンテナスイッチＡＳＷ２に適用する例について説明する。図３２は、本実施の形態７におけるアンテナスイッチＡＳＷ２の回路構成を示す図である。図３２に示すように、本実施の形態７におけるアンテナスイッチＡＳＷ２は、アンテナ端子ＡＮＴ（ＯＵＴ）と、２つの送信端子ＴＸ１、ＴＸ２と、３つの受信端子ＲＸ１〜ＲＸ３を有している。
【０２３７】
まず、アンテナ端子ＡＮＴ（ＯＵＴ）と送信端子ＴＸ１の間にＴＸスルートランジスタ群ＴＨ（ＴＸ１）が設けられ、送信端子ＴＸ１とＧＮＤ端子ＧＮＤ１との間にＴＸシャントトランジスタ群ＳＨ（ＴＸ１）が設けられている。また、アンテナ端子ＡＮＴ（ＯＵＴ）と送信端子ＴＸ２の間にＴＸスルートランジスタ群ＴＨ（ＴＸ２）が設けられ、送信端子ＴＸ２とＧＮＤ端子ＧＮＤ２との間にＴＸシャントトランジスタ群ＳＨ（ＴＸ２）が設けられている。
【０２３８】
一方、アンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸ１の間にＲＸスルートランジスタ群ＴＨ（ＲＸ１）が設けられ、受信端子ＲＸ１とＧＮＤ端子ＧＮＤ３との間にＲＸシャントトランジスタ群ＳＨ（ＲＸ１）が設けられている。同様に、アンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸ２の間にＲＸスルートランジスタ群ＴＨ（ＲＸ２）が設けられ、受信端子ＲＸ２とＧＮＤ端子ＧＮＤ４との間にＲＸシャントトランジスタ群ＳＨ（ＲＸ２）が設けられている。また、アンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸ３の間にＲＸスルートランジスタ群ＴＨ（ＲＸ３）が設けられ、受信端子ＲＸ３とＧＮＤ端子ＧＮＤ５との間にＲＸシャントトランジスタ群ＳＨ（ＲＸ３）が設けられている。
【０２３９】
そして、図３２の斜線領域で示すＴＸスルートランジスタ群ＴＨ（ＴＸ１）、ＴＨ（ＴＸ２）、および、ＲＸスルートランジスタ群ＴＨ（ＲＸ１）〜ＴＨ（ＲＸ３）は、例えば、前記実施の形態１〜６で説明した特徴的構成が採られている。したがって、送信端子ＴＸ１から第１送信信号を送信する場合と、送信端子ＴＸ２から第２送信信号を送信する場合のいずれにおいても、オフしているスルートランジスタから発生する３次高調波歪みを低減することができる。
【０２４０】
（実施の形態８）
本実施の形態８では、２つの送信経路と３つの受信経路を有するＳＰ５Ｔ（Single Pole 5 Throw）型のアンテナスイッチにおいて、スルートランジスタ群だけでなく、シャントトランジスタ群にも本発明の技術的思想を適用する例について説明する。
【０２４１】
図３３は、本実施の形態８におけるアンテナスイッチＡＳＷ２の回路構成を示す図である。図３３に示すように、本実施の形態８におけるアンテナスイッチＡＳＷ２は、アンテナ端子ＡＮＴ（ＯＵＴ）と、２つの送信端子ＴＸ１、ＴＸ２と、３つの受信端子ＲＸ１〜ＲＸ３を有している。
【０２４２】
まず、アンテナ端子ＡＮＴ（ＯＵＴ）と送信端子ＴＸ１の間にＴＸスルートランジスタ群ＴＨ（ＴＸ１）が設けられ、送信端子ＴＸ１とＧＮＤ端子ＧＮＤ１との間にＴＸシャントトランジスタ群ＳＨ（ＴＸ１）が設けられている。また、アンテナ端子ＡＮＴ（ＯＵＴ）と送信端子ＴＸ２の間にＴＸスルートランジスタ群ＴＨ（ＴＸ２）が設けられ、送信端子ＴＸ２とＧＮＤ端子ＧＮＤ２との間にＴＸシャントトランジスタ群ＳＨ（ＴＸ２）が設けられている。
【０２４３】
一方、アンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸ１の間にＲＸスルートランジスタ群ＴＨ（ＲＸ１）が設けられ、受信端子ＲＸ１とＧＮＤ端子ＧＮＤ３との間にＲＸシャントトランジスタ群ＳＨ（ＲＸ１）が設けられている。同様に、アンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸ２の間にＲＸスルートランジスタ群ＴＨ（ＲＸ２）が設けられ、受信端子ＲＸ２とＧＮＤ端子ＧＮＤ４との間にＲＸシャントトランジスタ群ＳＨ（ＲＸ２）が設けられている。また、アンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸ３の間にＲＸスルートランジスタ群ＴＨ（ＲＸ３）が設けられ、受信端子ＲＸ３とＧＮＤ端子ＧＮＤ５との間にＲＸシャントトランジスタ群ＳＨ（ＲＸ３）が設けられている。
【０２４４】
そして、図３３の斜線領域で示すように、ＴＸスルートランジスタ群ＴＨ（ＴＸ１）、ＴＨ（ＴＸ２）、ＲＸスルートランジスタ群ＴＨ（ＲＸ１）〜ＴＨ（ＲＸ３）、ＴＸシャントトランジスタ群ＳＨ（ＴＸ１）、ＳＨ（ＴＸ２）およびＲＸシャントトランジスタ群ＳＨ（ＲＸ１）〜ＳＨ（ＲＸ３）は、例えば、前記実施の形態１〜６で説明した特徴的構成が採られている。したがって、送信端子ＴＸ１から第１送信信号を送信する場合と、送信端子ＴＸ２から第２送信信号を送信する場合のいずれにおいても、オフしているスルートランジスタから発生する３次高調波歪みを低減することができる。さらに、本実施の形態８では、アンテナスイッチＡＳＷ２を構成するすべての構成要素に本発明の特徴的構成が採用されているため、アンテナスイッチＡＳＷ２の耐圧を向上させることもできる。この結果、アンテナスイッチＡＳＷ２から送信する電力を大きくすることができる効果も得られる。
【０２４５】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０２４６】
前記実施の形態では、アンテナスイッチを構成するＭＩＳＦＥＴとして、ｎチャネル型ＭＩＳＦＥＴを使用する例について説明したが、本発明の技術的思想の適用範囲はこれに限らず、例えば、アンテナスイッチを構成するＭＩＳＦＥＴがｐチャネル型ＭＩＳＦＥＴの場合にも適用することができる。この場合、ｐチャネル型ＭＩＳＦＥＴのボディ領域と、別のｐチャネル型ＭＩＳＦＥＴのソース領域あるいはドレイン領域との間に介在するダイオードは、ｐチャネル型ＭＩＳＦＥＴのボディ領域から別のｐチャネル型ＭＩＳＦＥＴのソース領域あるいはドレイン領域へ向う方向が逆方向となるように接続する。これにより、アンテナスイッチを複数のｐチャネル型ＭＩＳＦＥＴから構成する場合も、３次高調波歪みを低減することができる。
【産業上の利用可能性】
【０２４７】
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
【符号の説明】
【０２４８】
１ 携帯電話機
１Ｓ 支持基板
ＡＬ 蓄積層
ＡＮＴ アンテナ
ＡＮＴ（ＯＵＴ）アンテナ端子
ＡＳＷ アンテナスイッチ
ＡＳＷ２ アンテナスイッチ
ＢＢＵ ベースバンド部
ＢＤ ボディ領域
ＢＯＸ 埋め込み絶縁層
ＣＩＬ コンタクト層間絶縁膜
ＣＮＴ コンタクトホール
ＣＳ コバルトシリサイド膜
ＣＵ 制御部
Ｄ ドレイン領域
ＤＩ１ ダイオード
ＤＩ１Ａ ダイオード
ＤＩ１Ｂ ダイオード
ＤＩ２ ダイオード
ＤＩ２Ａ ダイオード
ＤＩ２Ｂ ダイオード
ＤＩ３ ダイオード
ＤＩ３Ａ ダイオード
ＤＩ３Ｂ ダイオード
ＤＩ４ ダイオード
ＤＩ４Ａ ダイオード
ＤＩ４Ｂ ダイオード
ＤＩ５ ダイオード
ＤＩ５Ａ ダイオード
ＤＩ５Ｂ ダイオード
ＤＩＷＬ ダイオード配線
ＤＩＷＬ１ ダイオード配線
ＤＩＷＬ２ ダイオード配線
ＤＩＷＬ３ ダイオード配線
ＤＩＷＬ４ ダイオード配線
ＤＩＷＬ５ ダイオード配線
ＤＰＬ 空乏層
ＤＷＬ ドレイン配線
ＤＷＬ１ ドレイン配線
ＤＷＬ２ ドレイン配線
ＤＷＬ３ ドレイン配線
ＤＷＬ４ ドレイン配線
ＤＷＬ５ ドレイン配線
ＥＸ１ｄ 低濃度不純物拡散領域
ＥＸ１ｓ 低濃度不純物拡散領域
Ｇ ゲート電極
ＧＥ ゲート電極
ＧＬ ゲート引き出し電極
ＧＬ１ ゲート引き出し電極
ＧＬ２ ゲート引き出し電極
ＧＬ３ ゲート引き出し電極
ＧＬ４ ゲート引き出し電極
ＧＬ５ ゲート引き出し電極
ＧＮＤ１ ＧＮＤ端子
ＧＮＤ２ ＧＮＤ端子
ＧＮＤ３ ＧＮＤ端子
ＧＮＤ４ ＧＮＤ端子
ＧＮＤ５ ＧＮＤ端子
ＧＯＸ ゲート絶縁膜
ＧＯＸ１ ゲート絶縁膜
ＧＯＸ２ ゲート絶縁膜
ＧＲ ゲート抵抗
ＧＷＬ ゲート配線
ＨＰＡ 電力増幅器
ＨＰＡ１ 電力増幅器
ＨＰＡ２ 電力増幅器
ＩＦＵ インターフェース部
ＬＮＡ 低雑音増幅器
ＬＮＡ１ 低雑音増幅器
ＬＮＡ２ 低雑音増幅器
ＬＮＡ３ 低雑音増幅器
Ｌ１ 配線
ＮＲ１ ｎ＋型半導体領域
ＮＲ１ｄ 高濃度不純物拡散領域
ＮＲ１ｓ 高濃度不純物拡散領域
ＮＲ２ ｎ型半導体領域
ＮＲ３ ｎ＋型半導体領域
ＮＲ４ ｎ型半導体領域
ＮＲ５ ｎ型半導体領域
ＮＲ６ ｎ＋型半導体領域
ＰＦ ポリシリコン膜
ＰＬＧ プラグ
ＰＲ１ ｐ型半導体領域
ＰＲ２ ｐ＋型半導体領域
ＰＲ３ ｐ型半導体領域
ＱＤ１ 整流素子用ＭＩＳＦＥＴ
ＱＤ２ 整流素子用ＭＩＳＦＥＴ
ＱＤ３ 整流素子用ＭＩＳＦＥＴ
ＱＤ４ 整流素子用ＭＩＳＦＥＴ
ＱＤ５ 整流素子用ＭＩＳＦＥＴ
ＱＮ ＭＩＳＦＥＴ
Ｑ１ ＭＩＳＦＥＴ
Ｑ２ ＭＩＳＦＥＴ
Ｑ３ ＭＩＳＦＥＴ
Ｑ４ ＭＩＳＦＥＴ
Ｑ５ ＭＩＳＦＥＴ
ＲＦＩＣ ＲＦ集積回路部
ＲＸ 受信端子
ＲＸ１ 受信端子
ＲＸ２ 受信端子
ＲＸ３ 受信端子
Ｓ ソース領域
ＳＨ（ＲＸ） ＲＸシャントトランジスタ群
ＳＨ（ＲＸ１） ＲＸシャントトランジスタ群
ＳＨ（ＲＸ２） ＲＸシャントトランジスタ群
ＳＨ（ＲＸ３） ＲＸシャントトランジスタ群
ＳＨ（ＴＸ） ＴＸシャントトランジスタ群
ＳＨ（ＴＸ１） ＴＸシャントトランジスタ群
ＳＨ（ＴＸ２） ＴＸシャントトランジスタ群
ＳＮ 窒化シリコン膜
ＳＴＩ 素子分離領域
ＳＷ サイドウォール
ＳＷＬ ソース配線
ＳＷＬ１ ソース配線
ＳＷＬ２ ソース配線
ＳＷＬ３ ソース配線
ＳＷＬ４ ソース配線
ＳＷＬ５ ソース配線
ＴＨ（ＲＸ） ＲＸスルートランジスタ群
ＴＨ（ＲＸ１） ＲＸスルートランジスタ群
ＴＨ（ＲＸ２） ＲＸスルートランジスタ群
ＴＨ（ＲＸ３） ＲＸスルートランジスタ群
ＴＨ（ＴＸ） ＴＸスルートランジスタ群
ＴＨ（ＴＸ１） ＴＸスルートランジスタ群
ＴＨ（ＴＸ２） ＴＸスルートランジスタ群
ＴＸ 送信端子
ＴＸ１ 送信端子
ＴＸ２ 送信端子
Ｖｄ ドレイン電圧
Ｖｇ ゲート電圧
ＶＲＸ 制御端子
Ｖｓ ソース電圧
ＶＴＸ 制御端子
【特許請求の範囲】
【請求項１】
第１端子と第２端子とを有し、かつ、前記第１端子と前記第２端子との間の導通・非導通を制御するスイッチを備え、
前記スイッチは、
（ａ）前記第１端子と前記第２端子との間に直列に複数個接続された電界効果トランジスタからなる第１電界効果トランジスタ群を有し、
前記第１電界効果トランジスタ群に含まれるそれぞれの前記電界効果トランジスタは、
（ａ１）チャネルが形成される半導体領域であるボディ領域と、
（ａ２）前記ボディ領域を挟むように形成された一対のソース領域およびドレイン領域と、
（ａ３）前記ボディ領域上に形成されたゲート絶縁膜と、
（ａ４）前記ゲート絶縁膜上に形成されたゲート電極とを有する半導体装置であって、
前記第１電界効果トランジスタ群に含まれる第１電界効果トランジスタの第１ボディ領域は、前記第１電界効果トランジスタ群に含まれる他の第２電界効果トランジスタの第２ソース領域あるいは第２ドレイン領域と、整流素子を介して電気的に接続されており、
前記整流素子は、前記第１電界効果トランジスタの前記第１ボディ領域から、前記第２電界効果トランジスタの前記第２ソース領域あるいは前記第２ドレイン領域へ向う方向が、前記第１電界効果トランジスタ群を構成する前記電界効果トランジスタがｎチャネル型電界効果トランジスタの場合は順方向となるように接続され、前記第１電界効果トランジスタ群を構成する前記電界効果トランジスタがｐチャネル型電界効果トランジスタの場合は逆方向となるように接続されている半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記第１電界効果トランジスタと前記第２電界効果トランジスタは、互いに隣接しており、前記第１ボディ領域と前記整流素子を介して電気的に接続された前記第２ソース領域あるいは前記第２ドレイン領域が、前記第１電界効果トランジスタの第１ソース領域および第１ドレイン領域と直接接続されていない半導体装置。
【請求項３】
請求項１記載の半導体装置であって、
前記第１電界効果トランジスタと前記第２電界効果トランジスタの間には、１個以上の前記電界効果トランジスタが介在している半導体装置。
【請求項４】
請求項１記載の半導体装置であって、
前記整流素子は、ｐｎ接合ダイオードである半導体装置。
【請求項５】
請求項１記載の半導体装置であって、
前記整流素子は、直列に複数個接続したｐｎ接合ダイオードから構成されている半導体装置。
【請求項６】
請求項１記載の半導体装置であって、
前記整流素子は、前記第１電界効果トランジスタ群には含まれない別の整流素子用電界効果トランジスタから構成されており、
前記整流素子用電界効果トランジスタは、ソース領域とゲート電極とを電気的に接続した構成をしている半導体装置。
【請求項７】
請求項１記載の半導体装置であって、
前記整流素子は、前記第１電界効果トランジスタ群には含まれない別の整流素子用電界効果トランジスタを直列に複数個接続した構成をしており、
それぞれの前記整流素子用電界効果トランジスタは、ソース領域とゲート電極とを電気的に接続した構成をしている半導体装置。
【請求項８】
請求項１記載の半導体装置であって、
前記第１電界効果トランジスタ群および前記整流素子は、支持基板と、前記支持基板上に形成された埋め込み絶縁層と、前記埋め込み絶縁層上に形成された活性領域であるシリコン層からなるＳＯＩ基板に形成されている半導体装置。
【請求項９】
請求項８記載の半導体装置であって、
前記第１電界効果トランジスタ群に含まれる前記第１電界効果トランジスタと前記整流素子とは、同一の前記活性領域内に形成されている半導体装置。
【請求項１０】
請求項１記載の半導体装置であって、
前記整流素子はｐｎ接合ダイオードであり、
前記第１電界効果トランジスタの前記第１ボディ領域と、前記ｐｎ接合ダイオードを構成する一対の半導体領域のうち、前記第１ボディ領域と同じ導電型の半導体領域とは、一体的に形成されている半導体装置。
【請求項１１】
送信端子とアンテナ端子と受信端子とを有するアンテナスイッチを備え、
前記アンテナスイッチは、
（ａ）前記アンテナ端子と前記受信端子との間に直列に複数個接続された受信スイッチ用電界効果トランジスタからなる第１電界効果トランジスタ群と、
（ｂ）前記アンテナ端子と前記送信端子との間に直列に複数個接続された送信スイッチ用電界効果トランジスタからなる第２電界効果トランジスタ群とを有し、
前記第１電界効果トランジスタ群に含まれるそれぞれの前記受信スイッチ用電界効果トランジスタあるいは前記第２電界効果トランジスタ群に含まれるそれぞれの前記送信スイッチ用電界効果トランジスタは、
（ａｂ１）チャネルが形成される半導体領域であるボディ領域と、
（ａｂ２）前記ボディ領域を挟むように形成された一対のソース領域およびドレイン領域と、
（ａｂ３）前記ボディ領域上に形成されたゲート絶縁膜と、
（ａｂ４）前記ゲート絶縁膜上に形成されたゲート電極とを有する半導体装置であって、
前記第１電界効果トランジスタ群に含まれる第１受信スイッチ用電界効果トランジスタの第１ボディ領域は、前記第１電界効果トランジスタ群に含まれる他の第２受信スイッチ用電界効果トランジスタの第２ソース領域あるいは第２ドレイン領域と、第１整流素子を介して電気的に接続されており、
前記第１整流素子は、前記第１受信スイッチ用電界効果トランジスタの第１ボディ領域から、前記第２受信スイッチ用電界効果トランジスタの第２ソース領域あるいは第２ドレイン領域へ向う方向が、前記第１電界効果トランジスタ群を構成する前記受信スイッチ用電界効果トランジスタがｎチャネル型電界効果トランジスタの場合は順方向となるように接続され、前記第１電界効果トランジスタ群を構成する前記受信スイッチ用電界効果トランジスタがｐチャネル型電界効果トランジスタの場合は逆方向となるように接続されている半導体装置。
【請求項１２】
請求項１１記載の半導体装置であって、
前記第２電界効果トランジスタ群に含まれる第１送信スイッチ用電界効果トランジスタの第１ボディ領域は、前記第１電界効果トランジスタ群に含まれる他の第２送信スイッチ用電界効果トランジスタの第２ソース領域あるいは第２ドレイン領域と、第２整流素子を介して電気的に接続されており、
前記第２整流素子は、前記第１送信スイッチ用電界効果トランジスタの前記第１ボディ領域から、前記第２送信スイッチ用電界効果トランジスタの前記第２ソース領域あるいは前記第２ドレイン領域へ向う方向が、前記第１電界効果トランジスタ群を構成する前記送信スイッチ用電界効果トランジスタがｎチャネル型電界効果トランジスタの場合は順方向となるように接続され、前記第１電界効果トランジスタ群を構成する前記送信スイッチ用電界効果トランジスタがｐチャネル型電界効果トランジスタの場合は逆方向となるように接続されている半導体装置。
【請求項１３】
請求項１１記載の半導体装置であって、
さらに、前記アンテナスイッチは、
（ｃ）前記受信端子とグランド端子との間に直列に複数個接続された受信用シャントトランジスタからなる第３電界効果トランジスタ群とを有し、
前記第３電界効果トランジスタ群に含まれるそれぞれの前記受信用シャントトランジスタは、
（ｃ１）チャネルが形成される半導体領域であるボディ領域と、
（ｃ２）前記ボディ領域を挟むように形成された一対のソース領域およびドレイン領域と、
（ｃ３）前記ボディ領域上に形成されたゲート絶縁膜と、
（ｃ４）前記ゲート絶縁膜上に形成されたゲート電極とを含み、
前記第３電界効果トランジスタ群に含まれる第１受信用シャントトランジスタの第１ボディ領域は、前記第３電界効果トランジスタ群に含まれる他の第２受信用シャントトランジスタの第２ソース領域あるいは第２ドレイン領域と、第３整流素子を介して電気的に接続されており、
前記第３整流素子は、前記第１受信用シャントトランジスタの前記第１ボディ領域から、前記第２受信用シャントトランジスタの前記第２ソース領域あるいは前記第２ドレイン領域へ向う方向が、前記第３電界効果トランジスタ群を構成する前記受信用シャントトランジスタがｎチャネル型電界効果トランジスタの場合は順方向となるように接続され、前記第３電界効果トランジスタ群を構成する前記受信用シャントトランジスタがｐチャネル型電界効果トランジスタの場合は逆方向となるように接続されている半導体装置。
【請求項１４】
請求項１１記載の半導体装置であって、
さらに、前記アンテナスイッチは、
（ｄ）前記送信端子とグランド端子との間に直列に複数個接続された送信用シャントトランジスタからなる第４電界効果トランジスタ群とを有し、
前記第４電界効果トランジスタ群に含まれるそれぞれの前記送信用シャントトランジスタは、
（ｄ１）チャネルが形成される半導体領域であるボディ領域と、
（ｄ２）前記ボディ領域を挟むように形成された一対のソース領域およびドレイン領域と、
（ｄ３）前記ボディ領域上に形成されたゲート絶縁膜と、
（ｄ４）前記ゲート絶縁膜上に形成されたゲート電極とを含み、
前記第４電界効果トランジスタ群に含まれる第１送信用シャントトランジスタの第１ボディ領域は、前記第４電界効果トランジスタ群に含まれる他の第２送信用シャントトランジスタの第２ソース領域あるいは第２ドレイン領域と、第４整流素子を介して電気的に接続されており、
前記第４整流素子は、前記第１送信用シャントトランジスタの前記第１ボディ領域から、前記第２送信用シャントトランジスタの前記第２ソース領域あるいは前記第２ドレイン領域へ向う方向が、前記第４電界効果トランジスタ群を構成する前記送信用シャントトランジスタがｎチャネル型電界効果トランジスタの場合は順方向となるように接続され、前記第４電界効果トランジスタ群を構成する前記送信用シャントトランジスタがｐチャネル型電界効果トランジスタの場合は逆方向となるように接続されている半導体装置。
【請求項１５】
送信端子とアンテナ端子と受信端子を有し、送信信号を送信する際には前記送信端子と前記アンテナ端子を導通させて前記送信端子から前記アンテナ端子に向って前記送信信号を伝達させる一方、受信信号を受信する際には前記受信端子と前記アンテナ端子とを導通させて前記アンテナ端子から前記受信端子に向って前記受信信号を伝達させるというスイッチング制御を行なうアンテナスイッチを含む携帯電話機であって、
前記アンテナスイッチは、
（ａ）前記アンテナ端子と前記受信端子との間に直列に複数個接続された受信スイッチ用電界効果トランジスタからなる第１電界効果トランジスタ群と、
（ｂ）前記アンテナ端子と前記送信端子との間に直列に複数個接続された送信スイッチ用電界効果トランジスタからなる第２電界効果トランジスタ群とを有し、
前記第１電界効果トランジスタ群に含まれるそれぞれの前記受信スイッチ用電界効果トランジスタあるいは前記第２電界効果トランジスタ群に含まれるそれぞれの前記送信スイッチ用電界効果トランジスタは、
（ａｂ１）チャネルが形成される半導体領域であるボディ領域と、
（ａｂ２）前記ボディ領域を挟むように形成された一対のソース領域およびドレイン領域と、
（ａｂ３）前記ボディ領域上に形成されたゲート絶縁膜と、
（ａｂ４）前記ゲート絶縁膜上に形成されたゲート電極とを含み、
前記第１電界効果トランジスタ群に含まれる第１受信スイッチ用電界効果トランジスタの第１ボディ領域は、前記第１電界効果トランジスタ群に含まれる他の第２受信スイッチ用電界効果トランジスタの第２ソース領域あるいは第２ドレイン領域と、第１整流素子を介して電気的に接続されており、
前記第１整流素子は、前記第１受信スイッチ用電界効果トランジスタの第１ボディ領域から、前記第２受信スイッチ用電界効果トランジスタの第２ソース領域あるいは第２ドレイン領域へ向う方向が、前記第１電界効果トランジスタ群を構成する前記受信スイッチ用電界効果トランジスタがｎチャネル型電界効果トランジスタの場合は順方向となるように接続され、前記第１電界効果トランジスタ群を構成する前記受信スイッチ用電界効果トランジスタがｐチャネル型電界効果トランジスタの場合は逆方向となるように接続されている携帯電話機。
【図１】
image rotate

【図２】
image rotate

【図３】
image rotate

【図４】
image rotate

【図５】
image rotate

【図６】
image rotate

【図７】
image rotate

【図８】
image rotate

【図９】
image rotate

【図１０】
image rotate

【図１１】
image rotate

【図１２】
image rotate

【図１３】
image rotate

【図１４】
image rotate

【図１５】
image rotate

【図１６】
image rotate

【図１７】
image rotate

【図１８】
image rotate

【図１９】
image rotate

【図２０】
image rotate

【図２１】
image rotate

【図２２】
image rotate

【図２３】
image rotate

【図２４】
image rotate

【図２５】
image rotate

【図２６】
image rotate

【図２７】
image rotate

【図２８】
image rotate

【図２９】
image rotate

【図３０】
image rotate

【図３１】
image rotate

【図３２】
image rotate

【図３３】
image rotate

【公開番号】特開２０１２−８０２４７（Ｐ２０１２−８０２４７Ａ）
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願番号】特願２０１０−２２２２９６（Ｐ２０１０−２２２２９６）
【出願日】平成２２年９月３０日（２０１０．９．３０）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＧＳＭ
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】

[ Back to top ]