【課題】整数倍の信号成分に起因して、負荷回路やスイッチング素子に余分な電流が流れない電力効率を向上したスイッチング回路を提供する。
【解決手段】スイッチング回路１は、第１端子５０ａ及び第２端子５０ｂを有しており、パルス信号により駆動されて第１端子及び第２端子の導通状態をスイッチするスイッチング素子１０と、スイッチング素子の第１端子１３に電圧を供給する電源部３０と、電源部に並列に接続される負荷回路４０と、電源部と負荷回路との接続点Ｐと、スイッチング素子の第１端子との間に接続され、パルス信号のクロック周波数のＮ倍（Ｎは１以上の整数）の周波数において、接続点からスイッチング素子へ流れる電流を抑制する受動回路部５０と、受動回路部と接続点との間に接続され、Ｎ倍の周波数において共振する共振回路部６０と、を備える。 （もっと読む）

【課題】ワイドバンドギャップ半導体からなるスイッチング素子の回生動作時の電力損失を抑制し、かつ、安定してターンオン／オフさせることができるゲートドライブ回路。
【解決手段】制御回路とスイッチング素子Ｑ１のゲートとの間に接続され、コンデンサＣ１と抵抗Ｒ１とダイオードＤ１からなる直列回路と、スイッチング素子のゲートとソースとの間にＰＮＰ型トランジスタＱ２が抵抗Ｒ２を介して接続され、トランジスタＱ２のコレクタ・ベース間にダイオードＤ２が接続され、さらにトランジスタＱ２のベースはダイオードＤ１のアノードに接続され、制御回路からのオフ信号が入力されると、トランジスタの接合電圧とダイオードＤ２との順方向電圧との差分電圧を残してゲートとソースとの間を短絡する。 （もっと読む）

【課題】半導体装置の制御に好適な制御信号発生回路を提供する。
【解決手段】ジョンソンカウンタ３１は、フリップフロップＦＦ１〜ＦＦ４およびゲート回路４１〜４４を含み、順次入力されるスタート信号ＳＴ１〜ＳＴ４に応答してそれぞれ制御信号Ｃ１〜Ｃ４を「Ｈ」レベルにした後、順次入力されるストップ信号ＳＰ１〜ＳＰ４に応答してそれぞれ制御信号Ｃ１〜Ｃ４を「Ｌ」レベルにする。したがって、多数のフリップフロップを用いることなく、所望の時間間隔で制御信号Ｃ１〜Ｃ４を順次「Ｈ」レベルにし、順次「Ｌ」レベルにすることができる。 （もっと読む）

【課題】ベース電流による電力損失を低減するドライブ回路を提供する。
【解決手段】ＢＪＴ２１のベース端子にベース電流を供給するドライブ回路１は、ＢＪＴ２１のベース電流を生成するベース回路部３０と、制御端子に供給される制御電圧に基づき、ベース電流を生成するための駆動電圧をベース回路部３０に供給するドライブ部１０と、ＢＪＴ２１のベース端子とＢＪＴ２１のエミッタ端子との間に発生する第１のベース−エミッタ間電圧Ｖｂｅを検出し、検出した第１のベース−エミッタ間電圧Ｖｂｅに応じたベース電流をＢＪＴ２１に供給するように制御電圧を制御して、ドライブ部１０に供給するベース電流制御部５０とを備える。 （もっと読む）

【課題】電圧駆動型素子を駆動状態と非駆動状態の間で遷移させるときの遷移期間において、電圧駆動型素子のゲート電圧を柔軟に制御するための技術を提供する。
【解決手段】駆動装置１は、電圧駆動部３と電流駆動部４を備えている。電圧駆動型素子２を駆動状態と非駆動状態の間で遷移させるときの遷移期間のうちの一部の区間では、電圧駆動部３を利用した電圧駆動型素子２のゲート電圧Ｖｇの制御が停止され、電流駆動部４を利用した電圧駆動型素子２のゲート電圧Ｖｇの制御が実行されるように構成されている。 （もっと読む）

【課題】パワーデバイス（メインスイッチＭ）のゲートの印加電圧をバッテリ１２の正電圧より高い電圧と負電圧との双方の電圧とする場合、電源装置の小型化が困難なこと。
【解決手段】バッテリ１２、端子Ｔ３、スイッチング素子ＳＷ１、コンデンサＣ、スイッチング素子ＳＷ２、逆流防止用ダイオードＤ１、端子Ｔ１および充電用抵抗体１４によって、メインスイッチＭのゲート充電経路が構成される。また、放電用抵抗体１６、端子Ｔ２、逆流防止用ダイオードＤ２、スイッチング素子ＳＷ３、コンデンサＣ，スイッチング素子ＳＷ４、および端子Ｔ４によって、メインスイッチＭのゲート放電経路が構成される。さらに、端子Ｔ３、スイッチング素子ＳＷ６、逆流防止用ダイオードＤ４、コンデンサＣ、逆流防止用ダイオードＤ３、スイッチング素子ＳＷ５および端子Ｔ４によって、コンデンサＣの充電経路が構成される。 （もっと読む）

【課題】高速スイッチング素子である電圧駆動型トランジスタ（ＭＯＳＦＥＴ）のターンオン・オフ時の電圧変化（ｄＶ／ｄｔ）と電流変化（ｄｉ／ｄｔ）を緩和して、ノイズとサージ電圧の発生を抑制する電源回路を提供する。
【解決手段】トランス２に流れる電流をスイッチングさせるためのＭＯＳＦＥＴ１のゲート抵抗値を、スイッチング期間内で、ＭＯＳＦＥＴ１のドレイン電圧Ｖｄｓの変化の検出と共に切り替える、ＭＯＳＦＥＴ１のゲート電圧Ｖｇは、ＭＯＳＦＥＴ１のゲート電圧の最大定格Ｖｇｍａｘ以下とする。 （もっと読む）

【課題】本発明の課題は、電力変換装置における温度検出素子の時間変化率を検出し、温度上昇の事前予測によりフェールセーフをかけることで、発熱半導体素子の発熱抑制とモジュールケースの冷却構造最適化を実現することである。
【解決手段】上記課題を解決するために、前記半導体素子のモジュールケースまたは素子自体の温度の時間変化率を検出する検出手段と、素子のゲート抵抗値を可変にする抵抗可変回路とを設け、前記検出温度の時間変化率が所定の設定値以上になったと判断されたときは、ゲート抵抗値を前記抵抗可変回路により低減することを特徴とする電力変換装置を提供する。 （もっと読む）

【課題】ＣＭＯＳインバータのＰ形ＭＯＳトランジスタのボディバイアスを変化させても、入力信号の立ち上がりと立ち下がりの伝搬遅延時間の差を、従来のものより小さく保てるマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路を提供する。
【解決手段】パスゲートＭ１、Ｍ２の出力に初段出力バッファとして低しきい値ＣＭＯＳインバータＩＮＶ１を接続したセレクター回路を基本構成とし、それを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路であって、パスゲートはそのボディ端子が可変電位をとるボディバイアス電源ＶＢＮに接続し、ＩＮＶ１のＰ形ＭＯＳトランジスタＭ３のしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源ＶＢＰに接続し、そのＮ形ＭＯＳトランジスタＭ４はそのしきい値電圧を固定するためにそのボディ端子が固定電位をとる電源ＶＳＳに接続する。 （もっと読む）

【課題】貫通電流を少なくできる半導体装置を提供する。
【解決手段】データを出力する出力部を各々備えた複数の半導体チップと、出力部の各々と接続された配線と、配線を介して複数の半導体チップの各々からデータを受け付ける受付部と、を含み、出力部が順番に駆動する半導体装置にて、出力部の各々は、オン状態時の抵抗値を変更可能であり、自己の駆動開始時から自己の次に駆動を開始する出力部の駆動開始時の前のタイミングまでの第１期間の間は、オン状態時の抵抗値を第１抵抗値にしてデータを配線に出力し、第１期間が経過した時点から自己の駆動終了時までの第２期間の間は、オン状態時の抵抗値を第１抵抗値よりも大きい第２抵抗値にしてデータを配線に出力する。 （もっと読む）

【課題】回路を構成するトランジスタ数を少なくし、且つレベルシフタを配置することな
くシフトレジスタとして正確に動作を行う半導体回路の提供することを課題とする。
【解決手段】第１端子が高電位電源に接続されたｐチャネル型トランジスタと、第１端子
が低電位電源に接続されたｎチャネル型トランジスタと、を含む回路群と、インバータ回
路と、をｍ段（ｍは任意の正の整数であり、ｍ≧３）有し、第２ｎ−１段目（ｎは任意の
整数であり、ｍ≧２ｎ≧２）の回路群の前記ｎチャネル型トランジスタのゲートにはクロ
ック信号が入力され、第２ｎ段目（ｎは任意の整数であり、ｍ≧２ｎ≧２）の回路群の前
記ｎチャネル型トランジスタのゲートには反転クロック信号が入力される。 （もっと読む）

【課題】新たな構成の不揮発性の記憶回路を提供する。
【解決手段】第１の記憶回路と、第２の記憶回路と、第１のスイッチと、第２のスイッチと、位相反転回路と、を有し、第１の記憶回路は、酸化物半導体膜により形成された第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、容量素子と、を有する。酸化物半導体膜により形成された第１のトランジスタと、容量素子と、を用い不揮発性の記憶回路を構成する。また、記憶回路に接続する電源線、及び信号線を少なくし、当該記憶回路に用いるトランジスタ数を減少させることで、回路規模の小さい不揮発性の記憶回路を実現することができる。 （もっと読む）

【課題】信号処理回路に対する電源電圧の供給及び遮断を選択することができるスイッチとして機能する回路（電源供給制御回路）として好ましい回路を提供する。
【解決手段】信号処理回路に対する電源電位の供給を担う第１の配線と、電源電位を供給する第２の配線との電気的な接続を制御するトランジスタ、及び、信号処理回路に対する電源電位の供給を担う第１の配線を接地させるか否かを制御するトランジスタとを設け、当該２つのトランジスタの少なくとも一方として、チャネルが酸化物半導体層に形成されるトランジスタを適用する。これにより、２つのトランジスタの少なくとも一のカットオフ電流に起因する消費電力を低減することが可能となる。 （もっと読む）

【課題】大電流を制御可能なスイッチング回路において、部品点数を少なくしたコンパクトな構成にて、スイッチング損失を低減するとともにサージ電圧を抑制することができるスイッチング回路を提供する。
【解決手段】高電圧ラインＬ１と低電圧ラインＬ２との間においてＭＯＳＦＥＴ３０，３１，３２，３３が並列接続され、ゲート抵抗５０，５１，５２，５３の第１の端子がＭＯＳＦＥＴ３０〜３３のゲート電極に接続されている。ＭＯＳＦＥＴ３０，３１，３２，３３毎に設けられたゲート抵抗５０，５１，５２，５３の第２の端子がゲート電圧印加ラインＬ３を介してパルス発生回路６０と接続されている。パルス発生回路６０により、ゲート抵抗５０〜５３を介してＭＯＳＦＥＴ３０〜３３のゲート電極にパルス状のゲート電圧が印加される。ゲート電圧印加ラインＬ３と高電圧ラインＬ１との間の１箇所にコンデンサ７０が接続されている。 （もっと読む）

【課題】より簡単な構成で波形歪みのエネルギーを消費させ、リンギングを確実に抑制できるリンギング抑制回路を提供する。
【解決手段】一対の信号線３Ｐ，３Ｎ間に、ＮチャネルＭＯＳＦＥＴ７を接続し、制御回路１４は、伝送線路３を介して伝送される差動信号のレベルがハイからローに変化したことを検出すると、ＮチャネルＭＯＳＦＥＴ７を一定期間オンさせる。すなわち、差動信号のレベルが遷移する期間にＮチャネルＭＯＳＦＥＴ７が導通することで信号線３Ｐ，３Ｎ間のインピーダンスを大きく低下させ、差動信号波形の歪みエネルギーを吸収させてリンギングの発生を確実に抑制する。 （もっと読む）

【課題】微細化に適し、且つ演算処理を行う各種論理回路において、演算処理を実行中に電源をオフする場合でも、電源をオフする直前に入力された電位を保持できる論理回路を提供することである。また、該論理回路を有する半導体装置を提供することである。
【解決手段】入力端子および出力端子と、入力端子および出力端子に電気的に接続された主要論理回路部と、入力端子および主要論理回路部に電気的に接続されたスイッチング素子を有し、スイッチング素子の第１端子は入力端子と電気的に接続されており、スイッチング素子の第２端子は主要論理回路を構成する１以上のトランジスタのゲートと電気的に接続されており、スイッチング素子は、オフ状態におけるリーク電流がチャネル幅１μｍあたり１×１０^−１７Ａ以下のトランジスタとする論理回路である。また、このような論理回路を有する半導体装置である。 （もっと読む）

【課題】半導体スイッチの寄生容量の充放電時間を短縮する回路を提供する。
【解決手段】スイッチング回路１０の入力端子２１と出力端子２２との間、入力端子２１と共通端子２３との間及び出力端子２２と共通端子２３との間の少なくとも一つに接続される容量抑制素子部５０を備え、容量抑制素子部５０は、容量抑制素子部が接続される半導体スイッチ素子２０の端子間の寄生容量を、パルス状信号のクロック周波数のＮ倍（Ｎは１以上の整数）の周波数において、容量抑制素子部が接続されていない場合より低減する。 （もっと読む）

【課題】耐圧の向上が図られる半導体装置を提供する。
【解決手段】ｎ-型半導体領域には、ドレイン領域となるｎ-型の拡散領域が形成されている。ｎ-型の拡散領域の周囲を取囲むようにｐ型の拡散領域が形成されている。ｐ型の拡散領域には、ソース領域となるｎ+型の拡散領域が形成されている。ｎ-型の拡散領域の直下には、ｐ-型の埋め込み層１３が形成されている。ｎ-型の半導体領域の領域には、高電位が印加されるｎ+型の拡散領域が形成され、そのｎ+型の拡散領域の表面上には電極が形成されている。電極とドレイン電極とは、配線２０によって電気的に接続されている。配線２０の直下に位置する部分に、ｐ-埋め込み層１３に達するトレンチ３ａが形成されて、ポリシリコン膜８１が形成されている。 （もっと読む）

【課題】 簡便な回路構成で、高速に動作するゲート駆動回路を提供することである。
【解決手段】 パワー半導体素子のゲート端子に正電圧を印加するためのＮＰＮトランジスタと、パワー半導体素子のゲート端子に負電圧を印加するためのＰＮＰトランジスタと、ＮＰＮトランジスタと、ＰＮＰトランジスタとに直列に接続された遮断用抵抗器と、遮断用抵抗器に、正極がパワー半導体素子のゲート端子側となるように並列に接続された遮断用抵抗器切換え半導体スイッチとを備えたゲート駆動回路である。 （もっと読む）

【課題】周辺の回路構成を複雑にすることなく、繰り返しのデータの書き込みの際の劣化を低減することが可能な、不揮発性スイッチとして用いる半導体装置を提供する。
【解決手段】電源電圧が停止しても導通状態に関するデータの保持を、チャネル形成領域に酸化物半導体層を有する薄膜トランジスタに接続されたデータ保持部で行う構成とする。そしてデータ保持部は、ダーリントン接続された電界効果トランジスタ及びバイポーラトランジスタを有する電流増幅回路における、電界効果トランジスタのゲートに接続することでデータ保持部の電荷をリークすることなく、導通状態を制御する。 （もっと読む）