論理回路および半導体装置

【課題】微細化に適し、且つ演算処理を行う各種論理回路において、演算処理を実行中に電源をオフする場合でも、電源をオフする直前に入力された電位を保持できる論理回路を提供することである。また、該論理回路を有する半導体装置を提供することである。
【解決手段】入力端子および出力端子と、入力端子および出力端子に電気的に接続された主要論理回路部と、入力端子および主要論理回路部に電気的に接続されたスイッチング素子を有し、スイッチング素子の第１端子は入力端子と電気的に接続されており、スイッチング素子の第２端子は主要論理回路を構成する１以上のトランジスタのゲートと電気的に接続されており、スイッチング素子は、オフ状態におけるリーク電流がチャネル幅１μｍあたり１×１０^−１７Ａ以下のトランジスタとする論理回路である。また、このような論理回路を有する半導体装置である。

【特許請求の範囲】
【請求項１】
入力端子および出力端子と、
前記入力端子および前記出力端子に電気的に接続された主要論理回路部と、
前記入力端子および前記主要論理回路部に電気的に接続されたスイッチング素子を有し、
前記スイッチング素子の第１端子は前記入力端子と電気的に接続されており、
前記スイッチング素子の第２端子は前記主要論理回路部を構成する１以上のトランジスタのゲートと電気的に接続されており、
前記スイッチング素子は、オフ状態におけるリーク電流がチャネル幅１μｍあたり１×１０^−１７Ａ以下のトランジスタであることを特徴とする論理回路。
【請求項２】
請求項１において、
前記入力端子は複数の入力端子であり、
前記スイッチング素子は前記複数の入力端子と同数のスイッチング素子であり、
前記同数のスイッチング素子のうち、各スイッチング素子の第１端子は前記複数の入力端子における各入力端子と電気的に接続されており、
前記各スイッチング素子の第２端子は前記１以上のトランジスタのゲートと電気的に接続されていることを特徴とする論理回路。
【請求項３】
入力端子および出力端子と、
前記入力端子および前記出力端子、ならびに高電位側電源電位線および低電位側電源電位線に電気的に接続された主要論理回路部と、
前記高電位側電源電位線および前記低電位側電源電位線、ならびに前記出力端子との間で構成される電流経路において、前記主要論理回路部内に第１のスイッチング素子および第２のスイッチング素子を有し、
前記第１のスイッチング素子の第１端子は前記高電位側電源電位線と、前記第１のスイッチング素子の第２端子は前記出力端子と電気的に接続されており、
前記第２のスイッチング素子の第１端子は前記低電位側電源電位線と、前記第２のスイッチング素子の第２端子は前記出力端子と電気的に接続されており、
前記第１のスイッチング素子および第２のスイッチング素子は、オフ状態におけるリーク電流がチャネル幅１μｍあたり１×１０^−１７Ａ以下のトランジスタであることを特徴とする論理回路。
【請求項４】
請求項３において、
前記電流経路において、３以上のスイッチング素子を有し、
前記３以上のスイッチング素子のうち、少なくとも１のスイッチング素子の第１端子は前記高電位側電源電位線と、前記少なくとも１のスイッチング素子の第２端子は前記出力端子と電気的に接続されており、
前記３以上のスイッチング素子のうち、残りのスイッチング素子の第１端子は前記低電位側電源電位線と、前記残りのスイッチング素子の第２端子は前記出力端子と電気的に接続されていることを特徴とする論理回路。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記スイッチング素子である前記トランジスタのチャネル形成領域は、酸化物半導体によって構成されていることを特徴とする論理回路。
【請求項６】
請求項１乃至請求項５のいずれか一に記載の論理回路を有する半導体装置。

【図１】