【課題】 切替時間の短縮と消費電流の低減を図ることができる半導体スイッチ回路を提供する。
【解決手段】 外部からの経路切替信号の状態が変化した直後から予め設定された時間だけ、レベルシフト短絡スイッチ回路でレベルシフトしない高電圧でスイッチ回路を駆動し、一定時間経過後はレベルシフト短絡スイッチ回路を開放させることによりレベルシフト回路を経由させ、電圧降下させた電圧でスイッチ回路を駆動させる。 （もっと読む）

【課題】入力信号に対する増幅器の出力信号の利得特性を線形化するために必要な回路の面積を低減できる半導体集積回路装置及び送受信システムを提供する。
【解決手段】半導体集積回路装置は、切り替え可能な複数の第１の利得特性を有し、入力信号に対して前記第１の利得特性を切り替えて中間信号を生成し、第２の利得特性を有する回路に前記中間信号を出力する線形化回路を備え、前記線形化回路は、少なくとも１つの第１の整流素子を有し、前記入力信号を線形化する線形化器と、前記第１の整流素子と逆極性の複数の第２の整流素子と、制御信号に基づき前記複数の第２の整流素子のうち少なくとも１つを選択する第１の切り替え部とを有し、前記線形化器に並列に接続され、前記線形化器による前記入力信号の線形化を抑制する線形化抑制器とを備える。 （もっと読む）

【課題】消費電力を低減することができる半導体装置及びそれを用いた電子機器を提供す
ることを課題とする。
【解決手段】本発明の半導体装置は、高電位電源から第１の電位が供給され、低電位電源
から第２の電位が供給され、入力ノードに第１の信号が入力されると、出力ノードから第
２の信号を出力する。本発明の半導体装置は、第２の信号の電位差を、第１の電位と第２
の電位の電位差よりも小さくすることにより、配線の充電と放電に伴う消費電力を低減す
ることができる。 （もっと読む）

【課題】 ゲート酸化膜の信頼性を維持しながら、待機時のリーク電流を抑制でき、回路面積の増加を最小限にでき、欠陥を確実に検出することができる半導体集積回路を実現する。
【解決手段】 論理回路１０と電源電圧Ｖ_ddの供給端子との間にスイッチング回路２０を設ける。動作時に、スイッチング回路２０のトランジスタＭＰ０のゲートに０Ｖの電圧を印加し、チャネル領域に電源電圧Ｖ_ddと同じかまたは僅かに低いバイアス電圧Ｖ_Bを印加することで、トランジスタＭＰ０のしきい値電圧を低くし、その電流駆動能力を大きくする。待機時にトランジスタＭＰ０のゲートに電源電圧Ｖ_ddと同じ電圧を印加し、ソースに電源電圧より低い電圧を印可し、チャネル領域に電源電圧Ｖ_ddと同じかまたはそれより高いバルクバイアス電圧Ｖ_Bを印加し、トランジスタＭＰ０のドレイン電流を最少化することにより、論理回路１０の電流経路を遮断し、リーク電流の発生を抑制する。 （もっと読む）

【課題】消費電力の増加を招くことなくオフの状態を実現することのできる半導体装置を提供する。
【解決手段】ゲートに電圧が印加されていない状態でオン状態であるパワー素子と、パワー素子のゲートに第１の電圧を印加するためのスイッチング用の電界効果トランジスタと、パワー素子のゲートに第１の電圧より低い電圧を印加するためのスイッチング用の電界効果トランジスタと、を有し、上記スイッチング用の電界効果トランジスタはオフ電流が小さい半導体装置である。 （もっと読む）

【課題】アンテナスイッチの高調波歪特性を改善する。
【解決手段】アンテナスイッチのアンテナ端子２にアンテナが接続され、第１信号端子３とアンテナ端子２の間に第１転送スイッチ１００が接続され、第２信号端子４とアンテナ端子２の間に第２転送スイッチ１０１が接続され、第１信号端子３と接地電位の間に第１シャントスイッチ１０２が接続され、第２信号端子４と接地電位の間に第２シャントスイッチ１０３が接続される。負電圧生成回路１０４の入力１０は第１信号端子３に供給される送信信号に応答可能とされ、出力端子１１に生成される負電圧に応答して第２転送スイッチ１０１と第１シャントスイッチ１０２とはオフ状態に制御される。 （もっと読む）

【課題】通信速度の高速化に加えて、消費電力の低減や、あるいは伝送波形品質の向上が図れる出力ドライバ回路を提供する。
【解決手段】例えば、正極および負極出力ノード（ＴＸＰ，ＴＸＮ）を電圧で駆動する電圧信号生成回路ブロックＶＳＧ＿ＢＫと、データ入力信号ＤＩＮ＿Ｐ，ＤＩＮ＿Ｎの遷移を受けてパルス信号を生成するパルス信号生成回路ＰＧＥＮ１，ＰＧＥＮ２と、当該パルス信号のパルス幅の期間でＴＸＰ，ＴＸＮを電流で駆動する電流信号生成回路ブロックＩＳＧ＿ＢＫｐ１，ＩＳＧ＿ＢＫｎ１を備える。電流信号生成回路ブロックは、ＴＸＰ，ＴＸＮの寄生容量（Ｃｐ１，Ｃｐ２）を高速に充電すると共に、パルス幅に応じたプリエンファシスを行う。ＶＳＧ＿ＢＫは、ＴＸＰ，ＴＸＮにおける定常状態の電圧レベルを定めると共に、ＴＸＰ，ＴＸＮをインピーダンスＺ０で終端する。 （もっと読む）

【課題】入力信号のフレームを標本化する場合に、入力信号の性質に応じた不等間隔で標本化を行う技術を提供する。
【解決手段】適応標本化装置１Ａは、フレーム記憶手段１０と、フレームに対して、標本点数を減らした複数の異なる標本化間隔で標本化して縮小信号とし、この縮小信号群を出力する階層化信号縮小手段２０と、この各縮小信号を入力信号と同じ標本化間隔に戻して、フレームとの誤差をブロックごとに定量化し誤差信号として出力する階層化誤差演算手段３０と、フレームの各ブロックに対して適用する標本化間隔の割り当て方である標本化パターンを複数記憶する標本化パターンデータベース５０と、各誤差信号と、標本化パターンとに基づき、誤差を最適化する標本化パターンを探索する最適化手段７０と、この最適化手段が求めた標本化パターンに基づき、入力信号のフレームを標本化し、出力信号として出力する標本選択配置手段８０と、を備える。 （もっと読む）

【課題】オフ歪みを低減した半導体スイッチを提供する。
【解決手段】負の第１の電位を生成する電圧生成回路と、外部から入力される端子切替信号に応じて前記第１の電位を変化させる電圧制御回路と、電源電圧または電源電圧よりも高い正の第２の電位と前記第１の電位とが供給され、前記端子切替信号を入力し前記端子切替信号に基づいて前記第１の電位及び前記第２の電位の少なくとも一方を出力する駆動回路と、ＳＯＩ基板に設けられ、前記駆動回路の出力により端子間の接続を切り替えるスイッチ部と、を備えたことを特徴とする半導体スイッチが提供される。 （もっと読む）

【課題】消費電力を低減できるＰＬＤ回路、集積回路装置及び電子機器等を提供すること。
【解決手段】ＰＬＤ回路は、各トランジスター列が直列接続されたプログラマブルな複数のトランジスターを有する第１〜第ｍ（ｍは２以上の整数）のトランジスター列ＴＡ１〜ＴＡｍを含む。第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの一端に第１の非直流電源ＶＳ１が供給される。第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの各トランジスター列は、複数の入力信号ＸＰ（Ｘ１Ｐ〜ＸｉＰ）、ＸＮ（Ｘ１Ｎ〜ＸｉＮ）によってオン・オフされる。第１の非直流電源ＶＳ１の電圧により規定される第１のホールド期間に、第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの他端のノードである第１〜第ｍのノードＮＡ１〜ＮＡｍの電圧レベルを各々出力する。 （もっと読む）

【課題】
内部電源回路からの内部電源電圧が安定状態となり、レベルシフタの入力が適正となった後に、レベルシフタを活性化させるパワーダウンモードの復帰シーケンスを備えた電子回路を提供する。
【解決手段】
電源電圧からシステム電圧を発生するシステム電圧発生回路１０と、システム電圧を供給されて動作する内部回路３０と、入出力回路２４と、内部回路からの信号を入力し、電源電圧の電圧レベルに変換し入出力回路へ出力するレベルシフタ２３と、レベルシフタを制御する制御回路４０とを備え、システム電圧発生回路１０が停止状態から動作状態へ移行するとき、制御回路は内部回路が動作状態であることを判定する第１の判定手段４１と、システム電圧が所定値に達したか、または所定値に収束したかを判定する第２の判定手段４２とを備え、双方の判定手段の結果に基づいてレベルシフタを活性化する構成とした。 （もっと読む）

【課題】フリーホイールダイオードを用いることなく、より低い電圧のアンダーシュートでも低減できる送信ドライバ回路を提供する。
【解決手段】ＰチャネルＭＯＳＦＥＴ２２のドレインをグランドに接続して、ＮチャネルＭＯＳＦＥＴ２１，ＰチャネルＭＯＳＦＥＴ２２のソースをそれぞれ信号線３Ｈ，３Ｌに接続する。第１データ電圧設定部４１は、信号出力部がハイレベル信号を出力すると、ゲート２１Ｇ，２２Ｇ間の電位差を（２・Ｒ１・Ｉref）にする電圧信号を設定し、第２データ電圧設定部４２は、信号出力部がロウレベル信号を出力すると、ゲート２１Ｇ，２２Ｇ間の電位差をゼロにする電圧信号を設定する。これらの作用により、伝送線路３を構成する信号線３Ｈ，３Ｌ間の電圧を変化させて差動信号を伝送する。 （もっと読む）

【課題】出力電圧の立ち上がるタイミングのばらつきを低減することの可能な駆動回路、およびこの駆動回路を備えた表示装置を提供する。
【解決手段】バッファ回路１は、互いに直列に接続されたインバータ回路１０およびインバータ回路２０を備えている。インバータ回路２０は、インバータとして機能する回路（３つのトランジスタＴｒ₂₁，Ｔｒ₂₂，Ｔｒ₂₃）と、トランジスタＴｒ₂₁，Ｔｒ₂₂のゲート電圧Ｖ_gの補正を行う閾値補正回路２１とを有している。閾値補正回路２１は、トランジスタＴｒ₂₁，Ｔｒ₂₂のゲートに対して、トランジスタＴｒ₂₁，Ｔｒ₂₂の閾値電圧Ｖ_th1，Ｖ_th2をオフセットとして設定するようになっている。 （もっと読む）

【課題】プリエンファシスまたはディエンファシスのためのドライバの追加がなくても、プリエンファシスまたはディエンファシス動作を行えるデータ出力回路を提供すること。
【解決手段】インピーダンスコードによって各々オン・オフされ、出力ノードにデータを出力する複数の駆動手段３１１、３１２を備え、前記インピーダンスコードが、前記駆動手段をターンオンさせる値を有する第１のグループと前記駆動手段をオフさせる値を有する第２のグループとに分けられ、プリエンファシス期間の間には、前記第２のグループによる制御を受ける駆動手段の全部または一部がターンオンされる。 （もっと読む）

アクティブデバイスに対するバイアス電圧を発生する装置が開示され、第１の電圧源と、第１の電圧源に応答してチャージを発生するように適応されたキャパシティブエレメントと、アクティブデバイスに対するバイアス電圧を発生するためにチャージを供給するように適応された第１のスイッチングエレメントとを備える。本装置は、アクティブデバイスの１以上の特性に基づいてキャパシティブエレメントをコントロールするように適応されコントローラを備えるかもしれない。コントローラは、リファレンス電圧に基づいて、すなわちアクティブデバイスの１以上の特性に基づいて前記キャパシティブエレメントのキャパシタンスをコントロールかもしれない。
（もっと読む）

【課題】回路面積の削減しつつ、消費電流やピーク電流の増大を抑制することが可能な半導体記憶装置を提供する。
【解決手段】昇圧回路は、第１ないし第４の整流素子と、第１ないし第４のＭＯＳトランジスタと、第１ないし第４のキャパシタと、スイッチ回路と、を備える。スイッチ回路は、第１のＭＯＳトランジスタの他端と第３の整流素子の一端との間の第１の接続点、および、第２のＭＯＳトランジスタの他端と第４の整流素子の一端との間の第２の接続点に接続された低レベル端子と、第３のＭＯＳトランジスタの他端、および、第４のＭＯＳトランジスタの他端に接続された高レベル端子と、を有し、低レベル端子の電圧または高レベル端子の電圧を切り換えて、出力端子に出力するスイッチ回路と、を含む。 （もっと読む）

【課題】複数の電源の供給を受けて動作する信号処理回路においていずれの電源が供給されない場合にも回路の破壊を回避する信号供給制御回路、信号供給制御回路の動作方法、制御方法、及び信号処理回路を提供する。
【解決手段】複数の電源の供給を受け、複数の電源により動作する通信端末装置２００、データ変換部１６０，１７０，１８０への信号の供給を制御する信号供給制御部１３０，１４０，１５０は、複数の電源の少なくとも１つが供給されていない場合に、供給されていない電源とは異なる電源に起因する信号の通信端末装置２００、データ変換部１６０，１７０，１８０への供給を制限する。 （もっと読む）

【課題】待機電流を抑制することによって、低消費電力のスイッチトキャパシタ型積分器を実現する。
【解決手段】φ１において入力信号の電荷をサンプリングするサンプルキャパシタＣ１と、φ２においてサンプルキャパシタＣ１の電荷を仮想ノード４を介して累積する蓄積キャパシタＣ２と、蓄積キャパシタＣ２にサンプルキャパシタＣ１の電荷を供給する主トランジスタＭＰ１，ＭＮ１と、主トランジスタＭＰ１，ＭＮ１のゲート端子と仮想接地ノード４の間に挿入された校正キャパシタＣ３，Ｃ４と、φ１において校正キャパシタＣ３，Ｃ４に対して、仮想ノード４が基準電位Ｖｃｍにあるときの主トランジスタＭＰ１，ＭＮ１のゲート・ソース間電圧が略閾値電圧となる電位差が生じるように電荷を供給する校正装置１２と、を有する。 （もっと読む）

【課題】 双方向スイッチにおいて、ドレイン電圧またはドレイン-ソース間電圧に基づいて、上記スイッチのゲート-ソース間電圧を制御する手段と、上記制御手段を介して、上記スイッチのゲート端子に電圧を印加するスイッチドライバとを備えている双方向スイッチを提供する。
【解決手段】 双方向スイッチであるメインスイッチと、上記メインスイッチのゲート-ソース間電圧を、上記メインスイッチのドレイン電圧、ソース電圧に基づいて制御する手段と、上記制御手段を介して上記メインスイッチのゲート端子に電圧を印加するスイッチドライバとを備えている双方向スイッチを構成する。 （もっと読む）

【課題】ヒステリシス電圧や応答速度の電源電圧依存性を緩和し、幅広い範囲の電源電圧条件下で動作するヒステリシス特性を有する入力回路を提供すること。
【解決手段】低電源電圧条件下でヒステリシス電圧が小さくなる回路（ＰＭＯＳトランジスタ１０１〜１０３及び、インバータ５０１）と、低電源電圧条件下でヒステリシス電圧が大きくなる回路（ＰＭＯＳトランジスタ１０１、１０４及び、インバータ５０１）とを設けた。 （もっと読む）