【課題】複数の負荷の駆動状態に応じて、スイッチング損失の低減とノイズの抑制とを図ることができる負荷駆動装置を提供する。
【解決手段】複数の負荷２Ａ〜２Ｄについて個別に設けられ、半導体スイッチング素子５，６により前記負荷をスイッチング駆動する複数の負荷駆動手段３Ａ〜３Ｄで、台形波傾き制御プリドライバ７が、ＮチャネルＭＯＳＦＥＴ５，６のゲートに対してそれぞれ台形波状のパルス信号を出力する場合に、台形波の立上り及び立下りの傾きを変更可能に構成し、４チャネル駆動の場合は傾きを大きく、１チャネル駆動の場合は台形波の傾きを小さくする。 （もっと読む）

【課題】高圧側オペアンプ及び低圧側オペアンプのいずれかに過電流が発生することを防止できる駆動回路を提供する。
【解決手段】駆動回路は、高圧側オペアンプ３７Ｂ、低圧側オペアンプ３７Ａ及びスイッチ回路３８１を備える。高圧側オペアンプ３７Ｂは、ＶＭＭ電源ラインに接続されたアノードと高圧側オペアンプ３７Ｂの出力端子ＮＢに接続されたカソードとを有する寄生ダイオード７０と、スイッチ回路３８１により出力端子ＮＢの接続先がデータ線３１Ｂからデータ線３１Ａに切り替えられるときに、寄生ダイオード７０のアノードを電源電圧ＶＭＭよりも低い電圧ＶＳＳを供給する第１の電圧供給ラインに接続する保護スイッチ回路６２とを含む。 （もっと読む）

【課題】２つのクロック信号を切り替えて出力する切替回路において、出力信号のデューティ比を、入力されるクロック信号のデューティ比に保つこと。
【解決手段】切替回路１００は、制御信号ＣＯＮＴに応じて、入力信号ＩＮ１，ＩＮ２を切り替えて出力信号ＯＵＴとして出力する。具体的には、制御信号ＣＯＮＴが「Ｌレベル」のときには、クロックドインバーターＸ２が動作し、信号ＩＮ１が信号ＯＵＴとして出力され、制御信号ＣＯＮＴが「Ｈレベル」のときには、クロックドインバーターＸ４が動作し、信号ＩＮ２が信号ＯＵＴとして出力される。 （もっと読む）

【課題】電源検知回路において、ＢＴ劣化によって比較回路のミスマッチが増大することに起因する電源検知信号の精度の劣化を抑制する。
【解決手段】検知用比較回路１０４は、入力切替信号生成回路１１２によって、その出力の活性状態と非活性状態との切替時付近では、入力信号１０２と基準電圧１０３とを入力して、その両者の比較を行う。一方、前記切替時付近以外では、比較回路非使用時入力電圧１１０が検知用比較回路１０４に入力されて、その差動入力が同電位に固定される。従って、ＢＴ劣化による電源検知精度の経年劣化が有効に抑制される。 （もっと読む）

【課題】オン抵抗が低い導通状態で、グランド電圧に対して正電圧側と負電圧側に振幅する大信号入力を可能とするＣＭＯＳアナログスイッチ回路を提供する。
【解決手段】ＰＭＯＳトランジスタ１０１、ＮＭＯＳトランジスタ１０２のソース同士を入力端子１０６に接続し、ドレイン同士を出力端子１０７に接続して構成される相補構成のＣＭＯＳアナログスイッチ回路１０３において、ＰＭＯＳトランジスタ１０１のバックゲートに正電源電圧を供給し、ＮＭＯＳトランジスタ１０２のバックゲートに負電源電圧を供給し、正電源電圧または負電源電圧のうち、いずれか一方を負電圧制御信号Ｓ1としてＰＭＯＳトランジスタのゲートに供給し、他方を負電圧制御信号Ｓ2としてＮＭＯＳトランジスタのゲートに供給する。 （もっと読む）

【課題】回路構成が簡易、小型でウェル・バイアス電圧の立ち上がり時間が短く、安定した負昇圧クロックを供給することが可能なクロック負昇圧回路を提供する。
【解決手段】クロック負昇圧回路部３０１、クロック負昇圧回路部３０２、クロック負昇圧回路部３０１、クロック負昇圧回路部３０２のウェル層上に設けられたＮＭＯＳトランジスタ１０７に電圧を供給するキャパシタ４０３、ＮＭＯＳトランジスタ１０４を備え、クロック負昇圧回路部３０１が備えるＮＭＯＳトランジスタ１０４とキャパシタ４０３とを接続する電圧ライン３０３、クロック負昇圧回路部３０２が備える２つのＮＭＯＳトランジスタ１０４の出力を接続する電圧ライン３０３によってクロック負昇圧回路を提供する。 （もっと読む）

【課題】低周波帯域において線形性劣化のない半導体スイッチ回路を提供する。
【解決手段】入出力端子間に直列にソースおよびドレインを接続した１又は２以上の電界効果トランジスタと、電界効果トランジスタのゲートに接続した抵抗を備えた半導体スイッチ回路において、電界効果トランジスタのゲート−ドレイン間およびゲート−ソース間に、キャパシタをそれぞれ接続可能とした。
【効果】ＦＥＴのゲート−ドレイン間およびゲート−ソース間すべてにキャパシタを接続したことにより、従来より低い周波数帯域においてゲート電極に接続する抵抗よりＦＥＴのインピーダンスが十分低くなるため、線形性を向上させることが可能となる。 （もっと読む）

【課題】２相クロックによる負荷容量の駆動において、負荷容量間の電荷の再利用を行うと共に、出力クロックの高速化を容易にする。
【解決手段】第１クロック信号とその逆位相の第２クロック信号とに対してそれぞれ遅延した第１及び第２遅延クロック信号が生成される。インバータ回路は第１クロック信号と第１遅延クロック信号とが逆位相である逆転期間において第１クロック信号と逆位相の第１電位を第１出力ノードに生成し且つ第２クロック信号と逆位相の第２電位を第２出力ノードに生成し、第１クロック信号と第１遅延クロック信号とが同位相である一致期間において第１出力ノードと第２出力ノードとをハイインピーダンスとする。スイッチ回路は、逆転期間において第１出力ノードと第２出力ノードとを接続するオン状態とする。第１出力ノードと第２出力ノードとは、駆動対象回路の負荷容量に接続される。 （もっと読む）

【課題】 外部から回路をオン、オフ制御するための制御端子を有するレギュレータ用ＩＣにおいて、制御信号による起動直後に出力端子に向かってラッシュ電流が流れるのを防止できるようにする。
【解決手段】 制御回路のオン、オフを指示する制御信号が入力される外部制御端子（ＣＥ）とを備えたレギュレータ用ＩＣにおいて、電圧入力端子または出力端子と接地電位端子との間に直列に接続された電流源（Ｔｒ０，Ｒ３）と基準電圧回路（Ｔｒ２，Ｔｒ３）を設け、該電流源と基準電圧回路との接続ノードは外付けのコンデンサが接続される外部端子（ＣＳ）に接続し、基準電圧回路はデプレッション型ＭＯＳトランジスタとエンハンスメント型ＭＯＳトランジスタが直列に接続され、それらのトランジスタのしきい値電圧の差に相当する電圧を出力するように構成した。 （もっと読む）

【課題】出力波形のリップルを低減可能な半導体集積回路を提供する。
【解決手段】例えば、高周波スイッチ回路ＲＦＳＷと、そのオン・オフを制御するスイッチ制御回路ＳＷＣＴＬを備え、ＳＷＣＴＬは、２個のダウンコンバータ回路ＶＧＥＮ１，ＶＧＥＮ２と、レベルシフト回路ＬＳ［１］〜ＬＳ［４］を備える。各ＬＳ［ｎ］は、レベルシフト段ＬＳＳＧ［ｎ］とその後段に接続された出力段ＯＴＳＧ［ｎ］を持ち、ＲＦＳＷは、ＯＴＳＧ［ｎ］からの制御信号ＯＵＴ［ｎ］によって制御される。ＬＳＳＧ［ｎ］は、ＶＧＥＮ１からの負の電源電圧（−ＶＳＳ１）を用いて動作し、ＯＴＳＧ［ｎ］は、ＶＧＥＮ２からの負の電源電圧（−ＶＳＳ２）を用いて動作する。−ＶＳＳ１では、ＬＳＳＧ［ｎ］のレベルシフト動作に伴いリップルが生じ得るが、−ＶＳＳ２ではＯＴＳＧ［ｎ］の動作がスイッチング動作であるためリップルが生じ難い。 （もっと読む）

【課題】２次高調波歪みの発生を抑制することができる高周波スイッチ回路を提供することである。
【解決手段】本発明にかかる高周波スイッチ回路は、共通端子と第１の端子との間に配置された第１のスイッチ（Ｔ１１〜Ｔ１４）と、共通端子と第２の端子との間に配置された第２のスイッチ（Ｔ２１〜Ｔ２４）と、を少なくとも備える。第１のスイッチが備える電界効果トランジスタには、第１のスイッチがオフ状態の時に生成される寄生容量を相殺する補償容量（Ｃｄｂ１１〜Ｃｄｂ１４）がドレインとボディとの間、またはソースとボディとの間に形成されている。また、第２のスイッチが備える電界効果トランジスタには、第２のスイッチがオフ状態の時に生成される寄生容量を相殺する補償容量（Ｃｄｂ２１〜Ｃｄｂ２４）が、ドレインとボディとの間、またはソースとボディとの間に形成されている。 （もっと読む）

【課題】容量性負荷の静電容量と回路抵抗値とから決定される回路時定数が変化することによって生じる容量性負荷の充電速度または放電速度の変化を防止し、所望の駆動波形を得ることが可能な容量性負荷駆動回路を提供する。
【解決手段】容量性負荷駆動回路は、容量性負荷である複数の駆動素子と、複数のコンデンサーと、前記複数のコンデンサーに電力を供給する電源と、前記複数のコンデンサーと前記複数の駆動素子間の接続を切替える切替え手段と、前記切替え手段を制御する制御手段と、を有し、前記制御手段は、前記複数の駆動素子に対して印加される電荷容量の予測値に基づいて、前記切替え手段の接続状態を維持することを特徴とする。 （もっと読む）

【課題】信号経路に挿入されたフローティングボディ型のトランジスタを用いて高速動作と低消費電力動作が可能な半導体装置を提供する。
【解決手段】本発明の半導体装置において、フローティングボディ型のトランジスタＱ１０は、センスアンプの出力ノードＮＳ（第１の回路ノード）とローカル入出力線ＬＩＯ（第２の回路ノード）との間に挿入されている。トランジスタＱ１０のゲートにカラム選択信号ＹＳ（第１の信号）が供給され、カラム選択信号ＹＳがトランジスタＱ１０を非導通に保つ第１の論理レベルと導通方向に導く第２の論理レベルとの間で変化する。トランジスタＱ１０を利用しない回路状態時に、第２の論理レベルに近い第１及び第２の電圧レベルが出力ノードＮＳ及びローカル入出力線ＬＩＯに供給される。これにより、フローティングボディ型のトランジスタＱ１０のＣＶ特性を適切に制御し、ゲート容量を抑制することができる。 （もっと読む）

【課題】回路規模を大きくせずに複数のスイッチを貫通電流が流れないように確実に導通非導通のタイミングを制御するスイッチタイミング制御回路を提供する。
【解決手段】複数のデータフリップフロップが縦続接続され、縦続接続されたデータフリップフロップには共通のクロック信号が接続され、それぞれ前段のデータ出力信号が後段のデータ入力信号として接続され、初段のデータ入力信号には、最終段のデータ出力信号の論理が反転されて接続された分周回路と、複数のデータフリップフロップのうちそれぞれ複数の異なるデータフリップフロップの出力信号が入力端子に接続された複数の組み合わせ論理回路と、複数の組み合わせ論理回路の出力信号によりそれぞれ導通、非導通が制御される複数のスイッチと、を備える。 （もっと読む）

【課題】少なくとも２５ＧＨｚ帯の高周波帯で高性能な特性が得られる高周波スイッチ回路を提供する。
【解決手段】第３整合回路１１２及び第４整合回路１２２は、マイクロストリップライン等の分布定数回路で構成されており、特性インピーダンスがＺ０で線路長が１／４波長となるように形成されている。第３整合回路１１２と第１スイッチ１１３、及び第４整合回路１２２と第２スイッチ１２３をそれぞれ組み合わせることで、送信側高周波スイッチ１１０及び受信側高周波スイッチ１２０を、ショートまたはオープンの状態に切り替えることができる。送信側高周波スイッチ１１０または受信側高周波スイッチ１２０がショート状態になるとそのスイッチが閉となり、オープン状態になると開となる。 （もっと読む）

【課題】メモリの出力バッファの平均電流値を低減し、消費電流を抑制すること。
【解決手段】本発明に係る半導体装置は、メモリリードアドレスＤの連続性を判定し、判定結果Ｈを出力するアドレス連続性判定回路２３と、判定結果Ｈに基づいて、メモリリードアドレスＤに対応するリードデータを出力するメモリの出力バッファ２２の駆動能力を制御する駆動能力切り替え制御回路２４と、ＣＰＵの要求リードアドレスＡに対応するリードデータが当該ＣＰＵへ到達するまでの期間に、ＣＰＵ要求リードアドレスＡに連続する予想アドレスを生成するアドレス生成部１２と、予想アドレスに対応するリードデータを格納するプリロードバッファ１４を備える。 （もっと読む）

【課題】高電圧処理能力および改善された実行能力を有する効率的なスイッチング回路を提供する。
【解決手段】第１および第２のＩＩＩ−Ｖ族トランジスタを有し、第２のＩＩＩ−Ｖ族トランジスタは、第１のＩＩＩ−Ｖ族トランジスタよりも大きな降伏電圧を有する。さらに、第１のＩＩＩ−Ｖ族トランジスタと並列に配置されるシリコンダイオードを有し、この並列配置は、第２のＩＩＩ−Ｖ族トランジスタと直列に接続、効率的な３端子デバイスであり、第１端子は第２のＩＩＩ−Ｖ族トランジスタのゲート、第１のＩＩＩ−Ｖ族トランジスタのソースおよびシリコンダイオードのアノードに結合する。第２端子は第１のＩＩＩ−Ｖ族トランジスタのゲートと結合し、第３端子は第２ＩＩＩ−Ｖ族トランジスタのドレインと結合する。 （もっと読む）

【課題】商用交流電源から電子機器への電力供給をオン又はオフするために使用者が操作するスイッチ部品として、各国の安全規格を満たさないスイッチ部品であっても自在に利用可能な電子スイッチ装置を提供すること。
【解決手段】本発明によれば、発振手段が、操作スイッチにより二次側コイルの両端が開放されると発振し、該二次側コイルの両端が短絡されると、一次側コイルのインダクタ値の減少に起因し発振が停止するので、二次側コイルの両端の状態が発振手段からの出力の出力態様に反映される。よって、かかる出力態様に基づくことにより、電力供給路の導通又は遮断を操作スイッチの操作状態に応じて行うことができる。ここで、操作スイッチが接続される二次側コイルは、一次側コイルに対して絶縁されているので、各国の安全規格を満たさないスイッチ部品を操作スイッチとして使用したとしても、操作スイッチを操作する使用者の安全を確保できる。 （もっと読む）

【課題】 電源遮断機能を有するLSIにおいて、電源遮断をオンオフするときにリーク電流による電流が急激に変化すると電源線にノイズを生ずる。
【解決手段】 情報処理装置であって、回路ブロックと、前記回路ブロックに電源を供給するためのローカル電源線と、電源線と、前記電源線と前記ローカル電源線の間にそのソース―ドレイン経路が設けられる第１のトランジスタとを有し、前記第１のトランジスタは、第１の状態においてはオフ状態に制御され、第２の状態においてはオン状態に制御され、前記第１の状態から前記第２の状態に移行する際に、前記第１のトランジスタは、前記第１のトランジスタのソース―ドレイン経路を流れる電流の変化率が、所定の値を超えないように制御されることを特徴とする。 （もっと読む）