高周波スイッチ回路
【課題】少なくとも２５ＧＨｚ帯の高周波帯で高性能な特性が得られる高周波スイッチ回路を提供する。
【解決手段】第３整合回路１１２及び第４整合回路１２２は、マイクロストリップライン等の分布定数回路で構成されており、特性インピーダンスがＺ０で線路長が１／４波長となるように形成されている。第３整合回路１１２と第１スイッチ１１３、及び第４整合回路１２２と第２スイッチ１２３をそれぞれ組み合わせることで、送信側高周波スイッチ１１０及び受信側高周波スイッチ１２０を、ショートまたはオープンの状態に切り替えることができる。送信側高周波スイッチ１１０または受信側高周波スイッチ１２０がショート状態になるとそのスイッチが閉となり、オープン状態になると開となる。
【解決手段】第３整合回路１１２及び第４整合回路１２２は、マイクロストリップライン等の分布定数回路で構成されており、特性インピーダンスがＺ０で線路長が１／４波長となるように形成されている。第３整合回路１１２と第１スイッチ１１３、及び第４整合回路１２２と第２スイッチ１２３をそれぞれ組み合わせることで、送信側高周波スイッチ１１０及び受信側高周波スイッチ１２０を、ショートまたはオープンの状態に切り替えることができる。送信側高周波スイッチ１１０または受信側高周波スイッチ１２０がショート状態になるとそのスイッチが閉となり、オープン状態になると開となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、準ミリ波帯を利用した車載ＵＷＢレーダ等の高周波回路で用いられる高周波スイッチ回路に関するものである。
【背景技術】
【０００２】
従来より、高周波の信号系に用いられるスイッチ回路は、ＭＯＳ型ＦＥＴ等のＦＥＴを用いて構成される。このような高周波スイッチ回路では、図１１に示すように、ＦＥＴのゲート端子に供給する電圧をＨｉｇｈにしたときにドレインーソース端子間に電流が流れてＦＥＴがオンとなり、一方、ＦＥＴのゲート端子に供給する電圧をＬｏｗにしたときにドレインーソース端子間の電流が停止されてＦＥＴがオフとなる。そして、ＦＥＴがオンのときにスイッチがオンとなり、ＦＥＴがオフのときにスイッチがオフとなるように構成されるのが一般的である。
【０００３】
また、別の高周波スイッチ回路として、特許文献１、２ではＰＩＮダイオードを用いて構成されたものが開示されている。特許文献１の高周波スイッチ回路では、ＰＩＮダイオードが入力端と出力端の間に設けられ、これと並列に共振回路が接続されている。共振回路は、ＰＩＮダイオードに順方向バイアスが供給されていないときに、ＰＩＮダイオードに生じる寄生コンデンサとともに少なくとも２つの異なる所定周波数帯で共振して所定周波数帯の信号の入力端から出力端への通過を阻止している。また、特許文献２には、電気性能のばらつき等を改善するためのＰＩＮダイオードを用いた高周波スイッチ回路の構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２７４２４１号公報
【特許文献２】特開２００７−１４２７４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のＦＥＴを用いた従来の高周波スイッチ回路では、利用できる周波数帯が２０ＧＨｚ以下となっており、その周波数特性が２０ＧＨｚ以上に対応していない。また、特許文献１、２に記載のＰＩＮダイオードを用いた高周波スイッチ回路でも、やはり利用できる周波数帯が２０ＧＨｚ以下となっており、その周波数特性が２０ＧＨｚ以上に対応していない。
【０００６】
そこで、本発明は上記問題を解決するためになされたものであり、少なくとも２５ＧＨｚ帯の高周波帯で高性能な特性が得られる高周波スイッチ回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の高周波スイッチ回路の第１の態様は、アンテナポートと送信ポートと受信ポートとが第１接続部で接続され、所定の高周波信号を前記送信ポートから前記アンテナポートに伝送させるか、または前記高周波信号を前記アンテナポートから前記受信ポートに伝送させるか、のいずれか一方に切り替える高周波スイッチ回路であって、前記送信ポートと前記第１接続部との間に接続される第１整合回路と、前記受信ポートと前記第１接続部との間に接続される第２整合回路と、前記送信ポートと前記第１整合回路との間の第２接続部に一端が接続される第３整合回路と、前記第３整合回路の他端に接続されて該第３整合回路をショートまたはオープンに切り替える第１スイッチと、前記受信ポートと前記第２整合回路との間の第３接続部に一端が接続される第４整合回路と、前記第４整合回路の他端に接続されて該第４整合回路をショートまたはオープンに切り替える第２スイッチと、を備え、前記送信ポートから前記アンテナポートに前記高周波信号を伝送するときは、前記第１スイッチを閉として前記第３整合回路をショートにする一方、前記第２スイッチを開として前記第４整合回路をオープンにし、前記アンテナポートから前記受信ポートに高周波信号を伝送するときは、前記第１スイッチを開として前記第３整合回路をオープンにする一方、前記第２スイッチを閉として前記第４整合回路をショートにすることを特徴とする。
【０００８】
本発明の高周波スイッチ回路の他の態様は、一端が前記第１接続部に接続され、他端が接地された第５整合回路をさらに備えていることを特徴とする。
【０００９】
本発明の高周波スイッチ回路の他の態様は、前記第１スイッチ及び前記第２スイッチはそれぞれ、順方向バイアスのときの抵抗値が所定の基準抵抗値以下であり逆方向バイアスのときのキャパシタンスが所定の基準容量値以下であるＰＩＮダイオードと、前記ＰＩＮダイオードを順方向バイアス又は逆方向バイアスにするための電源を供給する電源供給回路と、を備えて構成され、前記ＰＩＮダイオードのアノード端子が前記電源供給回路に接続されるとともにカソード端子が前記第３整合回路または前記第４整合回路の他端に接続され、前記ＰＩＮダイオードが順方向バイアスのときに閉となり、前記ＰＩＮダイオードが逆方向バイアスのときに開となることを特徴とする。
【００１０】
本発明の高周波スイッチ回路の他の態様は、前記ＰＩＮダイオードのアノード端子には、前記電源供給回路と並列に所定の広帯域の周波数に対応するラジアルスタブが接続されていることを特徴とする。
【００１１】
本発明の高周波スイッチ回路の他の態様は、前記電源供給回路は、ソース端子が所定の正電源に接続されたＰチャネル型のＭＯＳ型ＦＥＴと、ソース端子が所定の負電源に接続されたＮチャネル型のＭＯＳ型ＦＥＴと、前記Ｐチャネル型のＭＯＳ型ＦＥＴのドレイン端子に接続された保護抵抗と、前記Ｎチャネル型のＭＯＳ型ＦＥＴのドレイン端子に接続された別の保護抵抗と、を備え、前記Ｐチャネル型のＭＯＳ型ＦＥＴ及び前記Ｎチャネル型のＭＯＳ型ＦＥＴのそれぞれのゲート端子にＨｉｇｈ信号が入力されると、前記Ｐチャネル型のＭＯＳ型ＦＥＴがオンとなる一方前記Ｎチャネル型のＭＯＳ型ＦＥＴがオフとなって前記正電源が前記保護抵抗を経由して出力され、前記Ｐチャネル型のＭＯＳ型ＦＥＴ及び前記Ｎチャネル型のＭＯＳ型ＦＥＴのそれぞれのゲート端子にＬｏｗ信号が入力されると、前記Ｐチャネル型のＭＯＳ型ＦＥＴがオフとなる一方前記Ｎチャネル型のＭＯＳ型ＦＥＴがオンとなって前記負電源が前記別の保護抵抗を経由して出力されることを特徴とする。
【００１２】
本発明の高周波スイッチ回路の他の態様は、前記高周波信号は、準ミリ波帯の信号であることを特徴とする。
【００１３】
本発明の高周波スイッチ回路の他の態様は、前記第５整合回路の線路長は、前記高周波信号の２倍波の１／４波長に略等しいことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、少なくとも２５ＧＨｚ帯の高周波帯で高性能な特性が得られる高周波スイッチ回路を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係る高周波スイッチ回路の等価回路図である。
【図２】第１実施形態の高周波スイッチ回路を備える送受信システムの概略構成を示すブロック図である。
【図３】ダイオードの順方向バイアス時及び逆方向バイアス時の等価回路図である。
【図４】第１実施形態の高周波スイッチ回路の回路図である。
【図５】第１実施形態の高周波スイッチ回路の送信時及び受信時の状態を示す等価回路図である。
【図６】電源供給回路の構成を示す回路図である。
【図７】電源供給回路のＭＯＳ型ＦＥＴの動作を示す説明図である。
【図８】電源供給回路を接続した第１実施形態の高周波スイッチ回路の全体構成を示す回路図である。
【図９】第１実施形態の高周波スイッチ回路の状態遷移を示す説明図である。
【図１０】第１実施形態の高周波スイッチ回路の挿入損失特性を示すグラフである。
【図１１】ＭＯＳ型ＦＥＴを用いた従来の高周波スイッチ回路の動作を示す回路図である。
【発明を実施するための形態】
【００１６】
本発明の好ましい実施の形態における高周波スイッチ回路について、図面を参照して詳細に説明する。同一機能を有する各構成部については、図示及び説明簡略化のため、同一符号を付して示す。本発明は、準ミリ波帯を利用した車載ＵＷＢレーダ等の高周波回路で用いられる高周波スイッチ回路に関するものである。
【００１７】
本発明の実施の形態に係る高周波スイッチ回路を、図１、２を用いて説明する。図１は、本実施形態の高周波スイッチ回路１００の構成を示す等価回路図であり、図２は、高周波スイッチ回路１００を備える送受信システムの概略構成を示すブロック図である。本実施形態の高周波スイッチ回路１００は、アンテナポート１０１、送信ポート１０２、及び受信ポート１０３の３つのポートを有してＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）の構成となっている。アンテナポート１０１には送信と受信に共用のアンテナ１０が接続され、送信ポート１０２及び受信ポート１０３には、それぞれ送信信号を出力する送信系回路１１と受信信号を処理する受信系回路１２が接続される。
【００１８】
高周波スイッチ回路１００は、スイッチ動作として、アンテナポート１０１と信号伝送が可能なポートを、送信ポート１０２と受信ポート１０３との間で切り替えている。すなわち、アンテナポート１０１に接続される第１接続部１０４から送信ポート１０２側に送信側高周波スイッチ１１０が設けられ、受信ポート１０３側に受信側高周波スイッチ１２０が設けられており、送信側高周波スイッチ１１０と受信側高周波スイッチ１２０とが交互に開閉される。
【００１９】
送信時には、送信側高周波スイッチ１１０を閉にして送信ポート１０２とアンテナポート１０１との間で信号伝送を可能にするとともに、受信側高周波スイッチ１２０を開にして受信ポート１０２とアンテナポート１０１との間で信号伝送を不可にしている。また、受信時には、送信側高周波スイッチ１１０を開にして送信ポート１０２とアンテナポート１０１との間で信号伝送を不可にするとともに、受信側高周波スイッチ１２０を閉にして受信ポート１０２とアンテナポート１０１との間で信号伝送を可能にしている。
【００２０】
本実施形態の高周波スイッチ回路１００では、２０ＧＨｚ以上の高周波信号に対するスイッチ動作を可能にするために、送信側高周波スイッチ１１０及び受信側高周波スイッチ１２０を所定の分布定数回路と所定のスイッチを用いて構成しており、この分布定数回路をショートまたはオープンにすることでスイッチ動作を実現している。
【００２１】
図１において、第１接続部１０４から送信ポート１０２への伝送線路を第１整合回路１０５で表し、第１接続部１０４から受信ポート１０３への伝送線路を第２整合回路１０６で表している。送信側高周波スイッチ１１０は、第２接続部１１１から第１整合回路１０５と並列に第３整合回路１１２が接続され、第３整合回路１１２に第１スイッチ１１３が接続されている。また、受信側高周波スイッチ１２０は、第３接続部１２１から第２整合回路１０６と並列に第４整合回路１２２が接続され、第４整合回路１２２に第２スイッチ１２３が接続されている。
【００２２】
第１整合回路１０５、第２整合回路１０６、第３整合回路１１２、及び第４整合回路１２２は、マイクロストリップライン等の分布定数回路で構成されており、特性インピーダンスがＺ０で線路長が１／４波長となるように形成されている。このような特性を有する第３整合回路１１２と第１スイッチ１１３、及び第４整合回路１２２と第２スイッチ１２３をそれぞれ組み合わせることで、送信側高周波スイッチ１１０及び受信側高周波スイッチ１２０を、ショートまたはオープンの状態に切り替えることができるようにしている。送信側高周波スイッチ１１０または受信側高周波スイッチ１２０がショート状態になるとそのスイッチが閉となり、オープン状態になると開となる。
【００２３】
上記のような特性を有する第１スイッチ１１３及び第２スイッチ１２３として、ＰＩＮダイオードを用いることができる。ＰＩＮダイオードは、オン時に残留インダクタンスＬｆを有し、オフ時にキャパシタンスＣｊを有しており、ＰＩＮダイオードがオンのときをスイッチ閉の状態とし、オフのときをスイッチ開の状態とすることができる。以下では、第１スイッチ１１３及び第２スイッチ１２３にＰＩＮダイオードを用いるものとし、第１スイッチ１１３及び第２スイッチ１２３を、第１ＰＩＮダイオード１１３及び第２ＰＩＮダイオード１２３として説明する。
【００２４】
ＰＩＮダイオードに正電源または負電源を供給したときの状態を、図３に示す等価回路図を用いて説明する。一般に、図３（ａ）に示すダイオードＤに順方向バイアスを供給すると、図３（ｂ）に示すような抵抗Ｒｆと等価になり、逆方向バイアスを供給すると図３（ｃ）に示すような抵抗ＲｒとキャパシタンスＣｊとを直列に接続した等価回路になる。
【００２５】
従来、高周波スイッチに用いられるＰＩＮダイオードＤは、図３（ｂ）に示す順方向バイアス供給時には、バイアス電流を大きくするほど、高周波信号に対して低インピーダンス状態になる。また、図３（ｃ）に示す逆方向バイアス供給時には、バイアス電流がバイアス電圧に依存せずほぼ一定となり、ＰＩＮダイオードＤのキャパシタンスＣｊを０．５ｐＦ程度以上５ｐＦ程度以下とすることで、高周波信号に対してＰＩＮダイオードＤが高インピーダンス状態（リアクタンス成分が主体）となるようにしていた。
【００２６】
順方向バイアス時における等価回路の抵抗Ｒｆの値は、バイアス電流を小さくしていくとそれに反比例して大きくなることから、順方向バイアスを供給したオン状態における挿入損失と逆方向バイアスを供給したオフ状態におけるアイソレーションは、それぞれＰＩＮダイオードのオン時の抵抗Ｒｆとオフ時のキャパシタンスＣjで決めることができる。
【００２７】
しかしながら、従来のＰＩＮダイオードを用いた高周波スイッチでは、２０ＧＨｚ以上の準ミリ波帯に対応できない。本実施形態では、第３整合回路１１２と第１ＰＩＮダイオード１１３、及び第４整合回路１２２と第２ＰＩＮダイオード１１４を用いて送信側高周波スイッチ１１０及び受信側高周波スイッチ１２０を構成することで、準ミリ波に対応しかつ周波数広帯域化を実現できる高周波スイッチ回路１００を提供することが可能となっている。
【００２８】
本実施形態の高周波スイッチ回路１００では、ＰＩＮダイオード１１３、１２３として、オン時の直列抵抗Ｒｆ（主に残留インダクタンスＬｆによるリアクタンス成分）が小さく、かつオフ時のキャパシタンスＣｊが小さいＰＩＮダイオードを用いる必要がある。抵抗Ｒｆ及びキャパシタンスＣｊが次式
Ｒｆ＜５［Ω］
Ｃj＜０．０５［ｐＦ］
を満たし、かつ高周波信号に対応したＰＩＮダイオードを用いるのがよい。
【００２９】
第１ＰＩＮダイオード１１３は、カソード端子が送信ポート１０２側の第３整合回路１１２に接続され、アノード端子は順方向バイアス又は逆方向バイアスを供給するための電源供給回路に接続される。同様に、第２ＰＩＮダイオード１２３は、カソード端子が受信ポート１０３側の第４整合回路１２２に接続され、アノード端子は電源供給回路に接続される。第１ＰＩＮダイオード１１３及び第２ＰＩＮダイオード１２３のそれぞれのオン／オフ動作は、アノード端子側に正電源が供給されたときにオン状態になり、負電源が供給されたときにオフ状態になる。
【００３０】
図１に示す高周波スイッチ回路１００では、上記構成に加えて特性インピーダンスＺＭの第５整合回路１０７が第１接続部１０４に接続されている。この第５整合回路１０７は、第１ＰＩＮダイオード１１３または第２ＰＩＮダイオード１２３がオンのときの直流成分をショートさせている。また、送信ポート１０２から送信信号に混在して入力される送信信号の２倍波を抑制するように構成されている。すなわち、第５整合回路１０７の線路長は、２倍波の波長λ’の１／４となるように形成されている。第５整合回路１０７は、送信系及び受信系の信号系回路に影響を与えることはない。
【００３１】
送信側高周波スイッチ１１０及び受信側高周波スイッチ１２０の回路構成を詳細化した本実施形態の高周波スイッチ回路１００の回路図を図４に示す。送信側高周波スイッチ１１０及び受信側高周波スイッチ１２０が、例えば２５ＧＨｚ帯の準ミリ波帯に対応できるようにするには、第１ＰＩＮダイオード１１３及び第２ＰＩＮダイオード１２３として、オン時の直列抵抗Ｒｆが５Ωより低い低抵抗で、オフ時のキャパシタンスＣjが０．０５ｐＦより低い低キャパシタンスのものを用いる必要がある。
【００３２】
本実施形態では、第１ＰＩＮダイオード１１３及び第２ＰＩＮダイオード１２３のアノード端子側を高周波信号に対し接地された状態にするために、それぞれのアノード端子側に第１ラジアルスタブ１１４及び第２ラジアルスタブ１２４を接続している。ラジアルスタブは、所定の高周波特性が広帯域の周波数に対して得られるものである。ラジアルスタブによりアノード端子側を高周波信号に対し接地された状態にすることで、アノード端子側に接続される電源供給回路が送信系及び受信系の信号系回路に影響するのを防止している。
【００３３】
第１ＰＩＮダイオード１１３と第１ラジアルスタブ１１４との間、及び第２ＰＩＮダイオード１２３と第２ラジアルスタブ１２４との間には、正電源及び負電源を供給するための第１バイアスポート１１５、及び第２バイアスポート１２５が接続されている。それぞれのバイアスポートには所定の電源供給回路が接続される。
【００３４】
ラジアルスタブは周波数の広帯域化に寄与できることから、第１ラジアルスタブ１１４及び第２ラジアルスタブ１２４をアノード端子側に接続することで、第１バイアスポート１１５及び第２バイアスポート１２５に接続される電源供給回路が送信系及び受信系の信号系回路に影響するのを広帯域で防止している。これにより、準ミリ波帯において低挿入損失、広帯域化を実現すると同時に、電源供給回路が高周波信号に対して高いアイソレーションを確保することができ、周波数特性に影響する寄生容量を除去することができる。
【００３５】
図４に示す回路構成では、高周波スイッチ回路１００の特性を最適化するために、第３整合回路１１２、第４整合回路１２２、第１ラジアルスタブ１１４及び第２ラジアルスタブ１２４の特性インピーダンスを、第１整合回路１０５及び第２整合回路１０６の特性インピーダンスＺ０とは異なるＺｃとしている。
【００３６】
次に、送信ポート１０２から高周波信号を入力してアンテナポート１０１に伝送させる送信時の高周波スイッチ回路１００の状態、及びアンテナポート１０１から入力した高周波信号を受信ポート１０３に伝送させる受信時の高周波スイッチ回路１００の状態を、図５を用いて説明する。図５は、送信時及び受信時の高周波スイッチ回路１００の状態を示す等価回路図である。
【００３７】
送信時には、第１バイアスポート１１５に正電源が供給される一方、第２バイアスポート１２５に負電源が供給される。これにより、第１ＰＩＮダイオード１１３が順方向バイアス供給によりオン状態になり、第２ＰＩＮダイオード１２３が逆方向バイアス供給によりオフ状態になる。このとき、図５（ａ）の等価回路に示すように、第１ＰＩＮダイオード１１３を示すオン時の直列抵抗Ｒｆ１が低インピーダンス状態となり、伝送線路長λ／４の第３整合回路１１２によりショート状態が作り出される。その結果、送信側高周波スイッチ１１０がオンとなって送信ポート１０２からアンテナポート１０１への高周波信号の伝送が可能となる。
【００３８】
一方、第２ＰＩＮダイオード１２３を示すオフ時の等価回路のキャパシタＣｊ２が高インピーダンス状態となり、伝送線路長λ／４の第４整合回路１２２によりオープン状態が作り出される。その結果、受信側高周波スイッチ１２０がオフとなってアンテナポート１０１から受信ポート１０３への高周波信号の伝送が遮断される。
【００３９】
受信時には、第１バイアスポート１１５に負電源が供給される一方、第２バイアスポート１２５に正電源が供給される。これにより、第１ＰＩＮダイオード１１３が逆方向バイアス供給によりオフ状態になり、第２ＰＩＮダイオード１２３が順方向バイアス供給によりオン状態になる。このとき、図５（ｂ）に示すように、第１ＰＩＮダイオード１１３のオフ時のキャパシタＣｊ１が高インピーダンス状態となり、第３整合回路１１２によりオープン状態が作り出される。一方、第２ＰＩＮダイオード１１３のオン時の直列抵抗Ｒｆ２が低インピーダンス状態となり、第４整合回路１２２によりショート状態が作り出される。その結果、送信側高周波スイッチ１１０がオフとなる一方、受信側高周波スイッチ１２０がオンとなる。
【００４０】
次に、第１バイアスポート１１５及び第２バイアスポート１２５に接続される電源供給回路を、図６の回路図を用いて説明する。同図に示す電源供給回路１３０は、ＭＯＳ型ＦＥＴ１３１、１３２と、保護抵抗１３３、１３４を備え、さらに正電源に接続される＋Ｖポート１３５、負電源に接続されるーＶポート１３６、及び制御信号を入力するバイアス制御ポート１３７を備えている。＋Ｖポート１３５に接続される正電源、またはーＶポート１３６に接続される負電源から供給される電源は、保護抵抗１３３または１３４を経由して第１バイアスポート１１５または第２バイアスポート１２５に供給される。保護抵抗１３３、１３４は、ＭＯＳ型ＦＥＴ１３１、１３２を保護するとともに、第１ＰＩＮダイオード１１３、第２ＰＩＮダイオード１２３に供給する電流値を決定している。
【００４１】
ＭＯＳ型ＦＥＴ１３１はＰチャネル型のＭＯＳＦＥＴであり、ソース端子が＋Ｖポート１３５に接続され、ドレイン端子が保護抵抗１３３に接続されている。また、ＭＯＳ型ＦＥＴ１３２はＮチャネル型のＭＯＳＦＥＴであり、ソース端子が−Ｖポート１３６に接続され、ドレイン端子が保護抵抗１３４に接続されている。ＭＯＳ型ＦＥＴ１３１、１３２のオン／オフ制御は、バイアス制御ポート１３７から入力されるＨｉｇｈまたはＬｏｗの制御信号がそれぞれのゲートに供給されることで行われる。
【００４２】
電源供給回路１３０から第１バイアスポート１１５または第２バイアスポート１２５に正電源を供給するときは、バイアス制御ポート１３７からＨｉｇｈの制御信号をＭＯＳ型ＦＥＴ１３１、１３２に供給する。これにより、Ｐチャネル型のＭＯＳ型ＦＥＴ１３１は、ソース−ドレイン間がオンとなり、＋Ｖポート１３５から保護抵抗１３３を介して第１バイアスポート１１５または第２バイアスポート１２５に正電源が供給される。これに対し、Ｎチャネル型のＭＯＳ型ＦＥＴ１３１は、ソース−ドレイン間がオフとなる。
【００４３】
一方、電源供給回路１３０から第１バイアスポート１１５または第２バイアスポート１２５に負電源を供給するときは、バイアス制御ポート１３７からＬｏｗの制御信号をＭＯＳ型ＦＥＴ１３１、１３２に供給する。これにより、Ｐチャネル型のＭＯＳ型ＦＥＴ１３１は、ソース−ドレイン間がオフとなるのに対し、Ｎチャネル型のＭＯＳ型ＦＥＴ１３１は、ソース−ドレイン間がオンとなる。そして、−Ｖポート１３６から保護抵抗１３４を介して第１バイアスポート１１５または第２バイアスポート１２５に負電源が供給される。
【００４４】
ＭＯＳ型ＦＥＴ１３１、１３２にＨｉｇｈまたはＬｏｗの制御信号を供給するのに、汎用デジタルＩＣを用いることができる。汎用デジタルＩＣをバイアス制御ポート１３７に接続し、この汎用デジタルＩＣでＨｉｇｈまたはＬｏｗの制御信号を所定のタイミングで作成して出力する。これにより、電源供給回路１３０から正電源または負電源が供給されて高周波スイッチ回路１００が動作し、アンテナポート１０１が送信ポート１０２と受信ポート１０３のいずれか一方と信号伝送可能になる。
【００４５】
上記説明の電源供給回路１３０の動作を図７に示す。図７は、バイアス制御ポート１３７から供給される制御信号に従って、ＭＯＳ型ＦＥＴ１３１、１３２のオン／オフ状態、及び電源供給回路１３０から出力される電源、のそれぞれの変化を示している。制御信号がＨｉｇｈのときは、ＭＯＳ型ＦＥＴ１３１がオン、ＭＯＳ型ＦＥＴ１３２がオフとなり、電源供給回路１３０から正電源が供給される。また、制御信号がＬｏｗのときは、ＭＯＳ型ＦＥＴ１３１がオフ、ＭＯＳ型ＦＥＴ１３２がオンとなり、電源供給回路１３０から負電源が供給される。
【００４６】
本実施形態の高周波スイッチ回路１００に電源供給回路１３０を接続した全体構成の回路図を図８に示す。２つの電源供給回路１３０が、第１バイアスポート１１５及び第２バイアスポート１２５のそれぞれに接続される。ここで、第１バイアスポート１１５に接続される電源供給回路１３０のバイアス制御ポートを１３７ａとし、第２バイアスポート１２５に接続される電源供給回路１３０のバイアス制御ポートを１３７ｂとするとき、バイアス制御ポート１３７ａ、１３７ｂに供給される制御信号によって、高周波スイッチ回路１００の状態がどのように遷移するかを、表１及び図９を用いて説明する。
【表１】
【００４７】
制御信号の一例として、表１及び図９では、ケース１でバイアス制御ポート１３７ａ、１３７ｂの両方にＬｏｗを供給している。このとき、送信側高周波スイッチ１１０、受信側高周波スイッチ１２０ともオフになり、送信ポート１０２、受信ポート１０３ともアンテナポート１０１と遮断されている。ケース２では、バイアス制御ポート１３７ａにＨｉｇｈを供給し、バイアス制御ポート１３７ｂにＬｏｗを供給している。このとき、送信側高周波スイッチ１１０がオン、受信側高周波スイッチ１２０がオフとなり、送信ポート１０２からアンテナポート１０１に信号伝送可能となる一方、受信ポート１０３とアンテナポート１０１との間は遮断される。
【００４８】
ケース３では、バイアス制御ポート１３７ａにＬｏｗを供給し、バイアス制御ポート１３７ｂにＨｉｇｈを供給している。このとき、送信側高周波スイッチ１１０がオフ、受信側高周波スイッチ１２０がオンとなり、アンテナポート１０１から受信ポート１０３に信号伝送可能となる一方、送信ポート１０２とアンテナポート１０１との間は遮断される。なお、バイアス制御ポート１３７ａ、１３７ｂの両方にＨｉｇｈが供給されると、アンテナポート１０１が送信ポート１０２と受信ポート１０３の両方と信号伝送可能になってしまうが、バイアス制御ポート１３７ａ、１３７ｂに接続される汎用デジタルＩＣにおいて、バイアス制御ポート１３７ａ、１３７ｂの両方にＨｉｇｈが供給されないように論理回路で制御している。
【００４９】
高周波スイッチ回路１００の挿入損失特性（Ｓ２１特性）を図１０に示す。同図では、送信側高周波スイッチ１１０をオン／オフしたときの送信ポート１０２からアンテナポート１０１への挿入損失を（ａ）に示し、受信側高周波スイッチ１２０をオン／オフしたときのアンテナポート１０１から受信ポート１０３への挿入損失を（ｂ）に示している。送信側高周波スイッチ１１０及び受信側高周波スイッチ１２０とも、オン時には挿入損失が小さく（Ｓ２１の絶対値が小さい）、オフ時には挿入損失が大きく（Ｓ２１の絶対値が大きい）なることがわかる。各スイッチとも、オン時には第３整合回路／第４整合回路１２２でショート状態が作り出されるのに対し、オフ時には第３整合回路／第４整合回路１２２でオープン状態が作り出されて高いアイソレーションが得られる。
【００５０】
本実施形態の高周波スイッチ回路１００では、図１０に示すようなスイッチ切り換えを、切り換え時間１μｓ以下の高速に行うことが可能である。また、オフ時のアイソレーションとして、周波数２５ＧHｚで２０ｄＢ以上を実現することができる。このように、本実施形態の高周波スイッチ回路１００は、準ミリ波帯の高周波信号に対し高性能なスイッチ動作を実現している。
【００５１】
上記説明のように、本発明によれば、閉のときに低抵抗を有し開のときに低キャパシタンスを有するスイッチと所定の分布定数回路を用いて構成することにより、少なくとも２５ＧＨｚ帯の高周波帯で高性能な特性が得られる高周波スイッチ回路を提供することが可能となる。また、上記のような特性を有するスイッチとしてＰＩＮダイオードを用いることで、回路構成及び回路規模を簡略化し、低消費電力化、低コスト化を実現することが可能となる。さらに、上記のスイッチに用いるＰＩＮダイオードを樹脂モールドすることで、ＰＩＮダイオードの取り扱いが容易になるとともに高信頼性を確保することができる。
【００５２】
なお、本実施の形態における記述は、本発明に係る高周波スイッチ回路の一例を示すものであり、これに限定されるものではない。本実施の形態における高周波スイッチ回路の細部構成及び詳細な動作等に関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【符号の説明】
【００５３】
１０ アンテナ
１１ 送信系回路
１２ 受信系回路
１００ 高周波スイッチ回路
１０１ アンテナポート
１０２ 送信ポート
１０３ 受信ポート
１０４ 第１接続部
１０５ 第１整合回路
１０６ 第２整合回路
１０７ 第５整合回路
１１０ 送信側高周波スイッチ
１１１ 第２接続部
１１２ 第３整合回路
１１３ 第１ＰＩＮダイオード（第１スイッチ）
１１４ 第１ラジアルスタブ
１１５ 第１バイアスポート
１２０ 受信側高周波スイッチ
１２１ 第３接続部
１２２ 第４整合回路
１２３ 第２ＰＩＮダイオード（第２スイッチ）
１２４ 第２ラジアルスタブ
１２５ 第２バイアスポート
１３０ 電源供給回路
１３１、１３２ ＭＯＳ型ＦＥＴ
１３３、１３４ 保護抵抗
１３５ ＋Ｖポート
１３６ ーＶポート
１３７ バイアス制御ポート
【技術分野】
【０００１】
本発明は、準ミリ波帯を利用した車載ＵＷＢレーダ等の高周波回路で用いられる高周波スイッチ回路に関するものである。
【背景技術】
【０００２】
従来より、高周波の信号系に用いられるスイッチ回路は、ＭＯＳ型ＦＥＴ等のＦＥＴを用いて構成される。このような高周波スイッチ回路では、図１１に示すように、ＦＥＴのゲート端子に供給する電圧をＨｉｇｈにしたときにドレインーソース端子間に電流が流れてＦＥＴがオンとなり、一方、ＦＥＴのゲート端子に供給する電圧をＬｏｗにしたときにドレインーソース端子間の電流が停止されてＦＥＴがオフとなる。そして、ＦＥＴがオンのときにスイッチがオンとなり、ＦＥＴがオフのときにスイッチがオフとなるように構成されるのが一般的である。
【０００３】
また、別の高周波スイッチ回路として、特許文献１、２ではＰＩＮダイオードを用いて構成されたものが開示されている。特許文献１の高周波スイッチ回路では、ＰＩＮダイオードが入力端と出力端の間に設けられ、これと並列に共振回路が接続されている。共振回路は、ＰＩＮダイオードに順方向バイアスが供給されていないときに、ＰＩＮダイオードに生じる寄生コンデンサとともに少なくとも２つの異なる所定周波数帯で共振して所定周波数帯の信号の入力端から出力端への通過を阻止している。また、特許文献２には、電気性能のばらつき等を改善するためのＰＩＮダイオードを用いた高周波スイッチ回路の構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２７４２４１号公報
【特許文献２】特開２００７−１４２７４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のＦＥＴを用いた従来の高周波スイッチ回路では、利用できる周波数帯が２０ＧＨｚ以下となっており、その周波数特性が２０ＧＨｚ以上に対応していない。また、特許文献１、２に記載のＰＩＮダイオードを用いた高周波スイッチ回路でも、やはり利用できる周波数帯が２０ＧＨｚ以下となっており、その周波数特性が２０ＧＨｚ以上に対応していない。
【０００６】
そこで、本発明は上記問題を解決するためになされたものであり、少なくとも２５ＧＨｚ帯の高周波帯で高性能な特性が得られる高周波スイッチ回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の高周波スイッチ回路の第１の態様は、アンテナポートと送信ポートと受信ポートとが第１接続部で接続され、所定の高周波信号を前記送信ポートから前記アンテナポートに伝送させるか、または前記高周波信号を前記アンテナポートから前記受信ポートに伝送させるか、のいずれか一方に切り替える高周波スイッチ回路であって、前記送信ポートと前記第１接続部との間に接続される第１整合回路と、前記受信ポートと前記第１接続部との間に接続される第２整合回路と、前記送信ポートと前記第１整合回路との間の第２接続部に一端が接続される第３整合回路と、前記第３整合回路の他端に接続されて該第３整合回路をショートまたはオープンに切り替える第１スイッチと、前記受信ポートと前記第２整合回路との間の第３接続部に一端が接続される第４整合回路と、前記第４整合回路の他端に接続されて該第４整合回路をショートまたはオープンに切り替える第２スイッチと、を備え、前記送信ポートから前記アンテナポートに前記高周波信号を伝送するときは、前記第１スイッチを閉として前記第３整合回路をショートにする一方、前記第２スイッチを開として前記第４整合回路をオープンにし、前記アンテナポートから前記受信ポートに高周波信号を伝送するときは、前記第１スイッチを開として前記第３整合回路をオープンにする一方、前記第２スイッチを閉として前記第４整合回路をショートにすることを特徴とする。
【０００８】
本発明の高周波スイッチ回路の他の態様は、一端が前記第１接続部に接続され、他端が接地された第５整合回路をさらに備えていることを特徴とする。
【０００９】
本発明の高周波スイッチ回路の他の態様は、前記第１スイッチ及び前記第２スイッチはそれぞれ、順方向バイアスのときの抵抗値が所定の基準抵抗値以下であり逆方向バイアスのときのキャパシタンスが所定の基準容量値以下であるＰＩＮダイオードと、前記ＰＩＮダイオードを順方向バイアス又は逆方向バイアスにするための電源を供給する電源供給回路と、を備えて構成され、前記ＰＩＮダイオードのアノード端子が前記電源供給回路に接続されるとともにカソード端子が前記第３整合回路または前記第４整合回路の他端に接続され、前記ＰＩＮダイオードが順方向バイアスのときに閉となり、前記ＰＩＮダイオードが逆方向バイアスのときに開となることを特徴とする。
【００１０】
本発明の高周波スイッチ回路の他の態様は、前記ＰＩＮダイオードのアノード端子には、前記電源供給回路と並列に所定の広帯域の周波数に対応するラジアルスタブが接続されていることを特徴とする。
【００１１】
本発明の高周波スイッチ回路の他の態様は、前記電源供給回路は、ソース端子が所定の正電源に接続されたＰチャネル型のＭＯＳ型ＦＥＴと、ソース端子が所定の負電源に接続されたＮチャネル型のＭＯＳ型ＦＥＴと、前記Ｐチャネル型のＭＯＳ型ＦＥＴのドレイン端子に接続された保護抵抗と、前記Ｎチャネル型のＭＯＳ型ＦＥＴのドレイン端子に接続された別の保護抵抗と、を備え、前記Ｐチャネル型のＭＯＳ型ＦＥＴ及び前記Ｎチャネル型のＭＯＳ型ＦＥＴのそれぞれのゲート端子にＨｉｇｈ信号が入力されると、前記Ｐチャネル型のＭＯＳ型ＦＥＴがオンとなる一方前記Ｎチャネル型のＭＯＳ型ＦＥＴがオフとなって前記正電源が前記保護抵抗を経由して出力され、前記Ｐチャネル型のＭＯＳ型ＦＥＴ及び前記Ｎチャネル型のＭＯＳ型ＦＥＴのそれぞれのゲート端子にＬｏｗ信号が入力されると、前記Ｐチャネル型のＭＯＳ型ＦＥＴがオフとなる一方前記Ｎチャネル型のＭＯＳ型ＦＥＴがオンとなって前記負電源が前記別の保護抵抗を経由して出力されることを特徴とする。
【００１２】
本発明の高周波スイッチ回路の他の態様は、前記高周波信号は、準ミリ波帯の信号であることを特徴とする。
【００１３】
本発明の高周波スイッチ回路の他の態様は、前記第５整合回路の線路長は、前記高周波信号の２倍波の１／４波長に略等しいことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、少なくとも２５ＧＨｚ帯の高周波帯で高性能な特性が得られる高周波スイッチ回路を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係る高周波スイッチ回路の等価回路図である。
【図２】第１実施形態の高周波スイッチ回路を備える送受信システムの概略構成を示すブロック図である。
【図３】ダイオードの順方向バイアス時及び逆方向バイアス時の等価回路図である。
【図４】第１実施形態の高周波スイッチ回路の回路図である。
【図５】第１実施形態の高周波スイッチ回路の送信時及び受信時の状態を示す等価回路図である。
【図６】電源供給回路の構成を示す回路図である。
【図７】電源供給回路のＭＯＳ型ＦＥＴの動作を示す説明図である。
【図８】電源供給回路を接続した第１実施形態の高周波スイッチ回路の全体構成を示す回路図である。
【図９】第１実施形態の高周波スイッチ回路の状態遷移を示す説明図である。
【図１０】第１実施形態の高周波スイッチ回路の挿入損失特性を示すグラフである。
【図１１】ＭＯＳ型ＦＥＴを用いた従来の高周波スイッチ回路の動作を示す回路図である。
【発明を実施するための形態】
【００１６】
本発明の好ましい実施の形態における高周波スイッチ回路について、図面を参照して詳細に説明する。同一機能を有する各構成部については、図示及び説明簡略化のため、同一符号を付して示す。本発明は、準ミリ波帯を利用した車載ＵＷＢレーダ等の高周波回路で用いられる高周波スイッチ回路に関するものである。
【００１７】
本発明の実施の形態に係る高周波スイッチ回路を、図１、２を用いて説明する。図１は、本実施形態の高周波スイッチ回路１００の構成を示す等価回路図であり、図２は、高周波スイッチ回路１００を備える送受信システムの概略構成を示すブロック図である。本実施形態の高周波スイッチ回路１００は、アンテナポート１０１、送信ポート１０２、及び受信ポート１０３の３つのポートを有してＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）の構成となっている。アンテナポート１０１には送信と受信に共用のアンテナ１０が接続され、送信ポート１０２及び受信ポート１０３には、それぞれ送信信号を出力する送信系回路１１と受信信号を処理する受信系回路１２が接続される。
【００１８】
高周波スイッチ回路１００は、スイッチ動作として、アンテナポート１０１と信号伝送が可能なポートを、送信ポート１０２と受信ポート１０３との間で切り替えている。すなわち、アンテナポート１０１に接続される第１接続部１０４から送信ポート１０２側に送信側高周波スイッチ１１０が設けられ、受信ポート１０３側に受信側高周波スイッチ１２０が設けられており、送信側高周波スイッチ１１０と受信側高周波スイッチ１２０とが交互に開閉される。
【００１９】
送信時には、送信側高周波スイッチ１１０を閉にして送信ポート１０２とアンテナポート１０１との間で信号伝送を可能にするとともに、受信側高周波スイッチ１２０を開にして受信ポート１０２とアンテナポート１０１との間で信号伝送を不可にしている。また、受信時には、送信側高周波スイッチ１１０を開にして送信ポート１０２とアンテナポート１０１との間で信号伝送を不可にするとともに、受信側高周波スイッチ１２０を閉にして受信ポート１０２とアンテナポート１０１との間で信号伝送を可能にしている。
【００２０】
本実施形態の高周波スイッチ回路１００では、２０ＧＨｚ以上の高周波信号に対するスイッチ動作を可能にするために、送信側高周波スイッチ１１０及び受信側高周波スイッチ１２０を所定の分布定数回路と所定のスイッチを用いて構成しており、この分布定数回路をショートまたはオープンにすることでスイッチ動作を実現している。
【００２１】
図１において、第１接続部１０４から送信ポート１０２への伝送線路を第１整合回路１０５で表し、第１接続部１０４から受信ポート１０３への伝送線路を第２整合回路１０６で表している。送信側高周波スイッチ１１０は、第２接続部１１１から第１整合回路１０５と並列に第３整合回路１１２が接続され、第３整合回路１１２に第１スイッチ１１３が接続されている。また、受信側高周波スイッチ１２０は、第３接続部１２１から第２整合回路１０６と並列に第４整合回路１２２が接続され、第４整合回路１２２に第２スイッチ１２３が接続されている。
【００２２】
第１整合回路１０５、第２整合回路１０６、第３整合回路１１２、及び第４整合回路１２２は、マイクロストリップライン等の分布定数回路で構成されており、特性インピーダンスがＺ０で線路長が１／４波長となるように形成されている。このような特性を有する第３整合回路１１２と第１スイッチ１１３、及び第４整合回路１２２と第２スイッチ１２３をそれぞれ組み合わせることで、送信側高周波スイッチ１１０及び受信側高周波スイッチ１２０を、ショートまたはオープンの状態に切り替えることができるようにしている。送信側高周波スイッチ１１０または受信側高周波スイッチ１２０がショート状態になるとそのスイッチが閉となり、オープン状態になると開となる。
【００２３】
上記のような特性を有する第１スイッチ１１３及び第２スイッチ１２３として、ＰＩＮダイオードを用いることができる。ＰＩＮダイオードは、オン時に残留インダクタンスＬｆを有し、オフ時にキャパシタンスＣｊを有しており、ＰＩＮダイオードがオンのときをスイッチ閉の状態とし、オフのときをスイッチ開の状態とすることができる。以下では、第１スイッチ１１３及び第２スイッチ１２３にＰＩＮダイオードを用いるものとし、第１スイッチ１１３及び第２スイッチ１２３を、第１ＰＩＮダイオード１１３及び第２ＰＩＮダイオード１２３として説明する。
【００２４】
ＰＩＮダイオードに正電源または負電源を供給したときの状態を、図３に示す等価回路図を用いて説明する。一般に、図３（ａ）に示すダイオードＤに順方向バイアスを供給すると、図３（ｂ）に示すような抵抗Ｒｆと等価になり、逆方向バイアスを供給すると図３（ｃ）に示すような抵抗ＲｒとキャパシタンスＣｊとを直列に接続した等価回路になる。
【００２５】
従来、高周波スイッチに用いられるＰＩＮダイオードＤは、図３（ｂ）に示す順方向バイアス供給時には、バイアス電流を大きくするほど、高周波信号に対して低インピーダンス状態になる。また、図３（ｃ）に示す逆方向バイアス供給時には、バイアス電流がバイアス電圧に依存せずほぼ一定となり、ＰＩＮダイオードＤのキャパシタンスＣｊを０．５ｐＦ程度以上５ｐＦ程度以下とすることで、高周波信号に対してＰＩＮダイオードＤが高インピーダンス状態（リアクタンス成分が主体）となるようにしていた。
【００２６】
順方向バイアス時における等価回路の抵抗Ｒｆの値は、バイアス電流を小さくしていくとそれに反比例して大きくなることから、順方向バイアスを供給したオン状態における挿入損失と逆方向バイアスを供給したオフ状態におけるアイソレーションは、それぞれＰＩＮダイオードのオン時の抵抗Ｒｆとオフ時のキャパシタンスＣjで決めることができる。
【００２７】
しかしながら、従来のＰＩＮダイオードを用いた高周波スイッチでは、２０ＧＨｚ以上の準ミリ波帯に対応できない。本実施形態では、第３整合回路１１２と第１ＰＩＮダイオード１１３、及び第４整合回路１２２と第２ＰＩＮダイオード１１４を用いて送信側高周波スイッチ１１０及び受信側高周波スイッチ１２０を構成することで、準ミリ波に対応しかつ周波数広帯域化を実現できる高周波スイッチ回路１００を提供することが可能となっている。
【００２８】
本実施形態の高周波スイッチ回路１００では、ＰＩＮダイオード１１３、１２３として、オン時の直列抵抗Ｒｆ（主に残留インダクタンスＬｆによるリアクタンス成分）が小さく、かつオフ時のキャパシタンスＣｊが小さいＰＩＮダイオードを用いる必要がある。抵抗Ｒｆ及びキャパシタンスＣｊが次式
Ｒｆ＜５［Ω］
Ｃj＜０．０５［ｐＦ］
を満たし、かつ高周波信号に対応したＰＩＮダイオードを用いるのがよい。
【００２９】
第１ＰＩＮダイオード１１３は、カソード端子が送信ポート１０２側の第３整合回路１１２に接続され、アノード端子は順方向バイアス又は逆方向バイアスを供給するための電源供給回路に接続される。同様に、第２ＰＩＮダイオード１２３は、カソード端子が受信ポート１０３側の第４整合回路１２２に接続され、アノード端子は電源供給回路に接続される。第１ＰＩＮダイオード１１３及び第２ＰＩＮダイオード１２３のそれぞれのオン／オフ動作は、アノード端子側に正電源が供給されたときにオン状態になり、負電源が供給されたときにオフ状態になる。
【００３０】
図１に示す高周波スイッチ回路１００では、上記構成に加えて特性インピーダンスＺＭの第５整合回路１０７が第１接続部１０４に接続されている。この第５整合回路１０７は、第１ＰＩＮダイオード１１３または第２ＰＩＮダイオード１２３がオンのときの直流成分をショートさせている。また、送信ポート１０２から送信信号に混在して入力される送信信号の２倍波を抑制するように構成されている。すなわち、第５整合回路１０７の線路長は、２倍波の波長λ’の１／４となるように形成されている。第５整合回路１０７は、送信系及び受信系の信号系回路に影響を与えることはない。
【００３１】
送信側高周波スイッチ１１０及び受信側高周波スイッチ１２０の回路構成を詳細化した本実施形態の高周波スイッチ回路１００の回路図を図４に示す。送信側高周波スイッチ１１０及び受信側高周波スイッチ１２０が、例えば２５ＧＨｚ帯の準ミリ波帯に対応できるようにするには、第１ＰＩＮダイオード１１３及び第２ＰＩＮダイオード１２３として、オン時の直列抵抗Ｒｆが５Ωより低い低抵抗で、オフ時のキャパシタンスＣjが０．０５ｐＦより低い低キャパシタンスのものを用いる必要がある。
【００３２】
本実施形態では、第１ＰＩＮダイオード１１３及び第２ＰＩＮダイオード１２３のアノード端子側を高周波信号に対し接地された状態にするために、それぞれのアノード端子側に第１ラジアルスタブ１１４及び第２ラジアルスタブ１２４を接続している。ラジアルスタブは、所定の高周波特性が広帯域の周波数に対して得られるものである。ラジアルスタブによりアノード端子側を高周波信号に対し接地された状態にすることで、アノード端子側に接続される電源供給回路が送信系及び受信系の信号系回路に影響するのを防止している。
【００３３】
第１ＰＩＮダイオード１１３と第１ラジアルスタブ１１４との間、及び第２ＰＩＮダイオード１２３と第２ラジアルスタブ１２４との間には、正電源及び負電源を供給するための第１バイアスポート１１５、及び第２バイアスポート１２５が接続されている。それぞれのバイアスポートには所定の電源供給回路が接続される。
【００３４】
ラジアルスタブは周波数の広帯域化に寄与できることから、第１ラジアルスタブ１１４及び第２ラジアルスタブ１２４をアノード端子側に接続することで、第１バイアスポート１１５及び第２バイアスポート１２５に接続される電源供給回路が送信系及び受信系の信号系回路に影響するのを広帯域で防止している。これにより、準ミリ波帯において低挿入損失、広帯域化を実現すると同時に、電源供給回路が高周波信号に対して高いアイソレーションを確保することができ、周波数特性に影響する寄生容量を除去することができる。
【００３５】
図４に示す回路構成では、高周波スイッチ回路１００の特性を最適化するために、第３整合回路１１２、第４整合回路１２２、第１ラジアルスタブ１１４及び第２ラジアルスタブ１２４の特性インピーダンスを、第１整合回路１０５及び第２整合回路１０６の特性インピーダンスＺ０とは異なるＺｃとしている。
【００３６】
次に、送信ポート１０２から高周波信号を入力してアンテナポート１０１に伝送させる送信時の高周波スイッチ回路１００の状態、及びアンテナポート１０１から入力した高周波信号を受信ポート１０３に伝送させる受信時の高周波スイッチ回路１００の状態を、図５を用いて説明する。図５は、送信時及び受信時の高周波スイッチ回路１００の状態を示す等価回路図である。
【００３７】
送信時には、第１バイアスポート１１５に正電源が供給される一方、第２バイアスポート１２５に負電源が供給される。これにより、第１ＰＩＮダイオード１１３が順方向バイアス供給によりオン状態になり、第２ＰＩＮダイオード１２３が逆方向バイアス供給によりオフ状態になる。このとき、図５（ａ）の等価回路に示すように、第１ＰＩＮダイオード１１３を示すオン時の直列抵抗Ｒｆ１が低インピーダンス状態となり、伝送線路長λ／４の第３整合回路１１２によりショート状態が作り出される。その結果、送信側高周波スイッチ１１０がオンとなって送信ポート１０２からアンテナポート１０１への高周波信号の伝送が可能となる。
【００３８】
一方、第２ＰＩＮダイオード１２３を示すオフ時の等価回路のキャパシタＣｊ２が高インピーダンス状態となり、伝送線路長λ／４の第４整合回路１２２によりオープン状態が作り出される。その結果、受信側高周波スイッチ１２０がオフとなってアンテナポート１０１から受信ポート１０３への高周波信号の伝送が遮断される。
【００３９】
受信時には、第１バイアスポート１１５に負電源が供給される一方、第２バイアスポート１２５に正電源が供給される。これにより、第１ＰＩＮダイオード１１３が逆方向バイアス供給によりオフ状態になり、第２ＰＩＮダイオード１２３が順方向バイアス供給によりオン状態になる。このとき、図５（ｂ）に示すように、第１ＰＩＮダイオード１１３のオフ時のキャパシタＣｊ１が高インピーダンス状態となり、第３整合回路１１２によりオープン状態が作り出される。一方、第２ＰＩＮダイオード１１３のオン時の直列抵抗Ｒｆ２が低インピーダンス状態となり、第４整合回路１２２によりショート状態が作り出される。その結果、送信側高周波スイッチ１１０がオフとなる一方、受信側高周波スイッチ１２０がオンとなる。
【００４０】
次に、第１バイアスポート１１５及び第２バイアスポート１２５に接続される電源供給回路を、図６の回路図を用いて説明する。同図に示す電源供給回路１３０は、ＭＯＳ型ＦＥＴ１３１、１３２と、保護抵抗１３３、１３４を備え、さらに正電源に接続される＋Ｖポート１３５、負電源に接続されるーＶポート１３６、及び制御信号を入力するバイアス制御ポート１３７を備えている。＋Ｖポート１３５に接続される正電源、またはーＶポート１３６に接続される負電源から供給される電源は、保護抵抗１３３または１３４を経由して第１バイアスポート１１５または第２バイアスポート１２５に供給される。保護抵抗１３３、１３４は、ＭＯＳ型ＦＥＴ１３１、１３２を保護するとともに、第１ＰＩＮダイオード１１３、第２ＰＩＮダイオード１２３に供給する電流値を決定している。
【００４１】
ＭＯＳ型ＦＥＴ１３１はＰチャネル型のＭＯＳＦＥＴであり、ソース端子が＋Ｖポート１３５に接続され、ドレイン端子が保護抵抗１３３に接続されている。また、ＭＯＳ型ＦＥＴ１３２はＮチャネル型のＭＯＳＦＥＴであり、ソース端子が−Ｖポート１３６に接続され、ドレイン端子が保護抵抗１３４に接続されている。ＭＯＳ型ＦＥＴ１３１、１３２のオン／オフ制御は、バイアス制御ポート１３７から入力されるＨｉｇｈまたはＬｏｗの制御信号がそれぞれのゲートに供給されることで行われる。
【００４２】
電源供給回路１３０から第１バイアスポート１１５または第２バイアスポート１２５に正電源を供給するときは、バイアス制御ポート１３７からＨｉｇｈの制御信号をＭＯＳ型ＦＥＴ１３１、１３２に供給する。これにより、Ｐチャネル型のＭＯＳ型ＦＥＴ１３１は、ソース−ドレイン間がオンとなり、＋Ｖポート１３５から保護抵抗１３３を介して第１バイアスポート１１５または第２バイアスポート１２５に正電源が供給される。これに対し、Ｎチャネル型のＭＯＳ型ＦＥＴ１３１は、ソース−ドレイン間がオフとなる。
【００４３】
一方、電源供給回路１３０から第１バイアスポート１１５または第２バイアスポート１２５に負電源を供給するときは、バイアス制御ポート１３７からＬｏｗの制御信号をＭＯＳ型ＦＥＴ１３１、１３２に供給する。これにより、Ｐチャネル型のＭＯＳ型ＦＥＴ１３１は、ソース−ドレイン間がオフとなるのに対し、Ｎチャネル型のＭＯＳ型ＦＥＴ１３１は、ソース−ドレイン間がオンとなる。そして、−Ｖポート１３６から保護抵抗１３４を介して第１バイアスポート１１５または第２バイアスポート１２５に負電源が供給される。
【００４４】
ＭＯＳ型ＦＥＴ１３１、１３２にＨｉｇｈまたはＬｏｗの制御信号を供給するのに、汎用デジタルＩＣを用いることができる。汎用デジタルＩＣをバイアス制御ポート１３７に接続し、この汎用デジタルＩＣでＨｉｇｈまたはＬｏｗの制御信号を所定のタイミングで作成して出力する。これにより、電源供給回路１３０から正電源または負電源が供給されて高周波スイッチ回路１００が動作し、アンテナポート１０１が送信ポート１０２と受信ポート１０３のいずれか一方と信号伝送可能になる。
【００４５】
上記説明の電源供給回路１３０の動作を図７に示す。図７は、バイアス制御ポート１３７から供給される制御信号に従って、ＭＯＳ型ＦＥＴ１３１、１３２のオン／オフ状態、及び電源供給回路１３０から出力される電源、のそれぞれの変化を示している。制御信号がＨｉｇｈのときは、ＭＯＳ型ＦＥＴ１３１がオン、ＭＯＳ型ＦＥＴ１３２がオフとなり、電源供給回路１３０から正電源が供給される。また、制御信号がＬｏｗのときは、ＭＯＳ型ＦＥＴ１３１がオフ、ＭＯＳ型ＦＥＴ１３２がオンとなり、電源供給回路１３０から負電源が供給される。
【００４６】
本実施形態の高周波スイッチ回路１００に電源供給回路１３０を接続した全体構成の回路図を図８に示す。２つの電源供給回路１３０が、第１バイアスポート１１５及び第２バイアスポート１２５のそれぞれに接続される。ここで、第１バイアスポート１１５に接続される電源供給回路１３０のバイアス制御ポートを１３７ａとし、第２バイアスポート１２５に接続される電源供給回路１３０のバイアス制御ポートを１３７ｂとするとき、バイアス制御ポート１３７ａ、１３７ｂに供給される制御信号によって、高周波スイッチ回路１００の状態がどのように遷移するかを、表１及び図９を用いて説明する。
【表１】
【００４７】
制御信号の一例として、表１及び図９では、ケース１でバイアス制御ポート１３７ａ、１３７ｂの両方にＬｏｗを供給している。このとき、送信側高周波スイッチ１１０、受信側高周波スイッチ１２０ともオフになり、送信ポート１０２、受信ポート１０３ともアンテナポート１０１と遮断されている。ケース２では、バイアス制御ポート１３７ａにＨｉｇｈを供給し、バイアス制御ポート１３７ｂにＬｏｗを供給している。このとき、送信側高周波スイッチ１１０がオン、受信側高周波スイッチ１２０がオフとなり、送信ポート１０２からアンテナポート１０１に信号伝送可能となる一方、受信ポート１０３とアンテナポート１０１との間は遮断される。
【００４８】
ケース３では、バイアス制御ポート１３７ａにＬｏｗを供給し、バイアス制御ポート１３７ｂにＨｉｇｈを供給している。このとき、送信側高周波スイッチ１１０がオフ、受信側高周波スイッチ１２０がオンとなり、アンテナポート１０１から受信ポート１０３に信号伝送可能となる一方、送信ポート１０２とアンテナポート１０１との間は遮断される。なお、バイアス制御ポート１３７ａ、１３７ｂの両方にＨｉｇｈが供給されると、アンテナポート１０１が送信ポート１０２と受信ポート１０３の両方と信号伝送可能になってしまうが、バイアス制御ポート１３７ａ、１３７ｂに接続される汎用デジタルＩＣにおいて、バイアス制御ポート１３７ａ、１３７ｂの両方にＨｉｇｈが供給されないように論理回路で制御している。
【００４９】
高周波スイッチ回路１００の挿入損失特性（Ｓ２１特性）を図１０に示す。同図では、送信側高周波スイッチ１１０をオン／オフしたときの送信ポート１０２からアンテナポート１０１への挿入損失を（ａ）に示し、受信側高周波スイッチ１２０をオン／オフしたときのアンテナポート１０１から受信ポート１０３への挿入損失を（ｂ）に示している。送信側高周波スイッチ１１０及び受信側高周波スイッチ１２０とも、オン時には挿入損失が小さく（Ｓ２１の絶対値が小さい）、オフ時には挿入損失が大きく（Ｓ２１の絶対値が大きい）なることがわかる。各スイッチとも、オン時には第３整合回路／第４整合回路１２２でショート状態が作り出されるのに対し、オフ時には第３整合回路／第４整合回路１２２でオープン状態が作り出されて高いアイソレーションが得られる。
【００５０】
本実施形態の高周波スイッチ回路１００では、図１０に示すようなスイッチ切り換えを、切り換え時間１μｓ以下の高速に行うことが可能である。また、オフ時のアイソレーションとして、周波数２５ＧHｚで２０ｄＢ以上を実現することができる。このように、本実施形態の高周波スイッチ回路１００は、準ミリ波帯の高周波信号に対し高性能なスイッチ動作を実現している。
【００５１】
上記説明のように、本発明によれば、閉のときに低抵抗を有し開のときに低キャパシタンスを有するスイッチと所定の分布定数回路を用いて構成することにより、少なくとも２５ＧＨｚ帯の高周波帯で高性能な特性が得られる高周波スイッチ回路を提供することが可能となる。また、上記のような特性を有するスイッチとしてＰＩＮダイオードを用いることで、回路構成及び回路規模を簡略化し、低消費電力化、低コスト化を実現することが可能となる。さらに、上記のスイッチに用いるＰＩＮダイオードを樹脂モールドすることで、ＰＩＮダイオードの取り扱いが容易になるとともに高信頼性を確保することができる。
【００５２】
なお、本実施の形態における記述は、本発明に係る高周波スイッチ回路の一例を示すものであり、これに限定されるものではない。本実施の形態における高周波スイッチ回路の細部構成及び詳細な動作等に関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【符号の説明】
【００５３】
１０ アンテナ
１１ 送信系回路
１２ 受信系回路
１００ 高周波スイッチ回路
１０１ アンテナポート
１０２ 送信ポート
１０３ 受信ポート
１０４ 第１接続部
１０５ 第１整合回路
１０６ 第２整合回路
１０７ 第５整合回路
１１０ 送信側高周波スイッチ
１１１ 第２接続部
１１２ 第３整合回路
１１３ 第１ＰＩＮダイオード（第１スイッチ）
１１４ 第１ラジアルスタブ
１１５ 第１バイアスポート
１２０ 受信側高周波スイッチ
１２１ 第３接続部
１２２ 第４整合回路
１２３ 第２ＰＩＮダイオード（第２スイッチ）
１２４ 第２ラジアルスタブ
１２５ 第２バイアスポート
１３０ 電源供給回路
１３１、１３２ ＭＯＳ型ＦＥＴ
１３３、１３４ 保護抵抗
１３５ ＋Ｖポート
１３６ ーＶポート
１３７ バイアス制御ポート
【特許請求の範囲】
【請求項１】
アンテナポートと送信ポートと受信ポートとが第１接続部で接続され、所定の高周波信号を前記送信ポートから前記アンテナポートに伝送させるか、または前記高周波信号を前記アンテナポートから前記受信ポートに伝送させるか、のいずれか一方に切り替える高周波スイッチ回路であって、
前記送信ポートと前記第１接続部との間に接続される第１整合回路と、
前記受信ポートと前記第１接続部との間に接続される第２整合回路と、
前記送信ポートと前記第１整合回路との間の第２接続部に一端が接続される第３整合回路と、
前記第３整合回路の他端に接続されて該第３整合回路をショートまたはオープンに切り替える第１スイッチと、
前記受信ポートと前記第２整合回路との間の第３接続部に一端が接続される第４整合回路と、
前記第４整合回路の他端に接続されて該第４整合回路をショートまたはオープンに切り替える第２スイッチと、を備え、
前記送信ポートから前記アンテナポートに前記高周波信号を伝送するときは、前記第１スイッチを閉として前記第３整合回路をショートにする一方、前記第２スイッチを開として前記第４整合回路をオープンにし、
前記アンテナポートから前記受信ポートに高周波信号を伝送するときは、前記第１スイッチを開として前記第３整合回路をオープンにする一方、前記第２スイッチを閉として前記第４整合回路をショートにする
ことを特徴とする高周波スイッチ回路。
【請求項２】
一端が前記第１接続部に接続され、他端が接地された第５整合回路をさらに備えている
ことを特徴とする請求項１に記載の高周波スイッチ回路。
【請求項３】
前記第１スイッチ及び前記第２スイッチはそれぞれ、順方向バイアスのときの抵抗値が所定の基準抵抗値以下であり逆方向バイアスのときのキャパシタンスが所定の基準容量値以下であるＰＩＮダイオードと、前記ＰＩＮダイオードを順方向バイアス又は逆方向バイアスにするための電源を供給する電源供給回路と、を備えて構成され、
前記ＰＩＮダイオードのアノード端子が前記電源供給回路に接続されるとともにカソード端子が前記第３整合回路または前記第４整合回路の他端に接続され、
前記ＰＩＮダイオードが順方向バイアスのときに閉となり、前記ＰＩＮダイオードが逆方向バイアスのときに開となる
ことを特徴とする請求項１または２に記載の高周波スイッチ回路。
【請求項４】
前記ＰＩＮダイオードのアノード端子には、前記電源供給回路と並列に所定の広帯域の周波数に対応するラジアルスタブが接続されている
ことを特徴とする請求項１乃至３のいずれか１項に記載の高周波スイッチ回路。
【請求項５】
前記電源供給回路は、
ソース端子が所定の正電源に接続されたＰチャネル型のＭＯＳ型ＦＥＴと、
ソース端子が所定の負電源に接続されたＮチャネル型のＭＯＳ型ＦＥＴと、
前記Ｐチャネル型のＭＯＳ型ＦＥＴのドレイン端子に接続された保護抵抗と、
前記Ｎチャネル型のＭＯＳ型ＦＥＴのドレイン端子に接続された別の保護抵抗と、を備え、
前記Ｐチャネル型のＭＯＳ型ＦＥＴ及び前記Ｎチャネル型のＭＯＳ型ＦＥＴのそれぞれのゲート端子にＨｉｇｈ信号が入力されると、前記Ｐチャネル型のＭＯＳ型ＦＥＴがオンとなる一方前記Ｎチャネル型のＭＯＳ型ＦＥＴがオフとなって前記正電源が前記保護抵抗を経由して出力され、
前記Ｐチャネル型のＭＯＳ型ＦＥＴ及び前記Ｎチャネル型のＭＯＳ型ＦＥＴのそれぞれのゲート端子にＬｏｗ信号が入力されると、前記Ｐチャネル型のＭＯＳ型ＦＥＴがオフとなる一方前記Ｎチャネル型のＭＯＳ型ＦＥＴがオンとなって前記負電源が前記別の保護抵抗を経由して出力される
ことを特徴とする請求項３に記載の高周波スイッチ回路。
【請求項６】
前記高周波信号は、準ミリ波帯の信号である
ことを特徴とする請求項１乃至５のいずれか１項に記載の高周波スイッチ回路。
【請求項７】
前記第５整合回路の線路長は、前記高周波信号の２倍波の１／４波長に略等しい
ことを特徴とする請求項２に記載の高周波スイッチ回路。
【請求項１】
アンテナポートと送信ポートと受信ポートとが第１接続部で接続され、所定の高周波信号を前記送信ポートから前記アンテナポートに伝送させるか、または前記高周波信号を前記アンテナポートから前記受信ポートに伝送させるか、のいずれか一方に切り替える高周波スイッチ回路であって、
前記送信ポートと前記第１接続部との間に接続される第１整合回路と、
前記受信ポートと前記第１接続部との間に接続される第２整合回路と、
前記送信ポートと前記第１整合回路との間の第２接続部に一端が接続される第３整合回路と、
前記第３整合回路の他端に接続されて該第３整合回路をショートまたはオープンに切り替える第１スイッチと、
前記受信ポートと前記第２整合回路との間の第３接続部に一端が接続される第４整合回路と、
前記第４整合回路の他端に接続されて該第４整合回路をショートまたはオープンに切り替える第２スイッチと、を備え、
前記送信ポートから前記アンテナポートに前記高周波信号を伝送するときは、前記第１スイッチを閉として前記第３整合回路をショートにする一方、前記第２スイッチを開として前記第４整合回路をオープンにし、
前記アンテナポートから前記受信ポートに高周波信号を伝送するときは、前記第１スイッチを開として前記第３整合回路をオープンにする一方、前記第２スイッチを閉として前記第４整合回路をショートにする
ことを特徴とする高周波スイッチ回路。
【請求項２】
一端が前記第１接続部に接続され、他端が接地された第５整合回路をさらに備えている
ことを特徴とする請求項１に記載の高周波スイッチ回路。
【請求項３】
前記第１スイッチ及び前記第２スイッチはそれぞれ、順方向バイアスのときの抵抗値が所定の基準抵抗値以下であり逆方向バイアスのときのキャパシタンスが所定の基準容量値以下であるＰＩＮダイオードと、前記ＰＩＮダイオードを順方向バイアス又は逆方向バイアスにするための電源を供給する電源供給回路と、を備えて構成され、
前記ＰＩＮダイオードのアノード端子が前記電源供給回路に接続されるとともにカソード端子が前記第３整合回路または前記第４整合回路の他端に接続され、
前記ＰＩＮダイオードが順方向バイアスのときに閉となり、前記ＰＩＮダイオードが逆方向バイアスのときに開となる
ことを特徴とする請求項１または２に記載の高周波スイッチ回路。
【請求項４】
前記ＰＩＮダイオードのアノード端子には、前記電源供給回路と並列に所定の広帯域の周波数に対応するラジアルスタブが接続されている
ことを特徴とする請求項１乃至３のいずれか１項に記載の高周波スイッチ回路。
【請求項５】
前記電源供給回路は、
ソース端子が所定の正電源に接続されたＰチャネル型のＭＯＳ型ＦＥＴと、
ソース端子が所定の負電源に接続されたＮチャネル型のＭＯＳ型ＦＥＴと、
前記Ｐチャネル型のＭＯＳ型ＦＥＴのドレイン端子に接続された保護抵抗と、
前記Ｎチャネル型のＭＯＳ型ＦＥＴのドレイン端子に接続された別の保護抵抗と、を備え、
前記Ｐチャネル型のＭＯＳ型ＦＥＴ及び前記Ｎチャネル型のＭＯＳ型ＦＥＴのそれぞれのゲート端子にＨｉｇｈ信号が入力されると、前記Ｐチャネル型のＭＯＳ型ＦＥＴがオンとなる一方前記Ｎチャネル型のＭＯＳ型ＦＥＴがオフとなって前記正電源が前記保護抵抗を経由して出力され、
前記Ｐチャネル型のＭＯＳ型ＦＥＴ及び前記Ｎチャネル型のＭＯＳ型ＦＥＴのそれぞれのゲート端子にＬｏｗ信号が入力されると、前記Ｐチャネル型のＭＯＳ型ＦＥＴがオフとなる一方前記Ｎチャネル型のＭＯＳ型ＦＥＴがオンとなって前記負電源が前記別の保護抵抗を経由して出力される
ことを特徴とする請求項３に記載の高周波スイッチ回路。
【請求項６】
前記高周波信号は、準ミリ波帯の信号である
ことを特徴とする請求項１乃至５のいずれか１項に記載の高周波スイッチ回路。
【請求項７】
前記第５整合回路の線路長は、前記高周波信号の２倍波の１／４波長に略等しい
ことを特徴とする請求項２に記載の高周波スイッチ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−２１１５８９（Ｐ２０１１−２１１５８９Ａ）
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願番号】特願２０１０−７８５１６（Ｐ２０１０−７８５１６）
【出願日】平成２２年３月３０日（２０１０．３．３０）
【出願人】（０００００５２９０）古河電気工業株式会社 (4,457)
【出願人】（３９１０４５８９７）古河ＡＳ株式会社 (571)
【Ｆターム（参考）】
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願日】平成２２年３月３０日（２０１０．３．３０）
【出願人】（０００００５２９０）古河電気工業株式会社 (4,457)
【出願人】（３９１０４５８９７）古河ＡＳ株式会社 (571)
【Ｆターム（参考）】
[ Back to top ]