半導体集積回路装置及び送受信システム
【課題】入力信号に対する増幅器の出力信号の利得特性を線形化するために必要な回路の面積を低減できる半導体集積回路装置及び送受信システムを提供する。
【解決手段】半導体集積回路装置は、切り替え可能な複数の第1の利得特性を有し、入力信号に対して前記第1の利得特性を切り替えて中間信号を生成し、第2の利得特性を有する回路に前記中間信号を出力する線形化回路を備え、前記線形化回路は、少なくとも1つの第1の整流素子を有し、前記入力信号を線形化する線形化器と、前記第1の整流素子と逆極性の複数の第2の整流素子と、制御信号に基づき前記複数の第2の整流素子のうち少なくとも1つを選択する第1の切り替え部とを有し、前記線形化器に並列に接続され、前記線形化器による前記入力信号の線形化を抑制する線形化抑制器とを備える。
【解決手段】半導体集積回路装置は、切り替え可能な複数の第1の利得特性を有し、入力信号に対して前記第1の利得特性を切り替えて中間信号を生成し、第2の利得特性を有する回路に前記中間信号を出力する線形化回路を備え、前記線形化回路は、少なくとも1つの第1の整流素子を有し、前記入力信号を線形化する線形化器と、前記第1の整流素子と逆極性の複数の第2の整流素子と、制御信号に基づき前記複数の第2の整流素子のうち少なくとも1つを選択する第1の切り替え部とを有し、前記線形化器に並列に接続され、前記線形化器による前記入力信号の線形化を抑制する線形化抑制器とを備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体集積回路装置及び送受信システムに関する。
【背景技術】
【0002】
近年、素子の微細化とともにアナログ・ディジタル混載1チップ化が主流となりICの更なる高集積化が進んでいる。また現在では携帯端末のほかにも無線システムを使用するゲームコントローラーなど数多くの小型アプリケーションが登場しており、極力電池の浪費を抑えるために低消費電力化が重要な要素となっている。低消費電力化、高集積化を実現するために製品開発により微細なプロセスが適用されるため、無線システムで使用する高周波アナログ回路においても低電圧化が進んでいる。特に、線形な利得特性を求められるパワーアンプなどにおいて、回路の低電圧化による振幅余裕の低下は非常に深刻な問題となっている。
【0003】
線形な入出力特性を得る手法には、増幅器に信号が入力される前にプリディストーションをかけることでトータルの利得特性を線形化するといった手法が構成の容易性などの理由から多く用いられている。中でもダイオードを用いた線形化器(リニアライザ)は良く用いられている。このダイオードリニアライザでは、ダイオードに印加するバイアス電圧を変えることにより、利得特性(AM−AM特性)や位相特性(AM−PM特性)を調整することができる。
【0004】
特許文献1には、プリディストーションをかけるために増幅素子の入力側に接続されるプリディストータにおいて、互いに逆極性かつ並列に接続する2つのダイオードのそれぞれに逆バイアス電圧を印加することが記載されている。この2つのダイオードに印加する逆バイアス電圧を自在に制御することにより、2つのダイオードのオン/オフ電力が制御され、プリディストータの歪み開始点の位置を調節し得る。これにより、特許文献1によれば、プリディストータの歪み特性の調節に際して制御すべきパラメータが逆バイアス電圧の値だけですむようになるので、歪み特性の調節の容易化を図ることができるとされている。
【0005】
特許文献1に記載された技術では、2つのダイオードに印加する逆バイアス電圧を自在に制御するので、互いに符号が反対で連続的に可変な2つの逆バイアス電圧を生成する2つのバイアス源が必要となる。そのうえ、2つのダイオードのアース側の端子に異なる符号のバイアス電圧を印加するために、2つのダイオードを直流的に遮断しなければならず、2つのダイオードとアースとの間にそれぞれ大きな容量値の容量素子が必要となる。したがって、プリディストータの歪み特性の調節に必要な回路の面積が増大する。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2002−9555号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明は、入力信号に対する増幅器の出力信号の利得特性を線形化するために必要な回路の面積を低減できる半導体集積回路装置及び送受信システムを提供することを目的とする。
【課題を解決するための手段】
【0008】
本願発明の一態様によれば、切り替え可能な複数の第1の利得特性を有し、入力信号に対して前記第1の利得特性を切り替えて中間信号を生成し、第2の利得特性を有する回路に前記中間信号を出力する線形化回路を備え、前記線形化回路は、少なくとも1つの第1の整流素子を有し、前記入力信号を線形化する線形化器と、前記第1の整流素子と逆極性の複数の第2の整流素子と、制御信号に基づき前記複数の第2の整流素子のうち少なくとも1つを選択する第1の切り替え部とを有し、前記線形化器に並列に接続され、前記線形化器による前記入力信号の線形化を抑制する線形化抑制器とを備えることを特徴とする半導体集積回路装置が提供される。
【0009】
また、本願発明の一態様によれば、切り替え可能な複数の第1の利得特性を有し、入力信号に対して前記第1の利得特性を切り替えて中間信号を生成し、第2の利得特性を有する回路に前記中間信号を出力する線形化回路を備え、前記線形化回路は、少なくとも1つの第1の整流素子と、前記第1の整流素子と同極性かつ並列に接続された複数の第2の整流素子と、制御信号に基づき前記複数の第2の整流素子のうち少なくとも1つを選択する切り替え部とを備えることを特徴とする半導体集積回路装置が提供される。
【0010】
また、本願発明の一態様によれば、切り替え可能な複数の第1の利得特性を有し、変調された送信信号又は復調すべき受信信号に対して前記第1の利得特性を切り替えて中間信号を生成する線形化回路と、切り替え可能な複数の第2の利得特性を有し、前記中間信号が入力される増幅器と、前記増幅器の出力信号のレベルを検出する検出部と、前記増幅器の出力信号のレベルに応じて前記増幅器及び前記線形化回路を制御する制御部とを備え、前記制御部は、前記検出部により検出された前記増幅器の出力信号のレベルに応じて、前記第1の利得特性と前記第2の利得特性とを同期して切り替えるための制御信号を生成し、前記線形化回路は、少なくとも1つの第1の整流素子を有し、前記送信信号又は前記受信信号を線形化する線形化器と、前記第1の整流素子と逆極性の複数の第2の整流素子と、制御信号に基づき前記複数の第2の整流素子のうち少なくとも1つを選択する第1の切り替え部とを有し、前記線形化器に並列に接続され、前記線形化器による線形化を抑制する線形化抑制器とを備えることを特徴とする送受信システムが提供される。
【発明の効果】
【0011】
本発明によれば、入力信号に対する増幅器の出力信号の利得特性を線形化するために必要な回路の面積を低減できる半導体集積回路装置及び送受信システムを提供することができるという効果を奏する。
【図面の簡単な説明】
【0012】
【図1】図1は、本発明の第1の実施の形態にかかる半導体集積回路装置1の構成及び動作を示す図である。
【図2】図2は、本発明の第1の実施の形態における線形化回路310の構成を示す図である。
【図3】図3は、本発明の第2の実施の形態にかかる半導体集積回路装置100の構成と半導体集積回路装置100を適用した無線通信装置900における半導体集積回路装置100に関連した構成とを示す図である。
【図4】図4は、本発明の第2の実施の形態における線形化回路の構成を示す図である。
【図5】図5は、本発明の第2の実施の形態の変形例にかかる半導体集積回路装置200の構成を示す図である。
【図6】図6は、本発明の第2の実施の形態の変形例におけるスイッチの構成を示す図である。
【図7】図7は、本発明の第3の実施の形態にかかる半導体集積回路装置300における線形化回路310の構成を示す図である。
【図8】図8は、本発明の第4の実施の形態にかかる半導体集積回路装置500における線形化回路510の構成を示す図である。
【図9】図9は、第1の実施の形態〜第4の実施の形態にかかる半導体集積回路装置を適用した無線通信装置900iの構成例を示す図である。
【発明を実施するための形態】
【0013】
以下に添付図面を参照して、本発明の実施の形態にかかる半導体集積回路装置を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。
【0014】
(第1の実施の形態)
図1は、本発明の第1の実施の形態にかかる半導体集積回路装置1の構成及び動作を示す図である。図1(a)は、半導体集積回路装置1の概略構成図であり、線形化回路を非線形増幅器に使用する場合の構成例である。
【0015】
半導体集積回路装置1は、線形化回路10及び増幅器20を備える。線形化回路10は、端子(バイアス供給端子)T1,端子T2,及び端子Qに接続されている。端子T1には、所定の(一定の)バイアス電圧Vbiasが供給されている。端子T2は、線形化回路10の入力端子であり、入力信号Vinが供給される。端子Qは、線形化回路10の出力端子であるとともに増幅器20の入力端子である。端子Qには、線形化回路10から(半導体集積回路装置1の)中間信号Vin2が供給される。
【0016】
線形化回路10は、端子T1を介して供給されているバイアス電圧Vbiasに基づいて入力信号Vinを処理し、増幅器20の入力端子Qに供給する中間信号Vin2を生成する。中間信号Vin2は、入力信号Vinに対する増幅器20の出力信号の利得特性が線形化するように生成される。線形化回路10は、生成した中間信号Vin2を増幅器20へ供給する。増幅器20は、中間信号Vin2を増幅し、出力信号Voutを生成して出力する。
【0017】
ここで、線形化回路10は、切り替え可能な利得特性として、線形な利得特性に対して増幅器20の有する第2の利得特性と逆方向に互いに異なる歪みレベルの複数の第1の利得特性(図1(b))を有する。線形化回路10は、入力信号に対する利得特性を線形化するように増幅器20の出力信号のレベルに応じて離散的に切り替えられた第1の利得特性に従って、中間信号Vin2を生成する。
【0018】
一方、増幅器20は、切り替え可能な利得特性として、線形な利得特性に対して互いに異なる歪みレベルの(非線形の)複数の第2の利得特性(図1(c))を有する。増幅器20は、出力信号のレベルに応じて切り替えられた第2の利得特性に従って増幅動作を行い、線形化された出力信号Voutを生成して出力する。この出力信号Voutは、第1の利得特性と第2の利得特性とが相殺された形で生成される。これにより、入力信号Vinに対する増幅器20の出力信号Voutの利得特性は線形化される(図1(d))。
【0019】
このように、線形化回路10は、増幅器20に信号が入力される前にプリディストーションをかける処理を行うことにより、線形化回路10及び増幅器20のトータルの利得特性を線形化する。すなわち、第2の利得特性と逆方向の歪みレベルを有する第1の利得特性とを合成することにより、図1(d)に示すような線形の利得特性が得られる。
【0020】
図1(b)(又は図1(c))のΔGainは、
ΔGain=Gain(VL)[dB]−Gain(VS)[dB]・・・数式1
で示される。数式1において、VLは入力信号Vin(又は中間信号Vin2)の強入力レベルを示し、VSは入力信号Vin(又は中間信号Vin2)の弱入力レベルを示し、Gain(VL)、Gain(VS)は利得を示す。
【0021】
次に、線形化回路10の回路構成について説明する。図2(a)は、線形化回路10の回路構成図である。
【0022】
線形化回路10は、線形化器13と、線形化抑制器14とを含む。線形化器13は、等価ダイオードD1として機能する。線形化抑制器14は、等価ダイオードD2として機能する。線形化器13は、第1のダイオードD11を有する。線形化抑制器14は、第1のダイオードD11と逆極性かつ並列に接続された複数の第2のダイオードD21〜D23と、第2のダイオードにそれぞれ接続された複数のスイッチSW21〜SW23(第1の切り替え部)とを有する。第2のダイオードD21〜D23は、互いに異なる利得(サイズ)を持つ。
【0023】
線形化抑制器14において、離散値のディジタル制御信号G1〜G3に応じてスイッチSW21〜SW23が制御され、ダイオードD21〜D23のいずれかが選択的に接続される。
【0024】
図2(a)の構成における具体的な動作を説明する。線形化回路10に対して、P点側からバイアス電圧Vbiasを与え、Q点側を信号経路(端子T2と端子Qとを結ぶ経路)に対してシャントに結線する。ここで、PQ間のDC電圧レベルをVDとし、入力信号Vinのレベルと中間信号Vin2のレベルとは互いに等しいものとする。Q点における中間信号Vin2のレベルが大きくなると、線形化器13は等価ダイオードD1の整流作用によりクリッピングを起こし、PQ間のDC電圧レベルVD1を下げる方向に作用する(図2(b))。一方、線形化抑制器14は、等価ダイオードD2の逆向きの整流作用によりクリッピングを起こし、PQ間のDC電圧レベルVD2を上げる方向に作用する(図2(c))。そのため、DC電圧レベルVDは線形化器13のPQ間電圧変動への寄与(VD1)が線形化抑制器14のPQ間電圧変動(VD2)により抑制される(図2(d))。すなわち、線形化器13は、上記の線形化を行うように動作する。それに対して、線形化抑制器14は、上記の線形化を抑制するように動作する。
【0025】
仮に、非線形な利得特性を有する増幅器20がMOSFETで構成されているとする。このとき、入力信号レベルの増大とともにゲートのDC電圧レベルVGは上昇する方向にある。したがって、非線形増幅器のVG変動(△VG)を抑えるように線形化回路10のVD変動(△VD)を調整することで非線形効果を緩和できる。
【0026】
線形化抑制器14は、異なるサイズ(PN接合面の面積)のダイオードで構成している。したがって、制御信号G1〜G3によりスイッチを切り替えることで所望のダイオードを選択し、線形化器1のVD変動の抑制レベルを調整することができる。これにより、全体として第1の実施の形態における線形化回路10におけるVD変動を調整できる。
【0027】
線形化回路10は、第1の切り替え部11を有する。切り替え部11は、増幅器20の出力信号Voutの利得特性を線形化するように所望のダイオードを電気的に接続する。線形化回路10は、離散的に切り替えられた第1の利得特性に従って処理を行う。
【0028】
線形化回路10は、切り替え部11により切り替えられた第1の利得特性に従って入力信号Vinを処理することにより、中間信号Vin2を生成する。
【0029】
ここで、増幅器20の出力信号Voutのレベルを高、中、低の3段階にした場合を考える。例えば、増幅器20の出力信号が低レベル(第1のレベル)の場合、制御信号G1により、線形化回路10は所望の第1の利得特性に切り替え、中間信号Vin2を出力する。また、例えば、増幅器20の出力信号が中レベル(第2のレベル)の場合、制御信号G2により、線形化回路10は所望の第1の利得特性に切り替え、中間信号Vin2を出力する。例えば、増幅器20の出力信号が低レベル(第1のレベル)の場合(制御信号G1がアクティブの場合)に比べて、増幅器20の出力信号が中レベル(第2のレベル)の場合(制御信号G2がアクティブの場合)に歪みレベルの大きい第1の利得特性へ離散的に切り替える。
【0030】
また、例えば、増幅器20の出力信号が高レベル(第3のレベル)の場合、制御信号G3により、線形化回路10は所望の第1の利得特性に切り替え、中間信号Vin2を出力する。
【0031】
より具体的に構成を説明すると、線形化回路10は、複数の整流素子を含む。複数の整流素子は、第1のダイオード(第1の整流素子)D11と複数の第2のダイオード(複数の第2の整流素子)D21,D22,D23とを含む。第1のダイオードD11は、線形な利得特性に対して第2の利得特性と逆特性の第3の利得特性(図2(b))を有する。第1のダイオードD11は、カソードが端子T2と増幅器20の入力端子Qとに接続され、アノードがバイアス供給端子T1に接続されている。
【0032】
第2のダイオードD21,D22,D23は、第1のダイオードD11と逆極性かつ並列にそれぞれ接続され、制御信号により選択可能である。これにより、第1のダイオードD11のみを用いて第1の利得特性とする場合に比べて、第2のダイオードを選択的に切り替えることにより第1の利得特性における歪みレベルを微調整することが可能になる。
【0033】
第2のダイオードD21,D22,D23は、線形な利得特性に対して第2の利得特性と同方向に互いに異なる歪みレベルの複数の第4の利得特性(図2(c))を有する。第2のダイオードD21,D22,D23は、PN接合面(整流面)の面積が互いに異なる。第2のダイオードD21,D22,D23におけるPN接合面の面積をそれぞれ、A_D21,A_D22,A_D23とすると、
A_D21<A_D22<A_D23・・・数式2
である。各第2のダイオードD21,D22,D23は、アノードが端子T2と増幅器20の入力端子Qとに接続され、カソードがバイアス供給端子T1に接続されている。
【0034】
第1の切り替え部11は、増幅器20の出力信号Voutのレベルに応じて離散的に切り替えられた第1の利得特性に従って、複数の第2のダイオードD21,D22,D23のうちアクティブにするダイオードを選択的に切り替える。具体的には、第1の切り替え部11は、複数のダイオードD21,D22,D23のカソードとバイアス供給端子T1とを接続する複数のスイッチSW21,SW22,SW23を含む。スイッチSW21,SW22,SW23は、いずれか1つのスイッチが選択的にオンしていることにより、ダイオードD21,D22,D23のいずれかのカソードとバイアス供給端子T1とを選択的に接続する。これにより、第1の切り替え部11は、利得特性を、第3の利得特性と切り替えられた第2の整流素子の有する第4の利得特性とが合成された利得特性(図2(d))へ離散的に切り替える。なお、図2(d)に示す利得特性と図1(b)に示す利得特性とは、縦軸が異なるプロファイルとなっているが、互いに等価な特性である。
【0035】
ここで、上記と同様に、増幅器20の出力信号Voutのレベルを高、中、低の3段階にした場合を考える。例えば、切り替えられた第1の利得特性に応じた第2のダイオードとして、増幅器20の出力信号が低レベル(第1のレベル)の場合、制御信号G1により、線形化回路10は所望の第2のダイオードに切り替え、中間信号Vin2を出力する。また、例えば、増幅器20の出力信号が中レベル(第2のレベル)の場合、制御信号G2により、線形化回路10は所望の第2のダイオードに切り替え、中間信号Vin2を出力する。例えば、増幅器20の出力信号が低レベル(制御信号G1がアクティブの場合)に比べて増幅器20の出力信号が中レベルの場合(制御信号G2がアクティブの場合)にPN接合面の面積の小さい第2のダイオードへ選択的に切り替える(数式2)。
【0036】
また、例えば、増幅器20の出力信号が高レベル(第3のレベル)の場合、制御信号G3により、線形化回路10は所望の第2のダイオードに切り替え、中間信号Vin2を出力する。
【0037】
すなわち、制御信号G1〜G3のうちいずれか1つがアクティブレベルになり、複数のスイッチSW21〜SW23のうちアクティブレベルの制御信号が供給されたスイッチが選択的にオンする。これにより、複数の第2のダイオードD21〜D23のいずれか1つがアクティブになり、中間信号Vin2の生成に寄与する。
【0038】
このように、第1の実施の形態によれば、線形化回路10において、第1の切り替え部11がアクティブにする第2の整流素子を切り替え、複数の第1の利得特性から入力信号Vinに対する出力信号Voutの利得特性を線形化するために決定された第1の利得特性へ離散的に切り替える。これにより、入力信号Vinに対する出力信号Voutの利得特性を線形化するための線形化回路10を簡易な構成で実現できる。連続的に可変な逆バイアス電圧を生成する2つのバイアス電圧源が不要になるので、線形化回路10の回路規模を小さく抑えることができる。この結果、出力信号Voutの利得特性を線形化するために必要な回路の面積を低減できる。
【0039】
第1のダイオードと複数の第2のダイオードとの端子T1側の端子に同じ符号のバイアス電圧を供給しながら第1の利得特性を離散的に切り替えることができるので、第1のダイオードと複数の第2のダイオードとを直流的に遮断する必要がなく、大きな容量値の容量素子が不要となる。これにより、大きな面積の容量素子が不要となるので、入力信号に対する増幅器20の出力信号の利得特性を線形化するために必要な回路の面積を低減できる。
【0040】
なお、第1の切り替え部11は、アクティブにする複数の第2の整流素子を選択的に切り替える代わりに、アクティブにする第2の整流素子の数を切り替えてもよい。すなわち、第1の切り替え部11は、離散的に切り替えられた第1の利得特性に従って、アクティブにする第2の整流素子を複数選択する。これにより、第1の切り替え部11は、利得特性を、第3の利得特性と切り替えられた複数の第2の整流素子から成る第4の利得特性とが合成された利得特性へ離散的に切り替えることができる。第4の利得特性は、複数の第2のダイオードのうちアクティブにする1以上のダイオードにおけるPN接合面が面積的に足し合わされたものに対応した利得特性となる。なお、この場合、複数の第2のダイオードのうちPN接合面の面積が互いに略等しいものが存在してもよい。
【0041】
(第2の実施の形態)
図3は、本発明の第2の実施の形態にかかる半導体集積回路装置100を適用した無線通信装置900の構成図である。以下では、第1の実施の形態と異なる部分を中心に説明する。
【0042】
無線通信装置(送受信システム)900は、線形化回路110、増幅器120、検波器(検出部)40、及びコントローラ(制御部)30を備える。
【0043】
検波器40は、増幅器120の出力信号Voutのレベルを検出する。コントローラ30は、検波器40により検出された出力信号のレベルに応じて線形化回路110及び増幅器120を同期させて制御する。すなわち、コントローラ30は、検波器40により検出された出力信号Voutのレベルに応じて、第2の利得特性と第1の利得特性とを同期して制御するための共通の制御信号(G1,・・・,Gn)を生成して線形化回路110及び増幅器120へそれぞれ供給する。
【0044】
ここで、検波器40により検出されるべき出力信号Voutのレベルを高くなっていく順に第1検出レベル〜第n検出レベルとした場合を考える。この場合、例えば、コントローラ30は、検波器40により検出された出力信号Voutが第k検出レベル(1≦k<n)である場合に比べて第p検出レベル(k<p≦n)である場合に歪みレベルの大きい利得特性に指定するための制御信号を生成して線形化回路110及び増幅器120へ供給する。
【0045】
すなわち、コントローラ30は、線形化回路110と増幅器120にnビットの共通の制御信号G1〜Gnを供給することにより、線形化回路110と増幅器120とを同期させた形で制御する。nビットの共通の制御信号G1〜Gnでは、少なくともG1〜Gnのいずれか1つのビットがアクティブレベルになっており、残りのビットがノンアクティブレベルになっている。
【0046】
図3の増幅器120は、増幅器コアブロック121、インダクタンスL2、及び容量素子C2を含む。インダクタンスL2は、増幅器コアブロック121の出力端子と電源電圧VDDとの間に接続されている。容量素子C2は、増幅器コアブロック121とインダクタンスL2との間のノードと、端子T3との間に接続されている。増幅器コアブロック121は、入力された中間信号Vin2を増幅する増幅部123と、制御信号G1〜Gnを受けて第2の利得特性を切り替える切り替え部122とを含む。増幅部123は、複数のトランジスタM1〜Mnから成り、切り替え可能な第2の利得特性を有する。切り替え部122は、複数のトランジスタM1〜Mnを制御するための複数のスイッチSW1〜SWnを含む。複数のスイッチSW1〜SWnは、制御信号G1〜Gnに対応したビット値を受けてオン/オフする。
【0047】
線形化回路110は、図4に示すように、線形化器13と、n個のスイッチSW121〜SW12n(第1の切り替え部111)とn個の第2のダイオードD121〜D12nとを有する線形化抑制器114を有する。線形化抑制器114は、等価ダイオードD102として機能する。n個のスイッチSW121〜SW12nは、nビットの制御信号G1〜Gnを受けてn個の第2のダイオードD121〜D12nを制御する。n個のスイッチSW121〜SW12nは、アクティブレベルの制御信号を受けた少なくとも1つのスイッチがオンし残りのスイッチがオフする。これにより、等価ダイオードD102の面積が大きくなるように切り替えていくと線形化効果が緩和される(緩和された歪みレベルの第1の利得特性へ切り替えられる)。
【0048】
なお、スイッチSW121〜SW12nはそれぞれ、MOSFETで構成してもよい。基本的には、このMOSFETにおけるPN接合面の面積の比率は、D121〜D12nと揃えるが、そうでなくても第1の実施の形態における線形化効果を得ることができる。また、各スイッチのゲートに抵抗を挿入することでスイッチ自体の非線形性を抑えることができる。
【0049】
なお、線形化回路110は、ダイオード以外にもFETトランジスタやバイポーラトランジスタを整流素子として用いても同様の効果を得ることが可能である。例えば、図5の線形化回路210は、等価ダイオードD201として機能する線形化器213と等価ダイオードD202として機能する線形化抑制器214とを有する。線形化器213は、NMOSトランジスタM211及び抵抗R211で構成される。線形化抑制器214は、複数のPMOSトランジスタM221〜M22n、複数の抵抗R221〜R22n、及び複数のスイッチSW221〜SW22nで構成される。NMOSトランジスタM211は、ゲートと抵抗211を介したドレインとが端子Pに接続され、ソースが端子Qに接続されている。複数のPMOSトランジスタM221〜M22nはそれぞれ、スイッチを介したゲートと抵抗を介したソースとが端子Pに接続され、ドレインが端子Qに接続されている。
【0050】
FETトランジスタやバイポーラトランジスタを用いて線形化回路を構成する場合、複数のスイッチSW221〜SW22nは、図6に示すように、ゲート(ベース)に対して直列に接続するM2211aとシャントに接続するM2211bとを組み合わせたものでもよい。このようにスイッチを構成することでトランジスタ自体のオン/オフ効果が十分に得られる。また、各スイッチのゲートに抵抗を挿入することでスイッチ自体の非線形性を抑えることができる。
【0051】
増幅器120は、図3に示すNMOS型のFETトランジスタだけでなくPMOS型のFETトランジスタを用いても実現可能である。その際は、図3の線形化回路110の極性を全て逆にすることで実現可能となる。また、増幅器120は、FETトランジスタ以外にバイポーラを用いても実現可能である。
【0052】
(第3の実施の形態)
図7は、本発明の第3の実施の形態にかかる線形化回路310の構成図である。以下では、第2の実施の形態と異なる部分を中心に説明する。第3の実施の形態は、等価ダイオードD301として機能する線形化器313を、等価ダイオードD102として機能する線形化抑制器114と同様に、スイッチトダイオードで構成する点が第2の実施の形態と異なる。
【0053】
線形化回路310は、n個のスイッチSW311〜SW31n(第1の切り替え部111)とn個の第1のダイオード(第1の整流素子)D311〜D31nとを有する線形化器313と、n個のスイッチSW121〜SW12n(第2の切り替え部311)とn個の第2のダイオード(第2の整流素子)D121〜D12nとを有する線形化抑制器114を有する。n個のスイッチSW311〜SW31nは、nビットの制御信号G1〜Gnを受けてn個の第1のダイオードD311〜D31nを制御する。n個のスイッチSW311〜SW31nは、アクティブレベルの制御信号を受けた少なくとも1つのスイッチがオンし残りのスイッチがオフする。
【0054】
この場合、等価ダイオードD301におけるアクティブなPN接合面の面積に対して等価ダイオードD102におけるアクティブなPN接合面の面積が相対的に大きくなるように切り替えていくと、線形化効果が緩和される(緩和された歪みレベルの第1の利得特性へ切り替えられる)。例えば、複数の第1のダイオードD311〜D31nは、PN接合面(整流面)の面積が互いに異なる。すなわち、複数の第1のダイオードD311〜D31nにおけるPN接合面の面積をそれぞれA_D311〜A_D31nとすると、
【0055】
A_D311<・・・<A_D31n・・・数式3
である。各第1のダイオードD311〜D31nは、アノードが端子T2と増幅器120の入力端子Qとに接続され、カソードがバイアス供給端子T1に接続されている。
【0056】
このように、第3の実施の形態によれば、アクティブにする第1の整流素子を切り替えるとともに、アクティブにする第2の整流素子を切り替えるので、第1の利得特性を離散的により微細に調整して切り替えることができる。すなわち、線形化効果のより微細な調整が可能になる。
【0057】
(第4の実施の形態)
図8は、本発明の第4の実施の形態にかかる線形化回路510の構成図である。以下では、第3の実施の形態と異なる部分を中心に説明する。
【0058】
線形化回路510は、線形化抑制器114を含まず、n個のスイッチSW311〜SW31n(切り替え部511)とn個の第1のダイオード(第1の整流素子)D311〜D31nと第3のダイオード(第2の整流素子)D510とを有する線形化器513を含む。n個の第1のダイオードD311〜D31nと第3のダイオードD510は、同極性かつ並列に接続されている。n個の第1ダイオードは、n個のスイッチSW311〜SW31nに接続され、制御信号により選択的に切り替えられる。
【0059】
第4の実施の形態において、最大に線形化効果が得られるようなサイズを持つ第3のダイオードD510は、パワーダウン時以外常にオンとなり、n個の第1のダイオードD311〜D31nを利得特性の切り替えとともに等価ダイオードD501の面積が大きくなるように切り替えていくと、線形化効果が緩和される(緩和された歪みレベルの第1の利得特性へ切り替えられる)。
【0060】
なお、線形化回路510の整流素子をNMOSトランジスタで構成してもよい。この場合、PMOSトランジスタを用いずに線形化回路510を構成することができるので、線形化回路510の面積を少なく抑えることが容易である。
【0061】
(第5の実施の形態)
図9は、第1の実施の形態〜第4の実施の形態を適用した無線通信装置900iの構成例を示す図である。無線通信装置(送受信システム)900iは、2系統の送信系回路および受信系回路を備えている。図9において、901はアンテナ、902はデュプレクサ、903、920はスイッチ(SW)、904、905、911、912、921、922、925、926はバンドパスフィルタ(BPF)、906、907はローノイズアンプ(LNA)、908、909はダウンコンバータ、910、915、918、931、936、939はシンセサイザ、913,914、916、917は復調器、923,924はパワーアンプ(PA)、927,928はドライバーアンプ(DA)、929,930はアップコンバータ、932,933は加算器、934,935、937、938は直交変調器、940はベースバンド回路(Base Band)を示している。
【0062】
上記構成の無線通信装置900iにおいて、第1の実施の形態〜第4の実施の形態のいずれかは、ドライバーアンプ927,928及びローノイズアンプ906,907に適用される。ドライバーアンプ927,928の出力信号のレベルは、検波器40a,40b(図2の検波器40)により検出される。ローノイズアンプ906,907の出力信号のレベルは、検波器40c,40dにより検出される。
【0063】
ベースバンド回路940は、コントローラ30を含む。コントローラ30は、例えば、検波器40c,40dにより検出された出力信号のレベルに応じて、基地局との距離を判断する。コントローラ30は、基地局との距離に応じて、送信パワーすなわち送信信号のレベルを調整する。
【0064】
ここで、送信系の半導体集積回路装置における線形化回路が同じダイオードのみを固定で使用する場合、歪み耐性の強い低出力レベル時にも高出力レベル時と同様に線形化しようとするために、その半導体集積回路装置における入力信号に対する増幅器の出力信号の利得特性の線形性が劣化する。
【0065】
それに対して、第5の実施の形態では、コントローラ30が、目標とする送信信号のレベルを得るために、増幅器の用いる第2の利得特性と線形化回路の用いる第1の利得特性とを同期させて切り替えるように制御する。これにより、線形化回路は、増幅器の第2の利得特性を相殺して入力信号に対する出力信号の利得特性を線形化するための第1の利得特性で入力信号を処理するように、複数の整流素子(ダイオード)のうちアクティブにする整流素子を切り替える。この結果、入力信号に対する増幅器の出力信号の利得特性の線形性を向上でき、無線通信装置の性能を向上することができる。
【符号の説明】
【0066】
1,100,100a,100b,100c,100d,200,300,400,500 半導体集積回路装置、10,110,210,310,410,510 線形化回路、11,111,211 第1の切り替え部、20,120 増幅器、30 コントローラ、40,40a,40b,40c,40d 検波器、311,511 第2の切り替え部。
【技術分野】
【0001】
本発明は、半導体集積回路装置及び送受信システムに関する。
【背景技術】
【0002】
近年、素子の微細化とともにアナログ・ディジタル混載1チップ化が主流となりICの更なる高集積化が進んでいる。また現在では携帯端末のほかにも無線システムを使用するゲームコントローラーなど数多くの小型アプリケーションが登場しており、極力電池の浪費を抑えるために低消費電力化が重要な要素となっている。低消費電力化、高集積化を実現するために製品開発により微細なプロセスが適用されるため、無線システムで使用する高周波アナログ回路においても低電圧化が進んでいる。特に、線形な利得特性を求められるパワーアンプなどにおいて、回路の低電圧化による振幅余裕の低下は非常に深刻な問題となっている。
【0003】
線形な入出力特性を得る手法には、増幅器に信号が入力される前にプリディストーションをかけることでトータルの利得特性を線形化するといった手法が構成の容易性などの理由から多く用いられている。中でもダイオードを用いた線形化器(リニアライザ)は良く用いられている。このダイオードリニアライザでは、ダイオードに印加するバイアス電圧を変えることにより、利得特性(AM−AM特性)や位相特性(AM−PM特性)を調整することができる。
【0004】
特許文献1には、プリディストーションをかけるために増幅素子の入力側に接続されるプリディストータにおいて、互いに逆極性かつ並列に接続する2つのダイオードのそれぞれに逆バイアス電圧を印加することが記載されている。この2つのダイオードに印加する逆バイアス電圧を自在に制御することにより、2つのダイオードのオン/オフ電力が制御され、プリディストータの歪み開始点の位置を調節し得る。これにより、特許文献1によれば、プリディストータの歪み特性の調節に際して制御すべきパラメータが逆バイアス電圧の値だけですむようになるので、歪み特性の調節の容易化を図ることができるとされている。
【0005】
特許文献1に記載された技術では、2つのダイオードに印加する逆バイアス電圧を自在に制御するので、互いに符号が反対で連続的に可変な2つの逆バイアス電圧を生成する2つのバイアス源が必要となる。そのうえ、2つのダイオードのアース側の端子に異なる符号のバイアス電圧を印加するために、2つのダイオードを直流的に遮断しなければならず、2つのダイオードとアースとの間にそれぞれ大きな容量値の容量素子が必要となる。したがって、プリディストータの歪み特性の調節に必要な回路の面積が増大する。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2002−9555号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明は、入力信号に対する増幅器の出力信号の利得特性を線形化するために必要な回路の面積を低減できる半導体集積回路装置及び送受信システムを提供することを目的とする。
【課題を解決するための手段】
【0008】
本願発明の一態様によれば、切り替え可能な複数の第1の利得特性を有し、入力信号に対して前記第1の利得特性を切り替えて中間信号を生成し、第2の利得特性を有する回路に前記中間信号を出力する線形化回路を備え、前記線形化回路は、少なくとも1つの第1の整流素子を有し、前記入力信号を線形化する線形化器と、前記第1の整流素子と逆極性の複数の第2の整流素子と、制御信号に基づき前記複数の第2の整流素子のうち少なくとも1つを選択する第1の切り替え部とを有し、前記線形化器に並列に接続され、前記線形化器による前記入力信号の線形化を抑制する線形化抑制器とを備えることを特徴とする半導体集積回路装置が提供される。
【0009】
また、本願発明の一態様によれば、切り替え可能な複数の第1の利得特性を有し、入力信号に対して前記第1の利得特性を切り替えて中間信号を生成し、第2の利得特性を有する回路に前記中間信号を出力する線形化回路を備え、前記線形化回路は、少なくとも1つの第1の整流素子と、前記第1の整流素子と同極性かつ並列に接続された複数の第2の整流素子と、制御信号に基づき前記複数の第2の整流素子のうち少なくとも1つを選択する切り替え部とを備えることを特徴とする半導体集積回路装置が提供される。
【0010】
また、本願発明の一態様によれば、切り替え可能な複数の第1の利得特性を有し、変調された送信信号又は復調すべき受信信号に対して前記第1の利得特性を切り替えて中間信号を生成する線形化回路と、切り替え可能な複数の第2の利得特性を有し、前記中間信号が入力される増幅器と、前記増幅器の出力信号のレベルを検出する検出部と、前記増幅器の出力信号のレベルに応じて前記増幅器及び前記線形化回路を制御する制御部とを備え、前記制御部は、前記検出部により検出された前記増幅器の出力信号のレベルに応じて、前記第1の利得特性と前記第2の利得特性とを同期して切り替えるための制御信号を生成し、前記線形化回路は、少なくとも1つの第1の整流素子を有し、前記送信信号又は前記受信信号を線形化する線形化器と、前記第1の整流素子と逆極性の複数の第2の整流素子と、制御信号に基づき前記複数の第2の整流素子のうち少なくとも1つを選択する第1の切り替え部とを有し、前記線形化器に並列に接続され、前記線形化器による線形化を抑制する線形化抑制器とを備えることを特徴とする送受信システムが提供される。
【発明の効果】
【0011】
本発明によれば、入力信号に対する増幅器の出力信号の利得特性を線形化するために必要な回路の面積を低減できる半導体集積回路装置及び送受信システムを提供することができるという効果を奏する。
【図面の簡単な説明】
【0012】
【図1】図1は、本発明の第1の実施の形態にかかる半導体集積回路装置1の構成及び動作を示す図である。
【図2】図2は、本発明の第1の実施の形態における線形化回路310の構成を示す図である。
【図3】図3は、本発明の第2の実施の形態にかかる半導体集積回路装置100の構成と半導体集積回路装置100を適用した無線通信装置900における半導体集積回路装置100に関連した構成とを示す図である。
【図4】図4は、本発明の第2の実施の形態における線形化回路の構成を示す図である。
【図5】図5は、本発明の第2の実施の形態の変形例にかかる半導体集積回路装置200の構成を示す図である。
【図6】図6は、本発明の第2の実施の形態の変形例におけるスイッチの構成を示す図である。
【図7】図7は、本発明の第3の実施の形態にかかる半導体集積回路装置300における線形化回路310の構成を示す図である。
【図8】図8は、本発明の第4の実施の形態にかかる半導体集積回路装置500における線形化回路510の構成を示す図である。
【図9】図9は、第1の実施の形態〜第4の実施の形態にかかる半導体集積回路装置を適用した無線通信装置900iの構成例を示す図である。
【発明を実施するための形態】
【0013】
以下に添付図面を参照して、本発明の実施の形態にかかる半導体集積回路装置を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。
【0014】
(第1の実施の形態)
図1は、本発明の第1の実施の形態にかかる半導体集積回路装置1の構成及び動作を示す図である。図1(a)は、半導体集積回路装置1の概略構成図であり、線形化回路を非線形増幅器に使用する場合の構成例である。
【0015】
半導体集積回路装置1は、線形化回路10及び増幅器20を備える。線形化回路10は、端子(バイアス供給端子)T1,端子T2,及び端子Qに接続されている。端子T1には、所定の(一定の)バイアス電圧Vbiasが供給されている。端子T2は、線形化回路10の入力端子であり、入力信号Vinが供給される。端子Qは、線形化回路10の出力端子であるとともに増幅器20の入力端子である。端子Qには、線形化回路10から(半導体集積回路装置1の)中間信号Vin2が供給される。
【0016】
線形化回路10は、端子T1を介して供給されているバイアス電圧Vbiasに基づいて入力信号Vinを処理し、増幅器20の入力端子Qに供給する中間信号Vin2を生成する。中間信号Vin2は、入力信号Vinに対する増幅器20の出力信号の利得特性が線形化するように生成される。線形化回路10は、生成した中間信号Vin2を増幅器20へ供給する。増幅器20は、中間信号Vin2を増幅し、出力信号Voutを生成して出力する。
【0017】
ここで、線形化回路10は、切り替え可能な利得特性として、線形な利得特性に対して増幅器20の有する第2の利得特性と逆方向に互いに異なる歪みレベルの複数の第1の利得特性(図1(b))を有する。線形化回路10は、入力信号に対する利得特性を線形化するように増幅器20の出力信号のレベルに応じて離散的に切り替えられた第1の利得特性に従って、中間信号Vin2を生成する。
【0018】
一方、増幅器20は、切り替え可能な利得特性として、線形な利得特性に対して互いに異なる歪みレベルの(非線形の)複数の第2の利得特性(図1(c))を有する。増幅器20は、出力信号のレベルに応じて切り替えられた第2の利得特性に従って増幅動作を行い、線形化された出力信号Voutを生成して出力する。この出力信号Voutは、第1の利得特性と第2の利得特性とが相殺された形で生成される。これにより、入力信号Vinに対する増幅器20の出力信号Voutの利得特性は線形化される(図1(d))。
【0019】
このように、線形化回路10は、増幅器20に信号が入力される前にプリディストーションをかける処理を行うことにより、線形化回路10及び増幅器20のトータルの利得特性を線形化する。すなわち、第2の利得特性と逆方向の歪みレベルを有する第1の利得特性とを合成することにより、図1(d)に示すような線形の利得特性が得られる。
【0020】
図1(b)(又は図1(c))のΔGainは、
ΔGain=Gain(VL)[dB]−Gain(VS)[dB]・・・数式1
で示される。数式1において、VLは入力信号Vin(又は中間信号Vin2)の強入力レベルを示し、VSは入力信号Vin(又は中間信号Vin2)の弱入力レベルを示し、Gain(VL)、Gain(VS)は利得を示す。
【0021】
次に、線形化回路10の回路構成について説明する。図2(a)は、線形化回路10の回路構成図である。
【0022】
線形化回路10は、線形化器13と、線形化抑制器14とを含む。線形化器13は、等価ダイオードD1として機能する。線形化抑制器14は、等価ダイオードD2として機能する。線形化器13は、第1のダイオードD11を有する。線形化抑制器14は、第1のダイオードD11と逆極性かつ並列に接続された複数の第2のダイオードD21〜D23と、第2のダイオードにそれぞれ接続された複数のスイッチSW21〜SW23(第1の切り替え部)とを有する。第2のダイオードD21〜D23は、互いに異なる利得(サイズ)を持つ。
【0023】
線形化抑制器14において、離散値のディジタル制御信号G1〜G3に応じてスイッチSW21〜SW23が制御され、ダイオードD21〜D23のいずれかが選択的に接続される。
【0024】
図2(a)の構成における具体的な動作を説明する。線形化回路10に対して、P点側からバイアス電圧Vbiasを与え、Q点側を信号経路(端子T2と端子Qとを結ぶ経路)に対してシャントに結線する。ここで、PQ間のDC電圧レベルをVDとし、入力信号Vinのレベルと中間信号Vin2のレベルとは互いに等しいものとする。Q点における中間信号Vin2のレベルが大きくなると、線形化器13は等価ダイオードD1の整流作用によりクリッピングを起こし、PQ間のDC電圧レベルVD1を下げる方向に作用する(図2(b))。一方、線形化抑制器14は、等価ダイオードD2の逆向きの整流作用によりクリッピングを起こし、PQ間のDC電圧レベルVD2を上げる方向に作用する(図2(c))。そのため、DC電圧レベルVDは線形化器13のPQ間電圧変動への寄与(VD1)が線形化抑制器14のPQ間電圧変動(VD2)により抑制される(図2(d))。すなわち、線形化器13は、上記の線形化を行うように動作する。それに対して、線形化抑制器14は、上記の線形化を抑制するように動作する。
【0025】
仮に、非線形な利得特性を有する増幅器20がMOSFETで構成されているとする。このとき、入力信号レベルの増大とともにゲートのDC電圧レベルVGは上昇する方向にある。したがって、非線形増幅器のVG変動(△VG)を抑えるように線形化回路10のVD変動(△VD)を調整することで非線形効果を緩和できる。
【0026】
線形化抑制器14は、異なるサイズ(PN接合面の面積)のダイオードで構成している。したがって、制御信号G1〜G3によりスイッチを切り替えることで所望のダイオードを選択し、線形化器1のVD変動の抑制レベルを調整することができる。これにより、全体として第1の実施の形態における線形化回路10におけるVD変動を調整できる。
【0027】
線形化回路10は、第1の切り替え部11を有する。切り替え部11は、増幅器20の出力信号Voutの利得特性を線形化するように所望のダイオードを電気的に接続する。線形化回路10は、離散的に切り替えられた第1の利得特性に従って処理を行う。
【0028】
線形化回路10は、切り替え部11により切り替えられた第1の利得特性に従って入力信号Vinを処理することにより、中間信号Vin2を生成する。
【0029】
ここで、増幅器20の出力信号Voutのレベルを高、中、低の3段階にした場合を考える。例えば、増幅器20の出力信号が低レベル(第1のレベル)の場合、制御信号G1により、線形化回路10は所望の第1の利得特性に切り替え、中間信号Vin2を出力する。また、例えば、増幅器20の出力信号が中レベル(第2のレベル)の場合、制御信号G2により、線形化回路10は所望の第1の利得特性に切り替え、中間信号Vin2を出力する。例えば、増幅器20の出力信号が低レベル(第1のレベル)の場合(制御信号G1がアクティブの場合)に比べて、増幅器20の出力信号が中レベル(第2のレベル)の場合(制御信号G2がアクティブの場合)に歪みレベルの大きい第1の利得特性へ離散的に切り替える。
【0030】
また、例えば、増幅器20の出力信号が高レベル(第3のレベル)の場合、制御信号G3により、線形化回路10は所望の第1の利得特性に切り替え、中間信号Vin2を出力する。
【0031】
より具体的に構成を説明すると、線形化回路10は、複数の整流素子を含む。複数の整流素子は、第1のダイオード(第1の整流素子)D11と複数の第2のダイオード(複数の第2の整流素子)D21,D22,D23とを含む。第1のダイオードD11は、線形な利得特性に対して第2の利得特性と逆特性の第3の利得特性(図2(b))を有する。第1のダイオードD11は、カソードが端子T2と増幅器20の入力端子Qとに接続され、アノードがバイアス供給端子T1に接続されている。
【0032】
第2のダイオードD21,D22,D23は、第1のダイオードD11と逆極性かつ並列にそれぞれ接続され、制御信号により選択可能である。これにより、第1のダイオードD11のみを用いて第1の利得特性とする場合に比べて、第2のダイオードを選択的に切り替えることにより第1の利得特性における歪みレベルを微調整することが可能になる。
【0033】
第2のダイオードD21,D22,D23は、線形な利得特性に対して第2の利得特性と同方向に互いに異なる歪みレベルの複数の第4の利得特性(図2(c))を有する。第2のダイオードD21,D22,D23は、PN接合面(整流面)の面積が互いに異なる。第2のダイオードD21,D22,D23におけるPN接合面の面積をそれぞれ、A_D21,A_D22,A_D23とすると、
A_D21<A_D22<A_D23・・・数式2
である。各第2のダイオードD21,D22,D23は、アノードが端子T2と増幅器20の入力端子Qとに接続され、カソードがバイアス供給端子T1に接続されている。
【0034】
第1の切り替え部11は、増幅器20の出力信号Voutのレベルに応じて離散的に切り替えられた第1の利得特性に従って、複数の第2のダイオードD21,D22,D23のうちアクティブにするダイオードを選択的に切り替える。具体的には、第1の切り替え部11は、複数のダイオードD21,D22,D23のカソードとバイアス供給端子T1とを接続する複数のスイッチSW21,SW22,SW23を含む。スイッチSW21,SW22,SW23は、いずれか1つのスイッチが選択的にオンしていることにより、ダイオードD21,D22,D23のいずれかのカソードとバイアス供給端子T1とを選択的に接続する。これにより、第1の切り替え部11は、利得特性を、第3の利得特性と切り替えられた第2の整流素子の有する第4の利得特性とが合成された利得特性(図2(d))へ離散的に切り替える。なお、図2(d)に示す利得特性と図1(b)に示す利得特性とは、縦軸が異なるプロファイルとなっているが、互いに等価な特性である。
【0035】
ここで、上記と同様に、増幅器20の出力信号Voutのレベルを高、中、低の3段階にした場合を考える。例えば、切り替えられた第1の利得特性に応じた第2のダイオードとして、増幅器20の出力信号が低レベル(第1のレベル)の場合、制御信号G1により、線形化回路10は所望の第2のダイオードに切り替え、中間信号Vin2を出力する。また、例えば、増幅器20の出力信号が中レベル(第2のレベル)の場合、制御信号G2により、線形化回路10は所望の第2のダイオードに切り替え、中間信号Vin2を出力する。例えば、増幅器20の出力信号が低レベル(制御信号G1がアクティブの場合)に比べて増幅器20の出力信号が中レベルの場合(制御信号G2がアクティブの場合)にPN接合面の面積の小さい第2のダイオードへ選択的に切り替える(数式2)。
【0036】
また、例えば、増幅器20の出力信号が高レベル(第3のレベル)の場合、制御信号G3により、線形化回路10は所望の第2のダイオードに切り替え、中間信号Vin2を出力する。
【0037】
すなわち、制御信号G1〜G3のうちいずれか1つがアクティブレベルになり、複数のスイッチSW21〜SW23のうちアクティブレベルの制御信号が供給されたスイッチが選択的にオンする。これにより、複数の第2のダイオードD21〜D23のいずれか1つがアクティブになり、中間信号Vin2の生成に寄与する。
【0038】
このように、第1の実施の形態によれば、線形化回路10において、第1の切り替え部11がアクティブにする第2の整流素子を切り替え、複数の第1の利得特性から入力信号Vinに対する出力信号Voutの利得特性を線形化するために決定された第1の利得特性へ離散的に切り替える。これにより、入力信号Vinに対する出力信号Voutの利得特性を線形化するための線形化回路10を簡易な構成で実現できる。連続的に可変な逆バイアス電圧を生成する2つのバイアス電圧源が不要になるので、線形化回路10の回路規模を小さく抑えることができる。この結果、出力信号Voutの利得特性を線形化するために必要な回路の面積を低減できる。
【0039】
第1のダイオードと複数の第2のダイオードとの端子T1側の端子に同じ符号のバイアス電圧を供給しながら第1の利得特性を離散的に切り替えることができるので、第1のダイオードと複数の第2のダイオードとを直流的に遮断する必要がなく、大きな容量値の容量素子が不要となる。これにより、大きな面積の容量素子が不要となるので、入力信号に対する増幅器20の出力信号の利得特性を線形化するために必要な回路の面積を低減できる。
【0040】
なお、第1の切り替え部11は、アクティブにする複数の第2の整流素子を選択的に切り替える代わりに、アクティブにする第2の整流素子の数を切り替えてもよい。すなわち、第1の切り替え部11は、離散的に切り替えられた第1の利得特性に従って、アクティブにする第2の整流素子を複数選択する。これにより、第1の切り替え部11は、利得特性を、第3の利得特性と切り替えられた複数の第2の整流素子から成る第4の利得特性とが合成された利得特性へ離散的に切り替えることができる。第4の利得特性は、複数の第2のダイオードのうちアクティブにする1以上のダイオードにおけるPN接合面が面積的に足し合わされたものに対応した利得特性となる。なお、この場合、複数の第2のダイオードのうちPN接合面の面積が互いに略等しいものが存在してもよい。
【0041】
(第2の実施の形態)
図3は、本発明の第2の実施の形態にかかる半導体集積回路装置100を適用した無線通信装置900の構成図である。以下では、第1の実施の形態と異なる部分を中心に説明する。
【0042】
無線通信装置(送受信システム)900は、線形化回路110、増幅器120、検波器(検出部)40、及びコントローラ(制御部)30を備える。
【0043】
検波器40は、増幅器120の出力信号Voutのレベルを検出する。コントローラ30は、検波器40により検出された出力信号のレベルに応じて線形化回路110及び増幅器120を同期させて制御する。すなわち、コントローラ30は、検波器40により検出された出力信号Voutのレベルに応じて、第2の利得特性と第1の利得特性とを同期して制御するための共通の制御信号(G1,・・・,Gn)を生成して線形化回路110及び増幅器120へそれぞれ供給する。
【0044】
ここで、検波器40により検出されるべき出力信号Voutのレベルを高くなっていく順に第1検出レベル〜第n検出レベルとした場合を考える。この場合、例えば、コントローラ30は、検波器40により検出された出力信号Voutが第k検出レベル(1≦k<n)である場合に比べて第p検出レベル(k<p≦n)である場合に歪みレベルの大きい利得特性に指定するための制御信号を生成して線形化回路110及び増幅器120へ供給する。
【0045】
すなわち、コントローラ30は、線形化回路110と増幅器120にnビットの共通の制御信号G1〜Gnを供給することにより、線形化回路110と増幅器120とを同期させた形で制御する。nビットの共通の制御信号G1〜Gnでは、少なくともG1〜Gnのいずれか1つのビットがアクティブレベルになっており、残りのビットがノンアクティブレベルになっている。
【0046】
図3の増幅器120は、増幅器コアブロック121、インダクタンスL2、及び容量素子C2を含む。インダクタンスL2は、増幅器コアブロック121の出力端子と電源電圧VDDとの間に接続されている。容量素子C2は、増幅器コアブロック121とインダクタンスL2との間のノードと、端子T3との間に接続されている。増幅器コアブロック121は、入力された中間信号Vin2を増幅する増幅部123と、制御信号G1〜Gnを受けて第2の利得特性を切り替える切り替え部122とを含む。増幅部123は、複数のトランジスタM1〜Mnから成り、切り替え可能な第2の利得特性を有する。切り替え部122は、複数のトランジスタM1〜Mnを制御するための複数のスイッチSW1〜SWnを含む。複数のスイッチSW1〜SWnは、制御信号G1〜Gnに対応したビット値を受けてオン/オフする。
【0047】
線形化回路110は、図4に示すように、線形化器13と、n個のスイッチSW121〜SW12n(第1の切り替え部111)とn個の第2のダイオードD121〜D12nとを有する線形化抑制器114を有する。線形化抑制器114は、等価ダイオードD102として機能する。n個のスイッチSW121〜SW12nは、nビットの制御信号G1〜Gnを受けてn個の第2のダイオードD121〜D12nを制御する。n個のスイッチSW121〜SW12nは、アクティブレベルの制御信号を受けた少なくとも1つのスイッチがオンし残りのスイッチがオフする。これにより、等価ダイオードD102の面積が大きくなるように切り替えていくと線形化効果が緩和される(緩和された歪みレベルの第1の利得特性へ切り替えられる)。
【0048】
なお、スイッチSW121〜SW12nはそれぞれ、MOSFETで構成してもよい。基本的には、このMOSFETにおけるPN接合面の面積の比率は、D121〜D12nと揃えるが、そうでなくても第1の実施の形態における線形化効果を得ることができる。また、各スイッチのゲートに抵抗を挿入することでスイッチ自体の非線形性を抑えることができる。
【0049】
なお、線形化回路110は、ダイオード以外にもFETトランジスタやバイポーラトランジスタを整流素子として用いても同様の効果を得ることが可能である。例えば、図5の線形化回路210は、等価ダイオードD201として機能する線形化器213と等価ダイオードD202として機能する線形化抑制器214とを有する。線形化器213は、NMOSトランジスタM211及び抵抗R211で構成される。線形化抑制器214は、複数のPMOSトランジスタM221〜M22n、複数の抵抗R221〜R22n、及び複数のスイッチSW221〜SW22nで構成される。NMOSトランジスタM211は、ゲートと抵抗211を介したドレインとが端子Pに接続され、ソースが端子Qに接続されている。複数のPMOSトランジスタM221〜M22nはそれぞれ、スイッチを介したゲートと抵抗を介したソースとが端子Pに接続され、ドレインが端子Qに接続されている。
【0050】
FETトランジスタやバイポーラトランジスタを用いて線形化回路を構成する場合、複数のスイッチSW221〜SW22nは、図6に示すように、ゲート(ベース)に対して直列に接続するM2211aとシャントに接続するM2211bとを組み合わせたものでもよい。このようにスイッチを構成することでトランジスタ自体のオン/オフ効果が十分に得られる。また、各スイッチのゲートに抵抗を挿入することでスイッチ自体の非線形性を抑えることができる。
【0051】
増幅器120は、図3に示すNMOS型のFETトランジスタだけでなくPMOS型のFETトランジスタを用いても実現可能である。その際は、図3の線形化回路110の極性を全て逆にすることで実現可能となる。また、増幅器120は、FETトランジスタ以外にバイポーラを用いても実現可能である。
【0052】
(第3の実施の形態)
図7は、本発明の第3の実施の形態にかかる線形化回路310の構成図である。以下では、第2の実施の形態と異なる部分を中心に説明する。第3の実施の形態は、等価ダイオードD301として機能する線形化器313を、等価ダイオードD102として機能する線形化抑制器114と同様に、スイッチトダイオードで構成する点が第2の実施の形態と異なる。
【0053】
線形化回路310は、n個のスイッチSW311〜SW31n(第1の切り替え部111)とn個の第1のダイオード(第1の整流素子)D311〜D31nとを有する線形化器313と、n個のスイッチSW121〜SW12n(第2の切り替え部311)とn個の第2のダイオード(第2の整流素子)D121〜D12nとを有する線形化抑制器114を有する。n個のスイッチSW311〜SW31nは、nビットの制御信号G1〜Gnを受けてn個の第1のダイオードD311〜D31nを制御する。n個のスイッチSW311〜SW31nは、アクティブレベルの制御信号を受けた少なくとも1つのスイッチがオンし残りのスイッチがオフする。
【0054】
この場合、等価ダイオードD301におけるアクティブなPN接合面の面積に対して等価ダイオードD102におけるアクティブなPN接合面の面積が相対的に大きくなるように切り替えていくと、線形化効果が緩和される(緩和された歪みレベルの第1の利得特性へ切り替えられる)。例えば、複数の第1のダイオードD311〜D31nは、PN接合面(整流面)の面積が互いに異なる。すなわち、複数の第1のダイオードD311〜D31nにおけるPN接合面の面積をそれぞれA_D311〜A_D31nとすると、
【0055】
A_D311<・・・<A_D31n・・・数式3
である。各第1のダイオードD311〜D31nは、アノードが端子T2と増幅器120の入力端子Qとに接続され、カソードがバイアス供給端子T1に接続されている。
【0056】
このように、第3の実施の形態によれば、アクティブにする第1の整流素子を切り替えるとともに、アクティブにする第2の整流素子を切り替えるので、第1の利得特性を離散的により微細に調整して切り替えることができる。すなわち、線形化効果のより微細な調整が可能になる。
【0057】
(第4の実施の形態)
図8は、本発明の第4の実施の形態にかかる線形化回路510の構成図である。以下では、第3の実施の形態と異なる部分を中心に説明する。
【0058】
線形化回路510は、線形化抑制器114を含まず、n個のスイッチSW311〜SW31n(切り替え部511)とn個の第1のダイオード(第1の整流素子)D311〜D31nと第3のダイオード(第2の整流素子)D510とを有する線形化器513を含む。n個の第1のダイオードD311〜D31nと第3のダイオードD510は、同極性かつ並列に接続されている。n個の第1ダイオードは、n個のスイッチSW311〜SW31nに接続され、制御信号により選択的に切り替えられる。
【0059】
第4の実施の形態において、最大に線形化効果が得られるようなサイズを持つ第3のダイオードD510は、パワーダウン時以外常にオンとなり、n個の第1のダイオードD311〜D31nを利得特性の切り替えとともに等価ダイオードD501の面積が大きくなるように切り替えていくと、線形化効果が緩和される(緩和された歪みレベルの第1の利得特性へ切り替えられる)。
【0060】
なお、線形化回路510の整流素子をNMOSトランジスタで構成してもよい。この場合、PMOSトランジスタを用いずに線形化回路510を構成することができるので、線形化回路510の面積を少なく抑えることが容易である。
【0061】
(第5の実施の形態)
図9は、第1の実施の形態〜第4の実施の形態を適用した無線通信装置900iの構成例を示す図である。無線通信装置(送受信システム)900iは、2系統の送信系回路および受信系回路を備えている。図9において、901はアンテナ、902はデュプレクサ、903、920はスイッチ(SW)、904、905、911、912、921、922、925、926はバンドパスフィルタ(BPF)、906、907はローノイズアンプ(LNA)、908、909はダウンコンバータ、910、915、918、931、936、939はシンセサイザ、913,914、916、917は復調器、923,924はパワーアンプ(PA)、927,928はドライバーアンプ(DA)、929,930はアップコンバータ、932,933は加算器、934,935、937、938は直交変調器、940はベースバンド回路(Base Band)を示している。
【0062】
上記構成の無線通信装置900iにおいて、第1の実施の形態〜第4の実施の形態のいずれかは、ドライバーアンプ927,928及びローノイズアンプ906,907に適用される。ドライバーアンプ927,928の出力信号のレベルは、検波器40a,40b(図2の検波器40)により検出される。ローノイズアンプ906,907の出力信号のレベルは、検波器40c,40dにより検出される。
【0063】
ベースバンド回路940は、コントローラ30を含む。コントローラ30は、例えば、検波器40c,40dにより検出された出力信号のレベルに応じて、基地局との距離を判断する。コントローラ30は、基地局との距離に応じて、送信パワーすなわち送信信号のレベルを調整する。
【0064】
ここで、送信系の半導体集積回路装置における線形化回路が同じダイオードのみを固定で使用する場合、歪み耐性の強い低出力レベル時にも高出力レベル時と同様に線形化しようとするために、その半導体集積回路装置における入力信号に対する増幅器の出力信号の利得特性の線形性が劣化する。
【0065】
それに対して、第5の実施の形態では、コントローラ30が、目標とする送信信号のレベルを得るために、増幅器の用いる第2の利得特性と線形化回路の用いる第1の利得特性とを同期させて切り替えるように制御する。これにより、線形化回路は、増幅器の第2の利得特性を相殺して入力信号に対する出力信号の利得特性を線形化するための第1の利得特性で入力信号を処理するように、複数の整流素子(ダイオード)のうちアクティブにする整流素子を切り替える。この結果、入力信号に対する増幅器の出力信号の利得特性の線形性を向上でき、無線通信装置の性能を向上することができる。
【符号の説明】
【0066】
1,100,100a,100b,100c,100d,200,300,400,500 半導体集積回路装置、10,110,210,310,410,510 線形化回路、11,111,211 第1の切り替え部、20,120 増幅器、30 コントローラ、40,40a,40b,40c,40d 検波器、311,511 第2の切り替え部。
【特許請求の範囲】
【請求項1】
切り替え可能な複数の第1の利得特性を有し、入力信号に対して前記第1の利得特性を切り替えて中間信号を生成し、第2の利得特性を有する回路に前記中間信号を出力する線形化回路を備え、
前記線形化回路は、
少なくとも1つの第1の整流素子を有し、前記入力信号を線形化する線形化器と、
前記第1の整流素子と逆極性の複数の第2の整流素子と、制御信号に基づき前記複数の第2の整流素子のうち少なくとも1つを選択する第1の切り替え部とを有し、前記線形化器に並列に接続され、前記線形化器による前記入力信号の線形化を抑制する線形化抑制器と
を備える
ことを特徴とする半導体集積回路装置。
【請求項2】
前記第1の整流素子は、前記第2の利得特性と逆方向に歪んだ第3の利得特性を有し、
前記複数の第2の整流素子は、前記第2の利得特性と同方向にそれぞれ歪んだ複数の第4の利得特性を有する
ことを特徴とする請求項1に記載の半導体集積回路装置。
【請求項3】
前記線形化器は、
複数の前記第1の整流素子と、前記制御信号に基づき複数の前記第1の整流素子のうち少なくとも1つを選択する第2の切り替え部とを有し、前記入力信号を線形化する
ことを特徴とする請求項1又は2に記載の半導体集積回路装置。
【請求項4】
切り替え可能な複数の第1の利得特性を有し、入力信号に対して前記第1の利得特性を切り替えて中間信号を生成し、第2の利得特性を有する回路に前記中間信号を出力する線形化回路を備え、
前記線形化回路は、
少なくとも1つの第1の整流素子と、前記第1の整流素子と同極性かつ並列に接続された複数の第2の整流素子と、制御信号に基づき前記複数の第2の整流素子のうち少なくとも1つを選択する切り替え部と
を備える
ことを特徴とする半導体集積回路装置。
【請求項5】
切り替え可能な複数の第1の利得特性を有し、変調された送信信号又は復調すべき受信信号に対して前記第1の利得特性を切り替えて中間信号を生成する線形化回路と、
切り替え可能な複数の第2の利得特性を有し、前記中間信号が入力される増幅器と、
前記増幅器の出力信号のレベルを検出する検出部と、
前記増幅器の出力信号のレベルに応じて前記増幅器及び前記線形化回路を制御する制御部と
を備え、
前記制御部は、前記検出部により検出された前記増幅器の出力信号のレベルに応じて、前記第1の利得特性と前記第2の利得特性とを同期して切り替えるための制御信号を生成し、
前記線形化回路は、
少なくとも1つの第1の整流素子を有し、前記送信信号又は前記受信信号を線形化する線形化器と、
前記第1の整流素子と逆極性の複数の第2の整流素子と、制御信号に基づき前記複数の第2の整流素子のうち少なくとも1つを選択する第1の切り替え部とを有し、前記線形化器に並列に接続され、前記線形化器による線形化を抑制する線形化抑制器と
を備える
ことを特徴とする送受信システム。
【請求項1】
切り替え可能な複数の第1の利得特性を有し、入力信号に対して前記第1の利得特性を切り替えて中間信号を生成し、第2の利得特性を有する回路に前記中間信号を出力する線形化回路を備え、
前記線形化回路は、
少なくとも1つの第1の整流素子を有し、前記入力信号を線形化する線形化器と、
前記第1の整流素子と逆極性の複数の第2の整流素子と、制御信号に基づき前記複数の第2の整流素子のうち少なくとも1つを選択する第1の切り替え部とを有し、前記線形化器に並列に接続され、前記線形化器による前記入力信号の線形化を抑制する線形化抑制器と
を備える
ことを特徴とする半導体集積回路装置。
【請求項2】
前記第1の整流素子は、前記第2の利得特性と逆方向に歪んだ第3の利得特性を有し、
前記複数の第2の整流素子は、前記第2の利得特性と同方向にそれぞれ歪んだ複数の第4の利得特性を有する
ことを特徴とする請求項1に記載の半導体集積回路装置。
【請求項3】
前記線形化器は、
複数の前記第1の整流素子と、前記制御信号に基づき複数の前記第1の整流素子のうち少なくとも1つを選択する第2の切り替え部とを有し、前記入力信号を線形化する
ことを特徴とする請求項1又は2に記載の半導体集積回路装置。
【請求項4】
切り替え可能な複数の第1の利得特性を有し、入力信号に対して前記第1の利得特性を切り替えて中間信号を生成し、第2の利得特性を有する回路に前記中間信号を出力する線形化回路を備え、
前記線形化回路は、
少なくとも1つの第1の整流素子と、前記第1の整流素子と同極性かつ並列に接続された複数の第2の整流素子と、制御信号に基づき前記複数の第2の整流素子のうち少なくとも1つを選択する切り替え部と
を備える
ことを特徴とする半導体集積回路装置。
【請求項5】
切り替え可能な複数の第1の利得特性を有し、変調された送信信号又は復調すべき受信信号に対して前記第1の利得特性を切り替えて中間信号を生成する線形化回路と、
切り替え可能な複数の第2の利得特性を有し、前記中間信号が入力される増幅器と、
前記増幅器の出力信号のレベルを検出する検出部と、
前記増幅器の出力信号のレベルに応じて前記増幅器及び前記線形化回路を制御する制御部と
を備え、
前記制御部は、前記検出部により検出された前記増幅器の出力信号のレベルに応じて、前記第1の利得特性と前記第2の利得特性とを同期して切り替えるための制御信号を生成し、
前記線形化回路は、
少なくとも1つの第1の整流素子を有し、前記送信信号又は前記受信信号を線形化する線形化器と、
前記第1の整流素子と逆極性の複数の第2の整流素子と、制御信号に基づき前記複数の第2の整流素子のうち少なくとも1つを選択する第1の切り替え部とを有し、前記線形化器に並列に接続され、前記線形化器による線形化を抑制する線形化抑制器と
を備える
ことを特徴とする送受信システム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【公開番号】特開2011−182191(P2011−182191A)
【公開日】平成23年9月15日(2011.9.15)
【国際特許分類】
【出願番号】特願2010−44377(P2010−44377)
【出願日】平成22年3月1日(2010.3.1)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成23年9月15日(2011.9.15)
【国際特許分類】
【出願日】平成22年3月1日(2010.3.1)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]