ＰＬＤ回路、集積回路装置及び電子機器
【課題】消費電力を低減できるＰＬＤ回路、集積回路装置及び電子機器等を提供すること。
【解決手段】ＰＬＤ回路は、各トランジスター列が直列接続されたプログラマブルな複数のトランジスターを有する第１〜第ｍ（ｍは２以上の整数）のトランジスター列ＴＡ１〜ＴＡｍを含む。第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの一端に第１の非直流電源ＶＳ１が供給される。第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの各トランジスター列は、複数の入力信号ＸＰ（Ｘ１Ｐ〜ＸｉＰ）、ＸＮ（Ｘ１Ｎ〜ＸｉＮ）によってオン・オフされる。第１の非直流電源ＶＳ１の電圧により規定される第１のホールド期間に、第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの他端のノードである第１〜第ｍのノードＮＡ１〜ＮＡｍの電圧レベルを各々出力する。
【解決手段】ＰＬＤ回路は、各トランジスター列が直列接続されたプログラマブルな複数のトランジスターを有する第１〜第ｍ（ｍは２以上の整数）のトランジスター列ＴＡ１〜ＴＡｍを含む。第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの一端に第１の非直流電源ＶＳ１が供給される。第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの各トランジスター列は、複数の入力信号ＸＰ（Ｘ１Ｐ〜ＸｉＰ）、ＸＮ（Ｘ１Ｎ〜ＸｉＮ）によってオン・オフされる。第１の非直流電源ＶＳ１の電圧により規定される第１のホールド期間に、第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの他端のノードである第１〜第ｍのノードＮＡ１〜ＮＡｍの電圧レベルを各々出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＤ回路、集積回路装置及び電子機器等に関する。
【背景技術】
【０００２】
論理回路の消費電力を低減する技術として、断熱的論理回路が知られている。例えば特許文献１には、緩やかに立ち上がり緩やかに立ち下がる波形の電源電圧を使用することにより断熱的回路動作を実現する手法が開示されている。
【０００３】
しかしながらこの手法では、ゲートの段数が多くなると後段のゲートほど断熱的回路動作からはずれてきて、低消費電力化の効果が減少するなどの課題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２２９７５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の幾つかの態様によれば、消費電力を低減できるＰＬＤ回路、集積回路装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００６】
本発明の一態様は、各トランジスター列が複数の直列接続されたプログラマブルなトランジスターを有する第１のトランジスター列〜第ｍ（ｍは２以上の整数）のトランジスター列を含み、前記第１のトランジスター列〜前記第ｍのトランジスター列の一端に第１の非直流電源が供給され、前記第１のトランジスター列〜前記第ｍのトランジスター列の各トランジスター列は、複数の入力信号によってオン・オフされ、前記第１の非直流電源の電圧により規定される第１のホールド期間に、前記第１のトランジスター列〜前記第ｍのトランジスター列の他端のノードである第１のノード〜第ｍのノードの電圧レベルを各々出力するＰＬＤ回路に関係する。
【０００７】
本発明の一態様によれば、プログラマブルなトランジスターをプログラムすることで、所望の論理回路などを実現できる。さらにＰＬＤ回路に第１の非直流電源を供給し、第１のホールド期間に各トランジスター列の他端のノードの電圧レベルを出力することで、断熱的回路動作を行うことができる。その結果、例えば低消費電力の論理回路等を実現することが可能になる。
【０００８】
また本発明の一態様では、前記第１のノード〜前記第ｍのノードは、共通出力ノードに共通接続され、前記共通出力ノードの電圧レベルを出力信号として出力してもよい。
【０００９】
このようにすれば、各トランジスター列の出力の論理和などを出力することができる。
【００１０】
また本発明の一態様では、バッファー回路用非直流電源が供給され、断熱的回路動作を行う複数のバッファー回路を含み、前記複数のバッファー回路は、前記バッファー回路用非直流電源の電圧により規定されるバッファーホールド期間に、前記複数の入力信号を各々出力してもよい。
【００１１】
このようにすれば、断熱的回路動作によりバッファー回路の消費電力を低減することができる。またバッファーホールド期間に信号を出力することで、出力レベルを確定させることができるから、次段の各トランジスター列を確実に駆動することなどが可能になる。
【００１２】
また本発明の一態様では、前記バッファーホールド期間の開始後に、前記第１のホールド期間が開始し、前記第１のホールド期間の終了後に、前記バッファーホールド期間が終了してもよい。
【００１３】
このようにすれば、バッファー回路からの信号レベルが確定した後に、各トランジスター列の第１のホールド期間が開始されるから、各トランジスター列は適正な断熱的回路動作を行うことができる。
【００１４】
また本発明の一態様では、非断熱的回路動作を行う第１の保持回路と、非断熱的回路動作を行う第２の保持回路とを含み、前記第１の保持回路は、前記第１のホールド期間において前記出力信号を取り込み、保持する動作を行い、前記第２の保持回路は、前記バッファーホールド期間を除く期間において、前記第１の保持回路が保持する信号に基づいて出力を変化させてもよい。
【００１５】
このようにすれば、第１の保持回路は、各トランジスター列の出力を確実に取り込むことができる。また第２の保持回路は、適正なタイミングでバッファー回路に入力される信号を変化させることができる。その結果、ＰＬＤ回路は断熱的回路動作が可能になる。
【００１６】
また本発明の一態様では、各トランジスター列が複数の直列接続されたプログラマブルなトランジスターを有する第ｍ＋１のトランジスター列〜第ｍ＋ｎ（ｎは２以上の整数）のトランジスター列を含み、前記第ｍ＋１のトランジスター列〜前記第ｍ＋ｎのトランジスター列の一端に第２の非直流電源が供給され、前記第ｍ＋１のトランジスター列〜前記第ｍ＋ｎのトランジスター列の各トランジスター列は、前記第１のノード〜前記第ｍのノードからの信号によってオン・オフされ、前記第２の非直流電源の電圧により規定される第２のホールド期間に、前記第ｍ＋１のトランジスター列〜前記第ｍ＋ｎのトランジスター列の他端のノードである第１の出力ノード〜第ｎの出力ノードの電圧レベルを出力信号として各々出力してもよい。
【００１７】
このようにすれば、第２の非直流電源が供給される各トランジスター列のトランジスターをプログラムすることで、所望の論理回路などを実現できる。さらに第２のホールド期間に各トランジスター列の他端のノードの電圧レベルを出力することで、断熱的回路動作を行うことができる。その結果、例えばＡＮＤプレーンやＯＲプレーンを有する低消費電力の論理回路等を低コストで実現することなどが可能になる。
【００１８】
また本発明の一態様では、バッファー回路用非直流電源が供給され、断熱的回路動作を行う複数のバッファー回路を含み、前記複数のバッファー回路は、前記バッファー回路用非直流電源の電圧により規定されるバッファーホールド期間に、前記複数の入力信号を各々出力してもよい。
【００１９】
このようにすれば、断熱的回路動作によりバッファー回路の消費電力を低減することができる。またバッファーホールド期間に信号を出力することで、出力レベルを確定させることができるから、次段の各トランジスター列を確実に駆動することなどが可能になる。
【００２０】
また本発明の一態様では、前記バッファーホールド期間の開始後に、前記第１のホールド期間が開始し、前記第１のホールド期間の開始後に、前記第２のホールド期間が開始し、前記第２のホールド期間の終了後に、前記第１のホールド期間が終了し、前記第１のホールド期間の終了後に、前記バッファーホールド期間が終了してもよい。
【００２１】
このようにすれば、バッファー回路からの信号レベルが確定した後に、次段のトランジスター列の出力レベルが確定し、その後にさらに次段のトランジスター列の出力レベルが確定するから、各トランジスター列は適正な断熱的回路動作を行うことができる。
【００２２】
また本発明の一態様では、非断熱的回路動作を行う第１の保持回路と、非断熱的回路動作を行う第２の保持回路とを含み、前記第１の保持回路は、前記第２のホールド期間において前記出力信号を取り込み、保持する動作を行い、前記第２の保持回路は、前記バッファーホールド期間を除く期間において、前記第１の保持回路が保持する信号に基づいて出力を変化させてもよい。
【００２３】
このようにすれば、第１の保持回路は、各トランジスター列の出力を確実に取り込むことができる。また第２の保持回路は、バッファー回路に入力される信号を適正なタイミングで変化させることができる。その結果、ＰＬＤ回路は断熱的回路動作が可能になる。
【００２４】
また本発明の一態様では、前記第１の非直流電源は、共振回路により生成されてもよい。
【００２５】
このようにすれば、電力損失の少ない第１の非直流電源を実現することが可能になる。
【００２６】
また本発明の一態様では、前記第２の非直流電源は、共振回路により生成されてもよい。
【００２７】
このようにすれば、電力損失の少ない第２の非直流電源を実現することが可能になる。
【００２８】
本発明の他の態様は、断熱的回路動作を行うＰＬＤアレイ部と、前記ＰＬＤアレイ部からの出力信号を保持する保持回路とを含み、前記保持回路は、非断熱的回路動作を行うＰＬＤ回路に関係する。
【００２９】
本発明の一態様によれば、断熱的回路動作を行うＰＬＤ回路を実現することなどができる。その結果、例えば回路規模が大きく、かつ低消費電力の論理回路等を低コストで実現することなどが可能になる。
【００３０】
本発明の他の態様は、上記に記載のＰＬＤ回路を含む集積回路装置及び電子機器に関係する。
【図面の簡単な説明】
【００３１】
【図１】ＰＬＤ回路の基本的な構成例。
【図２】ＰＬＤ回路の第１の構成例。
【図３】図３（Ａ）〜図３（Ｃ）は、ＰＬＤ回路のプログラミング方法。
【図４】図４（Ａ）、図４（Ｂ）は、バッファー回路の一例。
【図５】ＰＬＤ回路の第１の構成例の信号波形の一例。
【図６】ＰＬＤ回路の第１の構成例の信号波形の別の例。
【図７】ＰＬＤ回路の第２の構成例。
【図８】図８（Ａ）、図８（Ｂ）は、レベル補償回路の一例。
【図９】ＰＬＤ回路の第２の構成例の信号波形の一例。
【図１０】第１、第２の保持回路の一例。
【図１１】電源回路の一例。
【図１２】電源回路の電圧波形の一例。
【図１３】集積回路装置及び電子機器の構成例。
【発明を実施するための形態】
【００３２】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３３】
１．基本的な構成例
図１に本実施形態のＰＬＤ（Programmable Logic Device）回路の基本的な構成例を示す。本実施形態のＰＬＤ回路は、バッファー回路１００、ＰＬＤアレイ部１１０及び第１、第２の保持回路１２０、１３０を含む。なお、本実施形態のＰＬＤ回路は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。また、本実施形態のＰＬＤ回路は、ＰＬＡ（Programmable Logic Array）などを含むものである。
【００３４】
バッファー回路１００は、入力信号Ｘ（Ｘ１〜Ｘｉ、ｉは２以上の整数）を受け、バッファリングしてＰＬＤアレイ部１１０に出力する。バッファー回路１００は、バッファー回路用非直流電源ＶＳＢが供給され、断熱的回路動作を行う。
【００３５】
ＰＬＤアレイ部１１０は、複数の直列接続されたプログラマブルなトランジスターを有する複数のトランジスター列を含み、プログラマブルなトランジスターをプログラミングすることで、所望の論理演算を実行して出力信号Ｙ（Ｙ１〜Ｙｎ、ｎは２以上の整数）を出力する。ＰＬＤアレイ部１１０は、論理積演算を行うＡＮＤプレーン（ＡＮＤアレイ）及び論理和演算を行うＯＲプレーン（ＯＲアレイ）を含む。ＡＮＤプレーンは、第１の非直流電源ＶＳ１が供給され、断熱的回路動作を行う。またＯＲプレーンは、第２の非直流電源ＶＳ２が供給され、断熱的回路動作を行う。なお、ＰＬＤアレイ部１１０は、ＯＲプレーンを含まない構成としてもよい。また、ＯＲプレーンをプログラマブルではなく固定型にした構成、すなわちＰＡＬ（Programmable Array Logic）であってもよい。
【００３６】
第１の保持回路１２０は、第１の制御信号ＳＡ１に基づいて、ＰＬＤアレイ部１１０の出力信号Ｙ（Ｙ１〜Ｙｎ）を取り込み、その信号を保持する。第１の保持回路１２０は、非断熱的回路動作を行う。
【００３７】
第２の保持回路１３０は、第２の制御信号ＳＡ２に基づいて、他の回路からの入力信号ＤＩＮ及び第１の保持回路１２０が保持し出力する信号Ｚ（Ｚ１〜Ｚｎ）を取り込む。そして取り込んだ信号を、他の回路への出力信号ＤＯＵＴ及びバッファー回路１００への出力信号Ｘ（Ｘ１〜Ｘｉ）として出力する。
【００３８】
本実施形態のＰＬＤ回路では、バッファー回路１００及びＰＬＤアレイ部１１０が断熱的回路動作を行うことが特徴である。断熱的回路動作では、電源として非直流電源（図１では、ＶＳＢ、ＶＳ１、ＶＳ２）を用いる。この非直流電源の電圧波形として、緩やかに変化する正弦波又は台形波などを用いることができる。非直流電源を用いることで、回路に印加される電源電圧が所定の電圧より大きくなる期間（ホールド期間）と、回路に印加される電源電圧が所定の電圧より小さくなる期間（非ホールド期間）とを設けることができる。なお、所定の電圧として、例えば高電位側電源ＶＤＤの電圧と低電位側電源ＶＳＳの電圧との中間の電圧を設定することができる。
【００３９】
非ホールド期間において各トランジスターのゲート電圧（入力電圧）をＬレベル（低電位レベル）からＨレベル（高電位レベル）又はＨレベルからＬレベルに変化させる。非ホールド期間では、ドレイン電圧が小さいから、トランジスターがオンする際のドレイン損失を低く抑えることができる。次に電源電圧を緩やかに上昇させることで、ホールド期間に移行する。電源電圧が緩やかに上昇するから、各トランジスターのドレイン損失は低く抑えられる。そしてホールド期間では、各トランジスターの入力レベルに応じた出力レベルが出力される。例えば図１では、プログラミングに基づく所望の論理演算の結果が、出力信号Ｙ（Ｙ１〜Ｙｎ）としてホールド期間に出力される。また、ホールド期間から非ホールド期間に移行する際には、電源電圧を緩やかに降下させることで各トランジスターのドレイン損失を低く抑えることができる。このように非直流電源を用いることで、断熱的回路動作が可能になる。
【００４０】
非直流電源は、例えば所定の電圧レベル（基準電圧レベル）より高い高電位レベル（例えばＶＤＤレベル）と、所定の電圧レベル（基準電圧レベル）より低い低電位レベル（例えばＶＳＳレベル）との間で時間的に電圧が変化する電源である。例えば非直流電源は、直流電圧に交流電圧を重畳することで得られる電源である。例えば本実施形態のＰＬＤ回路では、一定時間高電位レベルを保持した後に低電位レベルに降下し、再び高電位レベルに上昇する非直流電源が用いられる。また、例えば一定時間低電位レベルを保持した後に高電位レベルに上昇し、再び低電位レベルに降下する非直流電源が用いられる。但し、本発明の非直流電源はこのような態様の電源に限定されるものではない。
【００４１】
第１、第２の保持回路１２０、１３０は、上記の断熱的回路動作に適合するタイミングで信号を取り込み、保持する。具体的には、第１の保持回路１２０は、ホールド期間において出力信号Ｙ（Ｙ１〜Ｙｎ）を取り込み、保持する動作を行う。また第２の保持回路１３０は、非ホールド期間（広義にはホールド期間を除く期間）において、第１の保持回路１２０が保持する信号に基づいて出力Ｘ（Ｘ１〜Ｘｉ）を変化させる。
【００４２】
本実施形態のＰＬＤ回路の断熱的回路動作では、ゲート伝搬遅延に起因する断熱的回路動作からのずれが生じない。後述するように、ＰＬＤ回路では、いかに複雑な論理回路であってもＡＮＤプレーン及びＯＲプレーンで構成することができるからである。
【００４３】
以上説明したように、本実施形態のＰＬＤ回路によれば、緩やかに変化する非直流電源を用いることで、断熱的回路動作を行うＰＬＤ回路を実現することができる。その結果、論理積又は論理和で構成される所望の論理演算を、低消費電力のＰＬＤ回路で行うことができる。
【００４４】
２．ＰＬＤ回路の構成例
図２に、本実施形態のＰＬＤ回路の第１の構成例を示す。第１の構成例は、ＡＮＤプレーン（ＡＮＤアレイ）で構成され、ＯＲプレーンを含まない構成である。本構成例は、第１〜第ｍ（ｍは２以上の整数）のトランジスター列ＴＡ１〜ＴＡｍを含む。各トランジスター列ＴＡ１〜ＴＡｍは、複数の直列接続されたプログラマブルなトランジスターを有する。各トランジスター列ＴＡ１〜ＴＡｍの一端に、第１の非直流電源ＶＳ１が供給される。
【００４５】
各トランジスター列ＴＡ１〜ＴＡｍは、複数の入力信号ＸＰ、ＸＮ（Ｘ１Ｐ〜ＸｉＰ、Ｘ１Ｎ〜ＸｉＮ）によりオン・オフされる。各トランジスター列ＴＡ１〜ＴＡｍは、第１の非直流電源ＶＳ１の電圧により規定される第１のホールド期間ＴＨ１に、第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの他端のノードである第１〜第ｍのノードＮＡ１〜ＮＡｍの電圧レベルを各々出力する。
【００４６】
具体的には、例えばトランジスター列ＴＡ１の全てのトランジスターがオンしている場合には、第１のホールド期間ＴＨ１、すなわち非直流電源ＶＳ１が所定の電圧より高くなる期間において、第１のノードＮＡ１の電位はＨレベルになる。また例えばトランジスター列ＴＡ２に含まれるトランジスターのうち少なくとも１つがオフしている場合には、第１のホールド期間ＴＨ１において、第２のノードＮＡ２は高インピーダンスになる。このようにすることで、各トランジスター列ＴＡ１〜ＴＡｍに入力される複数の入力信号ＸＰ、ＸＮ（Ｘ１Ｐ〜ＸｉＰ、Ｘ１Ｎ〜ＸｉＮ）の論理積（ＡＮＤ）が、第１〜第ｍのノードＮＡ１〜ＮＡｍに各々出力される。
【００４７】
各トランジスター列ＴＡ１〜ＴＡｍに入力される複数の入力信号ＸＰ、ＸＮ（Ｘ１Ｐ〜ＸｉＰ、Ｘ１Ｎ〜ＸｉＮ）は、非ホールド期間（第１のホールド期間ＴＨ１を除く期間）において、電圧レベルが変化する。そして非直流電源ＶＳ１の電圧は、緩やかに上昇し降下する。こうすることで各トランジスター列ＴＡ１〜ＴＡｍ（ＡＮＤプレーン）は、断熱的回路動作を行うことができる。
【００４８】
第１〜第ｍのノードＮＡ１〜ＮＡｍは、共通出力ノードＮＣＭに共通接続され、共通出力ノードＮＣＭの電圧レベルを出力信号Ｙとして出力する。具体的には、例えば上記のように第１のノードＮＡ１の電位がＨレベルであり、第２のノードＮＡ２が高インピーダンスである場合には、共通出力ノードＮＣＭの電圧レベルはＨレベルになり、出力信号ＹとしてＨレベルが出力される。このようにすることで、第１〜第ｍのノードＮＡ１〜ＮＡｍの出力の論理和（ＯＲ）を、出力信号Ｙとして出力することができる。
【００４９】
さらに第１の構成例では、バッファー回路用非直流電源ＶＳＢＰ（又はＶＳＢＮ）が供給され、断熱的回路動作を行う複数のバッファー回路１００（１００−１〜１００−ｉ）を含む。複数のバッファー回路１００（１００−１〜１００−ｉ）は、バッファー回路用非直流電源ＶＳＢＰ（又はＶＳＢＮ）の電圧により規定されるバッファーホールド期間に、複数の入力信号Ｘ（Ｘ１〜Ｘｉ）の非反転信号ＸＰ（Ｘ１Ｐ〜ＸｉＰ）及び反転信号ＸＮ（Ｘ１Ｎ〜ＸｉＮ）を各々出力する。
【００５０】
なお、バッファー回路用非直流電源ＶＳＢＰとＶＳＢＮの違いについては、後述する図５、図６で説明する。
【００５１】
具体的には、例えばバッファー回路１００−１は、入力信号Ｘ１を受けて、その非反転信号Ｘ１Ｐ、反転信号Ｘ１Ｎを出力する。このようにすることで、複数の入力信号Ｘ（Ｘ１〜Ｘｉ）の非反転信号及び反転信号を生成することができるから、これらの信号をＰＬＤアレイ部１１０に入力することで、所望の論理演算を行うことができる。さらにバッファー回路１００は断熱的回路動作を行うから、消費電力を低減することができる。
【００５２】
図３（Ａ）〜図３（Ｃ）に、本実施形態のＰＬＤ回路のプログラミング方法を示す。図３（Ａ）〜図３（Ｃ）には、１つの入力信号Ｘの非反転信号ＸＰ及び反転信号ＸＮが、各々ゲートに入力される２つのＮ型トランジスターＴ１、Ｔ２が図示されている。実際にはトランジスターＴ１、Ｔ２のうち、いずれか一方又は両方のトランジスターが常時導通状態にプログラムされる。具体的には、このプログラミングは、例えばトランジスターのチャネル領域に不純物イオンを打ち込む（注入する）方法や、配線工程でトランジスターを短絡させる配線を形成する方法などで行うことができる。
【００５３】
図３（Ａ）の場合には、Ｔ２が常時導通状態であるから、入力信号Ｘが１（Ｈレベルの場合を１とする）の時に１が出力される。また図３（Ｂ）の場合には、Ｔ１が常時導通状態であるから、入力信号Ｘが０（Ｌレベルの場合を０とする）の時に１が出力される。また図３（Ｃ）の場合には、Ｔ１、Ｔ２が共に常時導通状態であるから、入力信号Ｘの値に関係なく１が出力される。上記のトランジスターＴ１、Ｔ２から成るトランジスター対を複数個直列に接続することで、複数の入力信号Ｘ（Ｘ１〜Ｘｉ）に対する論理積（ＡＮＤ）を出力することができる。
【００５４】
図４（Ａ）、図４（Ｂ）に、本実施形態のＰＬＤ回路に用いられるバッファー回路１００の一例を示す。図４（Ａ）、図４（Ｂ）のバッファー回路１００は、非断熱的回路動作を行うインバーターＩＮＶと、トランジスターＴＰ１、ＴＮ１から成る断熱的回路動作を行うインバーターと、トランジスターＴＰ２、ＴＮ２から成る断熱的回路動作を行うインバーターとを含む。
【００５５】
図４（Ａ）のバッファー回路１００には、直流電源である低電位側電源ＶＳＳ（広義には第１の電源）及び高電位側電源ＶＤＤ（広義には第２の電源）と、非直流電源であるバッファー回路用非直流電源ＶＳＢＰとが供給される。また図４（Ｂ）のバッファー回路１００には、上記のＶＳＳ、ＶＤＤと、非直流電源であるバッファー回路用非直流電源ＶＳＢＮとが供給される。
【００５６】
バッファー回路１００が断熱的回路動作を行うためには、バッファーホールド期間ＴＨＢを除く期間（非ホールド期間）において、入力信号Ｘが変化することが必要である。またバッファーホールド期間ＴＨＢにおいて出力信号ＸＰ、ＸＮのレベルが確定するから、次段の回路（ＰＬＤアレイ部１１０）は、バッファーホールド期間ＴＨＢにおいてバッファー回路１００の出力を受け取る必要がある。
【００５７】
図５に、ＰＬＤ回路の第１の構成例（図２）の信号波形の一例を示す。図５では、バッファー回路１００として図４（Ａ）に示す回路を用いる。バッファー回路用非直流電源ＶＳＢＰは、最小電圧レベルがＶＳＳレベルであり、最大電圧レベルがＶＤＤレベルである非直流電圧波形を有する。図４（Ａ）のバッファー回路では、ＶＳＢＰが所定の電圧より高くなる期間がバッファーホールド期間ＴＨＢである。バッファー回路用非直流電源ＶＳＢＰにより規定されるバッファーホールド期間ＴＨＢにおいて、バッファー回路１００の複数の出力信号ＸＰ（Ｘ１Ｐ〜ＸｉＰ）、ＸＮ（Ｘ１Ｎ〜ＸｉＮ）が出力される。そしてバッファーホールド期間ＴＨＢの期間内に設けられる第１のホールド期間ＴＨ１において、ＡＮＤプレーンの共通出力ノードの電圧レベルが出力信号Ｙとして出力される。なお、信号値が１の場合を実線で、信号値が０の場合を破線で示す。
【００５８】
バッファー回路用非直流電源ＶＳＢＰは、一定時間高電位レベル（ＶＤＤレベル）を保持した後に低電位レベル（ＶＳＳレベル）に降下し、再び高電位レベルに上昇する非直流電源である。バッファーホールド期間ＴＨＢは、高電位レベルを保持する期間を含む期間である。
【００５９】
第１の非直流電源ＶＳ１は、一定時間低電位レベルを保持した後に高電位レベルに上昇し、再び低電位レベルに降下する非直流電源である。第１のホールド期間ＴＨ１は、高電位レベルになる期間を含む期間である。
【００６０】
このようにバッファーホールド期間ＴＨＢの開始後に、第１のホールド期間ＶＨ１が開始し、第１のホールド期間ＶＨ１の終了後に、バッファーホールド期間ＴＨＢが終了する。すなわち第１のホールド期間ＶＨ１は、バッファーホールド期間ＴＨＢの期間内に含まれる。
【００６１】
第１の保持回路１２０は、第１のホールド期間ＴＨ１において出力信号Ｙを取り込み、保持する動作を行う（図５のＡ１、Ａ３）。第２の保持回路１３０は、バッファーホールド期間ＴＨＢを除く期間（非ホールド期間）において、第１の保持回路１２０が保持する信号Ｚに基づいて出力Ｘ（Ｘ１〜Ｘｉ）を変化させる（図５のＡ２、Ａ４）。第１の保持回路１２０は、第１の制御信号ＳＡ１に基づくタイミングで信号Ｙを取り込み、第２の保持回路１３０は、第２の制御信号ＳＡ２に基づくタイミングで信号Ｚを取り込む。
【００６２】
図６に、ＰＬＤ回路の第１の構成例（図２）の信号波形の別の例を示す。図６では、バッファー回路１００として図４（Ｂ）に示す回路を用いる。バッファー回路用非直流電源ＶＳＢＮは、最小電圧レベルがＶＳＳレベルであり、最大電圧レベルがＶＤＤレベルである非直流電圧波形を有する。図４（Ｂ）のバッファー回路では、ＶＳＢＮが所定の電圧より低くなる期間がバッファーホールド期間ＴＨＢである。バッファー回路用非直流電源ＶＳＢＮにより規定されるバッファーホールド期間ＴＨＢにおいて、バッファー回路１００の複数の出力信号ＸＰ（Ｘ１Ｐ〜ＸｉＰ）、ＸＮ（Ｘ１Ｎ〜ＸｉＮ）が出力される。バッファーホールド期間ＴＨＢが、バッファー回路用非直流電源ＶＳＢＮが所定の電圧より低い期間であることが、図５の場合と異なる。それ以外のＡＮＤプレーン及び第１、第２の保持回路１２０、１３０の動作は、図５に示したものと同一である。
【００６３】
バッファー回路用非直流電源ＶＳＢＮは、一定時間低電位レベル（ＶＳＳレベル）を保持した後に高電位レベル（ＶＤＤレベル）に上昇し、再び低電位レベルに降下する非直流電源である。バッファーホールド期間ＴＨＢは、低電位レベルを保持する期間を含む期間である。
【００６４】
第１の非直流電源ＶＳ１は、一定時間低電位レベルを保持した後に高電位レベルに上昇し、再び低電位レベルに降下する非直流電源である。第１のホールド期間ＴＨ１は、高電位レベルになる期間を含む期間である。
【００６５】
すなわち第１の保持回路１２０は、第１のホールド期間ＴＨ１において出力信号Ｙを取り込み、保持する動作を行う（図６のＢ１、Ｂ３）。第２の保持回路１３０は、バッファーホールド期間ＴＨＢを除く期間（非ホールド期間）において、第１の保持回路１２０が保持する信号Ｚに基づいて出力Ｘ（Ｘ１〜Ｘｉ）を変化させる（図５のＢ２、Ｂ４）。
【００６６】
バッファー回路１００として図４（Ｂ）に示す回路を用いることの利点は、第１の非直流電源ＶＳ１がＶＳＳレベル（Ｌレベル）である期間に、ＡＮＤプレーンの第１〜第ｍのノードＮＡ１〜ＮＡｍ（又は共通出力ノードＮＣＭ）をＬレベルにリセットできることである。例えば図６のＢ５に示すように、バッファー回路１００の全ての出力をＨレベルに設定できる。こうすることでＡＮＤプレーンを構成するトランジスター列ＴＡ１〜ＴＡｍの全てのトランジスターをオン状態にすることができるから、第１〜第ｍのノードＮＡ１〜ＮＡｍ（又は共通出力ノードＮＣＭ）の電荷を取り除くことができる。一方、図５の場合では、入力信号Ｘ（Ｘ１〜Ｘｉ）によってはオン状態にならないトランジスターが存在し得るため、第１〜第ｍのノードＮＡ１〜ＮＡｍ（又は共通出力ノードＮＣＭ）の電荷が残り、Ｌレベルにリセットできない場合がある。
【００６７】
以上説明したように、バッファー回路１００及びＡＮＤプレーン（広義にはＰＬＤアレイ部１１０）に非直流電源ＶＳＢＮ（又はＶＳＢＰ）、ＶＳ１をそれぞれ供給することで、断熱的回路動作が可能になる。またＰＬＤ回路を用いることで、回路規模の大きい論理回路であっても短時間で設計、製造することができる。その結果、回路規模が大きく、かつ低消費電力の論理回路を低コストで実現することが可能になる。
【００６８】
図７に、本実施形態のＰＬＤ回路の第２の構成例を示す。第２の構成例は、ＡＮＤプレーン及びＯＲプレーンを含む。ＡＮＤプレーンについては、図２に示した第１の構成例と同様であるが、第１〜第ｍのノードＮＡ１〜ＮＡｍが共通出力ノードＮＣＭに接続されず、それぞれＯＲプレーンのトランジスター列に入力される。バッファー回路１００及びＡＮＤプレーンの構成、動作については、図２で既に説明してあるからここでは説明を省略する。
【００６９】
第２の構成例は、ＯＲプレーンとして、トランジスター列ＴＢ１〜ＴＢｎ（広義には第ｍ＋１〜第ｍ＋ｎ（ｎは２以上の整数）のトランジスター列）を含む。各トランジスター列は、ｍ個の直列接続されたプログラマブルなトランジスターを有する。トランジスター列ＴＢ１〜ＴＢｎの一端に、第２の非直流電源ＶＳ２が供給される。各トランジスター列ＴＢ１〜ＴＢｎは、第１〜第ｍのノードＮＡ１〜ＮＡｍからの信号によってオン・オフされる。
【００７０】
第２の非直流電源ＶＳ２の電圧により規定される第２のホールド期間ＴＨ２に、トランジスター列ＴＢ１〜ＴＢｎの他端のノードである第１〜第ｎの出力ノードＮＢ１〜ＮＢｎの電圧レベルを出力信号Ｙ（Ｙ１〜Ｙｎ）として各々出力する。第２のホールド期間ＴＨ２は、第２の非直流電源ＶＳ２の電圧レベルが所定の電圧レベルより低い期間である。
【００７１】
具体的には、例えばトランジスター列ＴＢ１のトランジスターのうち少なくとも１つがオフしている場合には、第２のホールド期間ＴＨ２、すなわち非直流電源ＶＳ２が所定の電圧より低くなる期間において、第１の出力ノードＮＢ１の電位はＨレベルに保持される。一方、トランジスター列ＴＢ１の全てのトランジスターがオンしている場合には、第２のホールド期間ＴＨ２において第１の出力ノードＮＢ１の電位はＬレベルになる。トランジスター列ＴＢ１を構成するトランジスターはＰ型であるから、入力値が０（Ｌレベル）の時トランジスターがオンし、入力値が１（Ｈレベル）の時トランジスターがオフする。したがって、トランジスター列ＴＢ１に入力されるｍ個の入力の論理和（ＯＲ）が出力ノードＮＢ１に出力される。
【００７２】
各トランジスター列ＴＢ１〜ＴＢｎに入力される複数の入力信号（ＡＮＤプレーンの出力信号）は、非ホールド期間（第２のホールド期間ＴＨ２を除く期間）において、電圧レベルが変化する。そして非直流電源ＶＳ２の電圧は、緩やかに上昇し降下する。こうすることで各トランジスター列ＴＢ１〜ＴＢｎ（ＯＲプレーン）は、断熱的回路動作を行うことができる。
【００７３】
ＯＲプレーンのプログラミング方法は、図３（Ａ）〜図３（Ｃ）で説明した方法と同様である。ただしＡＮＤプレーンでは、２つのトランジスターがペアを形成するが、ＯＲプレーンではペアを形成しない。１個のトランジスターについて、そのトランジスターが有効（アクティブ）状態であるか、常時導通状態であるか、の２通りにプログラムされる。
【００７４】
図８（Ａ）、図８（Ｂ）に、第１、第２のレベル補償回路Ｐ１、Ｐ２の一例を示す。図８（Ａ）に示す第１のレベル補償回路Ｐ１は、ＡＮＤプレーンの出力ノードＮＡ１〜ＮＡｍに設けられ、各トランジスター列ＴＡ１〜ＴＡｍが１（Ｈレベル）を出力する時に、各出力ノードＮＡ１〜ＮＡｍの電圧レベルをＶＤＤレベルにプルアップする動作を行う。
【００７５】
また図８（Ｂ）に示す第２のレベル補償回路Ｐ２は、ＯＲプレーンの出力ノードＮＢ１〜ＮＢｎに設けられ、各トランジスター列ＴＢ１〜ＴＢｎが０（Ｌレベル）を出力する時に、各出力ノードＮＢ１〜ＮＢｎの電圧レベルをＶＳＳレベルにプルダウンする動作を行う。このようにすることで、各出力ノードの電圧レベルが安定になるから、ＰＬＤ回路の動作を確実にすることができる。
【００７６】
図９に、ＰＬＤ回路の第２の構成例（図７）の信号波形の一例を示す。バッファー回路１００及びＡＮＤプレーンの動作は、図６で説明したものと同様である。バッファー回路用非直流電源ＶＳＢＮにより規定されるバッファーホールド期間ＴＨＢにおいて、バッファー回路１００の複数の出力信号ＸＰ（Ｘ１Ｐ〜ＸｉＰ）、ＸＮ（Ｘ１Ｎ〜ＸｉＮ）が出力される。バッファーホールド期間ＴＨＢは、バッファー回路用非直流電源ＶＳＢＮが所定の電圧より低い期間である。そしてバッファーホールド期間ＴＨＢの期間内に設けられる第１のホールド期間ＴＨ１において、ＡＮＤプレーンの出力ノードＮＡ１〜ＮＡｍに演算結果が出力される。なお、信号値が１の場合を実線で、信号値が０の場合を破線で示す。
【００７７】
次に、第１のホールド期間ＴＨ１の期間内に設けられる第２のホールド期間ＴＨ２において、ＯＲプレーンの出力ノードＮＢ１〜ＮＢｎの電圧レベルを出力信号Ｙ（Ｙ１〜Ｙｎ）として各々出力する。第２のホールド期間ＴＨ２は、第２の非直流電源ＶＳ２の電圧レベルが所定の電圧レベルより低い期間である。
【００７８】
バッファー回路用非直流電源ＶＳＢＮは、一定時間低電位レベル（ＶＳＳレベル）を保持した後に高電位レベル（ＶＤＤレベル）に上昇し、再び低電位レベルに降下する非直流電源である。バッファーホールド期間ＴＨＢは、低電位レベルを保持する期間を含む期間である。
【００７９】
第１の非直流電源ＶＳ１は、一定時間低電位レベルを保持した後に高電位レベルに上昇し、再び低電位レベルに降下する非直流電源である。第１のホールド期間ＴＨ１は、高電位レベルになる期間を含む期間である。
【００８０】
第２の非直流電源ＶＳ２は、一定時間高電位レベルを保持した後に低電位レベルに降下し、再び高電位レベルに上昇する非直流電源である。第２のホールド期間ＶＨ２は、低電位レベルになる期間を含む期間である。
【００８１】
このように、バッファーホールド期間ＴＨＢの開始後に、第１のホールド期間ＴＨ１が開始し、第１のホールド期間ＴＨ１の開始後に、第２のホールド期間ＴＨ２が開始する。そして第２のホールド期間ＴＨ２の終了後に、第１のホールド期間ＴＨ１が終了し、第１のホールド期間ＴＨ１の終了後に、バッファーホールド期間ＴＨＢが終了する。すなわち第２のホールド期間ＴＨ２は、第１のホールド期間ＴＨ１の期間内に含まれ、さらに第１のホールド期間ＴＨ１は、バッファーホールド期間ＴＨＢの期間内に含まれる。
【００８２】
第１の保持回路１２０は、第２のホールド期間ＴＨ２において出力信号Ｙ（Ｙ１〜Ｙｎ）を取り込み、保持する動作を行う（図９のＣ１）。第２の保持回路１３０は、バッファーホールド期間ＴＨＢを除く期間（非ホールド期間）において、第１の保持回路１２０が保持する信号Ｚ（Ｚ１〜Ｚｎ）に基づいて出力Ｘ（Ｘ１〜Ｘｉ）を変化させる（図９のＣ２）。
【００８３】
図１０に、第１、第２の保持回路１２０、１３０の一例を示す。第１、第２の保持回路１２０、１３０は、それぞれインバーター、ＮＡＮＤゲート、トランスミッションゲートを含む。第１の保持回路１２０は、第１の制御信号ＳＡ１により入力Ｙを取り込み、保持して、Ｚを出力する。第２の保持回路１３０は、第２の制御信号ＳＡ２により入力Ｚを取り込み、保持して、Ｘを出力する。
【００８４】
第１、第２の保持回路１２０、１３０は、共に非断熱的回路動作を行う。非断熱的回路動作を行うことで、第１、第２の制御信号ＳＡ１、ＳＡ２に基づいて正確なタイミングで信号を取り込むことができる。
【００８５】
以上説明したように、バッファー回路１００、ＡＮＤプレーン及びＯＲプレーン（広義にはＰＬＤアレイ部１１０）に非直流電源ＶＳＢＮ（又はＶＳＢＰ）、ＶＳ１、ＶＳ２をそれぞれ供給することで、断熱的回路動作が可能になる。またＰＬＤ回路を用いることで、回路規模の大きい論理回路（例えばステートマシンなど）を短時間で設計、製造することができる。その結果、回路規模が大きく、かつ低消費電力の論理回路を低コストで実現することが可能になる。
【００８６】
３．電源回路
図１１に、本実施形態のＰＬＤ回路に用いられる非直流電源を生成する電源回路の一例を示す。図１１の電源回路は、インダクター（コイル）Ｌ１、Ｌ２及びキャパシターＣにより構成される共振回路を含む。この共振回路により互いに逆相の正弦波の電圧ＶＣ１、ＶＣ２が生成される。正弦波の電圧ＶＣ１、ＶＣ２を、制御信号ＳＧ１、ＳＧ２に基づいてＶＤＤレベルにプルアップ又はＶＳＳレベルにプルダウンすることで、所望の非直流電源ＶＰ１、ＶＰ２を生成することができる。なお、電源回路は図１１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００８７】
図１２に、電源回路（図１１）の電圧波形の一例を示す。例えば制御信号ＳＧ１がＬレベル、ＳＧ２がＨレベルである期間には、正弦波の電圧ＶＣ１がＶＤＤレベルにプルアップされることで、電圧波形ＶＰ１が生成される。また制御信号ＳＧ１がＨレベル、ＳＧ２がＬレベルである期間には、正弦波の電圧ＶＣ２がＶＳＳレベルにプルダウンされることで、電圧波形ＶＰ２が生成される。このＶＰ１は、図５に示したバッファー回路用非直流電源ＶＳＢＰとして用いることができる。またＶＰ２は、図５に示した第１の非直流電源ＶＳ１として用いることができる。
【００８８】
このように、共振回路により正弦波の電圧を生成し、生成された正弦波の電圧レベルを適当な制御信号によりコントロールすることで、断熱回路動作に必要な非直流電源を実現することができる。
【００８９】
なお、非直流電源としては、図１１に示した正弦波を用いる回路に限定されない。例えば台形波や三角波などを用いて非直流電源を構成することもできる。
【００９０】
４．集積回路装置及び電子機器
図１３に、本実施形態のＰＬＤ回路を含む集積回路装置及び電子機器の一例を示す。集積回路装置３００は、検出回路２１０、Ａ／Ｄ変換器２２０、制御回路２３０、インターフェース回路（Ｉ／Ｆ回路）２４０を含む。検出回路２１０は、センサー３１０からの出力信号（センサー信号）を増幅し、フィルターによりノイズを除去する。Ａ／Ｄ変換器２２０は、増幅された信号をデジタル信号に変換する。制御回路２３０は、本実施形態のＰＬＤ回路２００を含む論理回路などで構成され、デジタル信号処理を行ったり、記憶部３３０に記憶された設定情報や操作部３４０からの信号に基づいて電子機器の制御処理を行う。インターフェース回路２４０は、集積回路装置３００と他の回路とのデータ通信処理を行う。
【００９１】
電子機器は、集積回路装置３００、センサー３１０、無線通信部３２０、記憶部３３０、操作部３４０、アンテナ３５０を含む。本実施形態の電子機器の適用例としては、例えば、温度・湿度計、脈拍計、歩数計等を想定できる。センサー３１０は、例えば温度センサー、湿度センサー、ジャイロセンサー、加速度センサー、フォトセンサー、圧力センサー等の電子機器の用途に応じたセンサーで構成される。無線通信部３２０は、集積回路装置３００で処理された信号をアンテナ３５０から無線送信する。記憶部３３０は、例えばフラッシュメモリーなどで構成され、設定情報や検出したデータ等を記憶する。操作部３４０は、例えばキーパッド等で構成され、ユーザーが電子機器を操作するために用いられる。
【００９２】
本実施形態のＰＬＤ回路によれば、回路規模が大きく、かつ低消費電力の論理回路を低コストで実現することが可能になる。その結果、電池等で駆動される電子機器（携帯機器）に適用することにより、高度なデジタル信号処理能力を有し、かつ電池寿命の長い電子機器を実現することができる。
【００９３】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（高電位側電源、低電位側電源）と共に記載された用語（ＶＤＤ、ＶＳＳ）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。またＰＬＤ回路、集積回路装置及び電子機器の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００９４】
１００ バッファー回路、１１０ ＰＬＤアレイ部、１２０ 第１の保持回路、
１３０ 第２の保持回路、２００ ＰＬＤ回路、２１０ 検出回路、
２２０ Ａ／Ｄ変換器、２３０ 制御回路、２４０ インターフェース回路、
３００ 集積回路装置、３１０ センサー、３２０ 無線通信部、３３０ 記憶部、
３４０ 操作部、３５０ アンテナ、
ＮＡ１〜ＮＡｍ 第１〜第ｍのノード、ＮＣＭ 共通出力ノード、
ＴＡ１〜ＴＡｍ トランジスター列、ＶＳ１ 第１の非直流電源、
ＶＳＢＰ、ＶＳＢＮ バッファー回路用非直流電源、Ｘ１〜Ｘｉ 入力信号、
Ｙ 出力信号
【技術分野】
【０００１】
本発明は、ＰＬＤ回路、集積回路装置及び電子機器等に関する。
【背景技術】
【０００２】
論理回路の消費電力を低減する技術として、断熱的論理回路が知られている。例えば特許文献１には、緩やかに立ち上がり緩やかに立ち下がる波形の電源電圧を使用することにより断熱的回路動作を実現する手法が開示されている。
【０００３】
しかしながらこの手法では、ゲートの段数が多くなると後段のゲートほど断熱的回路動作からはずれてきて、低消費電力化の効果が減少するなどの課題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２２９７５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の幾つかの態様によれば、消費電力を低減できるＰＬＤ回路、集積回路装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００６】
本発明の一態様は、各トランジスター列が複数の直列接続されたプログラマブルなトランジスターを有する第１のトランジスター列〜第ｍ（ｍは２以上の整数）のトランジスター列を含み、前記第１のトランジスター列〜前記第ｍのトランジスター列の一端に第１の非直流電源が供給され、前記第１のトランジスター列〜前記第ｍのトランジスター列の各トランジスター列は、複数の入力信号によってオン・オフされ、前記第１の非直流電源の電圧により規定される第１のホールド期間に、前記第１のトランジスター列〜前記第ｍのトランジスター列の他端のノードである第１のノード〜第ｍのノードの電圧レベルを各々出力するＰＬＤ回路に関係する。
【０００７】
本発明の一態様によれば、プログラマブルなトランジスターをプログラムすることで、所望の論理回路などを実現できる。さらにＰＬＤ回路に第１の非直流電源を供給し、第１のホールド期間に各トランジスター列の他端のノードの電圧レベルを出力することで、断熱的回路動作を行うことができる。その結果、例えば低消費電力の論理回路等を実現することが可能になる。
【０００８】
また本発明の一態様では、前記第１のノード〜前記第ｍのノードは、共通出力ノードに共通接続され、前記共通出力ノードの電圧レベルを出力信号として出力してもよい。
【０００９】
このようにすれば、各トランジスター列の出力の論理和などを出力することができる。
【００１０】
また本発明の一態様では、バッファー回路用非直流電源が供給され、断熱的回路動作を行う複数のバッファー回路を含み、前記複数のバッファー回路は、前記バッファー回路用非直流電源の電圧により規定されるバッファーホールド期間に、前記複数の入力信号を各々出力してもよい。
【００１１】
このようにすれば、断熱的回路動作によりバッファー回路の消費電力を低減することができる。またバッファーホールド期間に信号を出力することで、出力レベルを確定させることができるから、次段の各トランジスター列を確実に駆動することなどが可能になる。
【００１２】
また本発明の一態様では、前記バッファーホールド期間の開始後に、前記第１のホールド期間が開始し、前記第１のホールド期間の終了後に、前記バッファーホールド期間が終了してもよい。
【００１３】
このようにすれば、バッファー回路からの信号レベルが確定した後に、各トランジスター列の第１のホールド期間が開始されるから、各トランジスター列は適正な断熱的回路動作を行うことができる。
【００１４】
また本発明の一態様では、非断熱的回路動作を行う第１の保持回路と、非断熱的回路動作を行う第２の保持回路とを含み、前記第１の保持回路は、前記第１のホールド期間において前記出力信号を取り込み、保持する動作を行い、前記第２の保持回路は、前記バッファーホールド期間を除く期間において、前記第１の保持回路が保持する信号に基づいて出力を変化させてもよい。
【００１５】
このようにすれば、第１の保持回路は、各トランジスター列の出力を確実に取り込むことができる。また第２の保持回路は、適正なタイミングでバッファー回路に入力される信号を変化させることができる。その結果、ＰＬＤ回路は断熱的回路動作が可能になる。
【００１６】
また本発明の一態様では、各トランジスター列が複数の直列接続されたプログラマブルなトランジスターを有する第ｍ＋１のトランジスター列〜第ｍ＋ｎ（ｎは２以上の整数）のトランジスター列を含み、前記第ｍ＋１のトランジスター列〜前記第ｍ＋ｎのトランジスター列の一端に第２の非直流電源が供給され、前記第ｍ＋１のトランジスター列〜前記第ｍ＋ｎのトランジスター列の各トランジスター列は、前記第１のノード〜前記第ｍのノードからの信号によってオン・オフされ、前記第２の非直流電源の電圧により規定される第２のホールド期間に、前記第ｍ＋１のトランジスター列〜前記第ｍ＋ｎのトランジスター列の他端のノードである第１の出力ノード〜第ｎの出力ノードの電圧レベルを出力信号として各々出力してもよい。
【００１７】
このようにすれば、第２の非直流電源が供給される各トランジスター列のトランジスターをプログラムすることで、所望の論理回路などを実現できる。さらに第２のホールド期間に各トランジスター列の他端のノードの電圧レベルを出力することで、断熱的回路動作を行うことができる。その結果、例えばＡＮＤプレーンやＯＲプレーンを有する低消費電力の論理回路等を低コストで実現することなどが可能になる。
【００１８】
また本発明の一態様では、バッファー回路用非直流電源が供給され、断熱的回路動作を行う複数のバッファー回路を含み、前記複数のバッファー回路は、前記バッファー回路用非直流電源の電圧により規定されるバッファーホールド期間に、前記複数の入力信号を各々出力してもよい。
【００１９】
このようにすれば、断熱的回路動作によりバッファー回路の消費電力を低減することができる。またバッファーホールド期間に信号を出力することで、出力レベルを確定させることができるから、次段の各トランジスター列を確実に駆動することなどが可能になる。
【００２０】
また本発明の一態様では、前記バッファーホールド期間の開始後に、前記第１のホールド期間が開始し、前記第１のホールド期間の開始後に、前記第２のホールド期間が開始し、前記第２のホールド期間の終了後に、前記第１のホールド期間が終了し、前記第１のホールド期間の終了後に、前記バッファーホールド期間が終了してもよい。
【００２１】
このようにすれば、バッファー回路からの信号レベルが確定した後に、次段のトランジスター列の出力レベルが確定し、その後にさらに次段のトランジスター列の出力レベルが確定するから、各トランジスター列は適正な断熱的回路動作を行うことができる。
【００２２】
また本発明の一態様では、非断熱的回路動作を行う第１の保持回路と、非断熱的回路動作を行う第２の保持回路とを含み、前記第１の保持回路は、前記第２のホールド期間において前記出力信号を取り込み、保持する動作を行い、前記第２の保持回路は、前記バッファーホールド期間を除く期間において、前記第１の保持回路が保持する信号に基づいて出力を変化させてもよい。
【００２３】
このようにすれば、第１の保持回路は、各トランジスター列の出力を確実に取り込むことができる。また第２の保持回路は、バッファー回路に入力される信号を適正なタイミングで変化させることができる。その結果、ＰＬＤ回路は断熱的回路動作が可能になる。
【００２４】
また本発明の一態様では、前記第１の非直流電源は、共振回路により生成されてもよい。
【００２５】
このようにすれば、電力損失の少ない第１の非直流電源を実現することが可能になる。
【００２６】
また本発明の一態様では、前記第２の非直流電源は、共振回路により生成されてもよい。
【００２７】
このようにすれば、電力損失の少ない第２の非直流電源を実現することが可能になる。
【００２８】
本発明の他の態様は、断熱的回路動作を行うＰＬＤアレイ部と、前記ＰＬＤアレイ部からの出力信号を保持する保持回路とを含み、前記保持回路は、非断熱的回路動作を行うＰＬＤ回路に関係する。
【００２９】
本発明の一態様によれば、断熱的回路動作を行うＰＬＤ回路を実現することなどができる。その結果、例えば回路規模が大きく、かつ低消費電力の論理回路等を低コストで実現することなどが可能になる。
【００３０】
本発明の他の態様は、上記に記載のＰＬＤ回路を含む集積回路装置及び電子機器に関係する。
【図面の簡単な説明】
【００３１】
【図１】ＰＬＤ回路の基本的な構成例。
【図２】ＰＬＤ回路の第１の構成例。
【図３】図３（Ａ）〜図３（Ｃ）は、ＰＬＤ回路のプログラミング方法。
【図４】図４（Ａ）、図４（Ｂ）は、バッファー回路の一例。
【図５】ＰＬＤ回路の第１の構成例の信号波形の一例。
【図６】ＰＬＤ回路の第１の構成例の信号波形の別の例。
【図７】ＰＬＤ回路の第２の構成例。
【図８】図８（Ａ）、図８（Ｂ）は、レベル補償回路の一例。
【図９】ＰＬＤ回路の第２の構成例の信号波形の一例。
【図１０】第１、第２の保持回路の一例。
【図１１】電源回路の一例。
【図１２】電源回路の電圧波形の一例。
【図１３】集積回路装置及び電子機器の構成例。
【発明を実施するための形態】
【００３２】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３３】
１．基本的な構成例
図１に本実施形態のＰＬＤ（Programmable Logic Device）回路の基本的な構成例を示す。本実施形態のＰＬＤ回路は、バッファー回路１００、ＰＬＤアレイ部１１０及び第１、第２の保持回路１２０、１３０を含む。なお、本実施形態のＰＬＤ回路は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。また、本実施形態のＰＬＤ回路は、ＰＬＡ（Programmable Logic Array）などを含むものである。
【００３４】
バッファー回路１００は、入力信号Ｘ（Ｘ１〜Ｘｉ、ｉは２以上の整数）を受け、バッファリングしてＰＬＤアレイ部１１０に出力する。バッファー回路１００は、バッファー回路用非直流電源ＶＳＢが供給され、断熱的回路動作を行う。
【００３５】
ＰＬＤアレイ部１１０は、複数の直列接続されたプログラマブルなトランジスターを有する複数のトランジスター列を含み、プログラマブルなトランジスターをプログラミングすることで、所望の論理演算を実行して出力信号Ｙ（Ｙ１〜Ｙｎ、ｎは２以上の整数）を出力する。ＰＬＤアレイ部１１０は、論理積演算を行うＡＮＤプレーン（ＡＮＤアレイ）及び論理和演算を行うＯＲプレーン（ＯＲアレイ）を含む。ＡＮＤプレーンは、第１の非直流電源ＶＳ１が供給され、断熱的回路動作を行う。またＯＲプレーンは、第２の非直流電源ＶＳ２が供給され、断熱的回路動作を行う。なお、ＰＬＤアレイ部１１０は、ＯＲプレーンを含まない構成としてもよい。また、ＯＲプレーンをプログラマブルではなく固定型にした構成、すなわちＰＡＬ（Programmable Array Logic）であってもよい。
【００３６】
第１の保持回路１２０は、第１の制御信号ＳＡ１に基づいて、ＰＬＤアレイ部１１０の出力信号Ｙ（Ｙ１〜Ｙｎ）を取り込み、その信号を保持する。第１の保持回路１２０は、非断熱的回路動作を行う。
【００３７】
第２の保持回路１３０は、第２の制御信号ＳＡ２に基づいて、他の回路からの入力信号ＤＩＮ及び第１の保持回路１２０が保持し出力する信号Ｚ（Ｚ１〜Ｚｎ）を取り込む。そして取り込んだ信号を、他の回路への出力信号ＤＯＵＴ及びバッファー回路１００への出力信号Ｘ（Ｘ１〜Ｘｉ）として出力する。
【００３８】
本実施形態のＰＬＤ回路では、バッファー回路１００及びＰＬＤアレイ部１１０が断熱的回路動作を行うことが特徴である。断熱的回路動作では、電源として非直流電源（図１では、ＶＳＢ、ＶＳ１、ＶＳ２）を用いる。この非直流電源の電圧波形として、緩やかに変化する正弦波又は台形波などを用いることができる。非直流電源を用いることで、回路に印加される電源電圧が所定の電圧より大きくなる期間（ホールド期間）と、回路に印加される電源電圧が所定の電圧より小さくなる期間（非ホールド期間）とを設けることができる。なお、所定の電圧として、例えば高電位側電源ＶＤＤの電圧と低電位側電源ＶＳＳの電圧との中間の電圧を設定することができる。
【００３９】
非ホールド期間において各トランジスターのゲート電圧（入力電圧）をＬレベル（低電位レベル）からＨレベル（高電位レベル）又はＨレベルからＬレベルに変化させる。非ホールド期間では、ドレイン電圧が小さいから、トランジスターがオンする際のドレイン損失を低く抑えることができる。次に電源電圧を緩やかに上昇させることで、ホールド期間に移行する。電源電圧が緩やかに上昇するから、各トランジスターのドレイン損失は低く抑えられる。そしてホールド期間では、各トランジスターの入力レベルに応じた出力レベルが出力される。例えば図１では、プログラミングに基づく所望の論理演算の結果が、出力信号Ｙ（Ｙ１〜Ｙｎ）としてホールド期間に出力される。また、ホールド期間から非ホールド期間に移行する際には、電源電圧を緩やかに降下させることで各トランジスターのドレイン損失を低く抑えることができる。このように非直流電源を用いることで、断熱的回路動作が可能になる。
【００４０】
非直流電源は、例えば所定の電圧レベル（基準電圧レベル）より高い高電位レベル（例えばＶＤＤレベル）と、所定の電圧レベル（基準電圧レベル）より低い低電位レベル（例えばＶＳＳレベル）との間で時間的に電圧が変化する電源である。例えば非直流電源は、直流電圧に交流電圧を重畳することで得られる電源である。例えば本実施形態のＰＬＤ回路では、一定時間高電位レベルを保持した後に低電位レベルに降下し、再び高電位レベルに上昇する非直流電源が用いられる。また、例えば一定時間低電位レベルを保持した後に高電位レベルに上昇し、再び低電位レベルに降下する非直流電源が用いられる。但し、本発明の非直流電源はこのような態様の電源に限定されるものではない。
【００４１】
第１、第２の保持回路１２０、１３０は、上記の断熱的回路動作に適合するタイミングで信号を取り込み、保持する。具体的には、第１の保持回路１２０は、ホールド期間において出力信号Ｙ（Ｙ１〜Ｙｎ）を取り込み、保持する動作を行う。また第２の保持回路１３０は、非ホールド期間（広義にはホールド期間を除く期間）において、第１の保持回路１２０が保持する信号に基づいて出力Ｘ（Ｘ１〜Ｘｉ）を変化させる。
【００４２】
本実施形態のＰＬＤ回路の断熱的回路動作では、ゲート伝搬遅延に起因する断熱的回路動作からのずれが生じない。後述するように、ＰＬＤ回路では、いかに複雑な論理回路であってもＡＮＤプレーン及びＯＲプレーンで構成することができるからである。
【００４３】
以上説明したように、本実施形態のＰＬＤ回路によれば、緩やかに変化する非直流電源を用いることで、断熱的回路動作を行うＰＬＤ回路を実現することができる。その結果、論理積又は論理和で構成される所望の論理演算を、低消費電力のＰＬＤ回路で行うことができる。
【００４４】
２．ＰＬＤ回路の構成例
図２に、本実施形態のＰＬＤ回路の第１の構成例を示す。第１の構成例は、ＡＮＤプレーン（ＡＮＤアレイ）で構成され、ＯＲプレーンを含まない構成である。本構成例は、第１〜第ｍ（ｍは２以上の整数）のトランジスター列ＴＡ１〜ＴＡｍを含む。各トランジスター列ＴＡ１〜ＴＡｍは、複数の直列接続されたプログラマブルなトランジスターを有する。各トランジスター列ＴＡ１〜ＴＡｍの一端に、第１の非直流電源ＶＳ１が供給される。
【００４５】
各トランジスター列ＴＡ１〜ＴＡｍは、複数の入力信号ＸＰ、ＸＮ（Ｘ１Ｐ〜ＸｉＰ、Ｘ１Ｎ〜ＸｉＮ）によりオン・オフされる。各トランジスター列ＴＡ１〜ＴＡｍは、第１の非直流電源ＶＳ１の電圧により規定される第１のホールド期間ＴＨ１に、第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの他端のノードである第１〜第ｍのノードＮＡ１〜ＮＡｍの電圧レベルを各々出力する。
【００４６】
具体的には、例えばトランジスター列ＴＡ１の全てのトランジスターがオンしている場合には、第１のホールド期間ＴＨ１、すなわち非直流電源ＶＳ１が所定の電圧より高くなる期間において、第１のノードＮＡ１の電位はＨレベルになる。また例えばトランジスター列ＴＡ２に含まれるトランジスターのうち少なくとも１つがオフしている場合には、第１のホールド期間ＴＨ１において、第２のノードＮＡ２は高インピーダンスになる。このようにすることで、各トランジスター列ＴＡ１〜ＴＡｍに入力される複数の入力信号ＸＰ、ＸＮ（Ｘ１Ｐ〜ＸｉＰ、Ｘ１Ｎ〜ＸｉＮ）の論理積（ＡＮＤ）が、第１〜第ｍのノードＮＡ１〜ＮＡｍに各々出力される。
【００４７】
各トランジスター列ＴＡ１〜ＴＡｍに入力される複数の入力信号ＸＰ、ＸＮ（Ｘ１Ｐ〜ＸｉＰ、Ｘ１Ｎ〜ＸｉＮ）は、非ホールド期間（第１のホールド期間ＴＨ１を除く期間）において、電圧レベルが変化する。そして非直流電源ＶＳ１の電圧は、緩やかに上昇し降下する。こうすることで各トランジスター列ＴＡ１〜ＴＡｍ（ＡＮＤプレーン）は、断熱的回路動作を行うことができる。
【００４８】
第１〜第ｍのノードＮＡ１〜ＮＡｍは、共通出力ノードＮＣＭに共通接続され、共通出力ノードＮＣＭの電圧レベルを出力信号Ｙとして出力する。具体的には、例えば上記のように第１のノードＮＡ１の電位がＨレベルであり、第２のノードＮＡ２が高インピーダンスである場合には、共通出力ノードＮＣＭの電圧レベルはＨレベルになり、出力信号ＹとしてＨレベルが出力される。このようにすることで、第１〜第ｍのノードＮＡ１〜ＮＡｍの出力の論理和（ＯＲ）を、出力信号Ｙとして出力することができる。
【００４９】
さらに第１の構成例では、バッファー回路用非直流電源ＶＳＢＰ（又はＶＳＢＮ）が供給され、断熱的回路動作を行う複数のバッファー回路１００（１００−１〜１００−ｉ）を含む。複数のバッファー回路１００（１００−１〜１００−ｉ）は、バッファー回路用非直流電源ＶＳＢＰ（又はＶＳＢＮ）の電圧により規定されるバッファーホールド期間に、複数の入力信号Ｘ（Ｘ１〜Ｘｉ）の非反転信号ＸＰ（Ｘ１Ｐ〜ＸｉＰ）及び反転信号ＸＮ（Ｘ１Ｎ〜ＸｉＮ）を各々出力する。
【００５０】
なお、バッファー回路用非直流電源ＶＳＢＰとＶＳＢＮの違いについては、後述する図５、図６で説明する。
【００５１】
具体的には、例えばバッファー回路１００−１は、入力信号Ｘ１を受けて、その非反転信号Ｘ１Ｐ、反転信号Ｘ１Ｎを出力する。このようにすることで、複数の入力信号Ｘ（Ｘ１〜Ｘｉ）の非反転信号及び反転信号を生成することができるから、これらの信号をＰＬＤアレイ部１１０に入力することで、所望の論理演算を行うことができる。さらにバッファー回路１００は断熱的回路動作を行うから、消費電力を低減することができる。
【００５２】
図３（Ａ）〜図３（Ｃ）に、本実施形態のＰＬＤ回路のプログラミング方法を示す。図３（Ａ）〜図３（Ｃ）には、１つの入力信号Ｘの非反転信号ＸＰ及び反転信号ＸＮが、各々ゲートに入力される２つのＮ型トランジスターＴ１、Ｔ２が図示されている。実際にはトランジスターＴ１、Ｔ２のうち、いずれか一方又は両方のトランジスターが常時導通状態にプログラムされる。具体的には、このプログラミングは、例えばトランジスターのチャネル領域に不純物イオンを打ち込む（注入する）方法や、配線工程でトランジスターを短絡させる配線を形成する方法などで行うことができる。
【００５３】
図３（Ａ）の場合には、Ｔ２が常時導通状態であるから、入力信号Ｘが１（Ｈレベルの場合を１とする）の時に１が出力される。また図３（Ｂ）の場合には、Ｔ１が常時導通状態であるから、入力信号Ｘが０（Ｌレベルの場合を０とする）の時に１が出力される。また図３（Ｃ）の場合には、Ｔ１、Ｔ２が共に常時導通状態であるから、入力信号Ｘの値に関係なく１が出力される。上記のトランジスターＴ１、Ｔ２から成るトランジスター対を複数個直列に接続することで、複数の入力信号Ｘ（Ｘ１〜Ｘｉ）に対する論理積（ＡＮＤ）を出力することができる。
【００５４】
図４（Ａ）、図４（Ｂ）に、本実施形態のＰＬＤ回路に用いられるバッファー回路１００の一例を示す。図４（Ａ）、図４（Ｂ）のバッファー回路１００は、非断熱的回路動作を行うインバーターＩＮＶと、トランジスターＴＰ１、ＴＮ１から成る断熱的回路動作を行うインバーターと、トランジスターＴＰ２、ＴＮ２から成る断熱的回路動作を行うインバーターとを含む。
【００５５】
図４（Ａ）のバッファー回路１００には、直流電源である低電位側電源ＶＳＳ（広義には第１の電源）及び高電位側電源ＶＤＤ（広義には第２の電源）と、非直流電源であるバッファー回路用非直流電源ＶＳＢＰとが供給される。また図４（Ｂ）のバッファー回路１００には、上記のＶＳＳ、ＶＤＤと、非直流電源であるバッファー回路用非直流電源ＶＳＢＮとが供給される。
【００５６】
バッファー回路１００が断熱的回路動作を行うためには、バッファーホールド期間ＴＨＢを除く期間（非ホールド期間）において、入力信号Ｘが変化することが必要である。またバッファーホールド期間ＴＨＢにおいて出力信号ＸＰ、ＸＮのレベルが確定するから、次段の回路（ＰＬＤアレイ部１１０）は、バッファーホールド期間ＴＨＢにおいてバッファー回路１００の出力を受け取る必要がある。
【００５７】
図５に、ＰＬＤ回路の第１の構成例（図２）の信号波形の一例を示す。図５では、バッファー回路１００として図４（Ａ）に示す回路を用いる。バッファー回路用非直流電源ＶＳＢＰは、最小電圧レベルがＶＳＳレベルであり、最大電圧レベルがＶＤＤレベルである非直流電圧波形を有する。図４（Ａ）のバッファー回路では、ＶＳＢＰが所定の電圧より高くなる期間がバッファーホールド期間ＴＨＢである。バッファー回路用非直流電源ＶＳＢＰにより規定されるバッファーホールド期間ＴＨＢにおいて、バッファー回路１００の複数の出力信号ＸＰ（Ｘ１Ｐ〜ＸｉＰ）、ＸＮ（Ｘ１Ｎ〜ＸｉＮ）が出力される。そしてバッファーホールド期間ＴＨＢの期間内に設けられる第１のホールド期間ＴＨ１において、ＡＮＤプレーンの共通出力ノードの電圧レベルが出力信号Ｙとして出力される。なお、信号値が１の場合を実線で、信号値が０の場合を破線で示す。
【００５８】
バッファー回路用非直流電源ＶＳＢＰは、一定時間高電位レベル（ＶＤＤレベル）を保持した後に低電位レベル（ＶＳＳレベル）に降下し、再び高電位レベルに上昇する非直流電源である。バッファーホールド期間ＴＨＢは、高電位レベルを保持する期間を含む期間である。
【００５９】
第１の非直流電源ＶＳ１は、一定時間低電位レベルを保持した後に高電位レベルに上昇し、再び低電位レベルに降下する非直流電源である。第１のホールド期間ＴＨ１は、高電位レベルになる期間を含む期間である。
【００６０】
このようにバッファーホールド期間ＴＨＢの開始後に、第１のホールド期間ＶＨ１が開始し、第１のホールド期間ＶＨ１の終了後に、バッファーホールド期間ＴＨＢが終了する。すなわち第１のホールド期間ＶＨ１は、バッファーホールド期間ＴＨＢの期間内に含まれる。
【００６１】
第１の保持回路１２０は、第１のホールド期間ＴＨ１において出力信号Ｙを取り込み、保持する動作を行う（図５のＡ１、Ａ３）。第２の保持回路１３０は、バッファーホールド期間ＴＨＢを除く期間（非ホールド期間）において、第１の保持回路１２０が保持する信号Ｚに基づいて出力Ｘ（Ｘ１〜Ｘｉ）を変化させる（図５のＡ２、Ａ４）。第１の保持回路１２０は、第１の制御信号ＳＡ１に基づくタイミングで信号Ｙを取り込み、第２の保持回路１３０は、第２の制御信号ＳＡ２に基づくタイミングで信号Ｚを取り込む。
【００６２】
図６に、ＰＬＤ回路の第１の構成例（図２）の信号波形の別の例を示す。図６では、バッファー回路１００として図４（Ｂ）に示す回路を用いる。バッファー回路用非直流電源ＶＳＢＮは、最小電圧レベルがＶＳＳレベルであり、最大電圧レベルがＶＤＤレベルである非直流電圧波形を有する。図４（Ｂ）のバッファー回路では、ＶＳＢＮが所定の電圧より低くなる期間がバッファーホールド期間ＴＨＢである。バッファー回路用非直流電源ＶＳＢＮにより規定されるバッファーホールド期間ＴＨＢにおいて、バッファー回路１００の複数の出力信号ＸＰ（Ｘ１Ｐ〜ＸｉＰ）、ＸＮ（Ｘ１Ｎ〜ＸｉＮ）が出力される。バッファーホールド期間ＴＨＢが、バッファー回路用非直流電源ＶＳＢＮが所定の電圧より低い期間であることが、図５の場合と異なる。それ以外のＡＮＤプレーン及び第１、第２の保持回路１２０、１３０の動作は、図５に示したものと同一である。
【００６３】
バッファー回路用非直流電源ＶＳＢＮは、一定時間低電位レベル（ＶＳＳレベル）を保持した後に高電位レベル（ＶＤＤレベル）に上昇し、再び低電位レベルに降下する非直流電源である。バッファーホールド期間ＴＨＢは、低電位レベルを保持する期間を含む期間である。
【００６４】
第１の非直流電源ＶＳ１は、一定時間低電位レベルを保持した後に高電位レベルに上昇し、再び低電位レベルに降下する非直流電源である。第１のホールド期間ＴＨ１は、高電位レベルになる期間を含む期間である。
【００６５】
すなわち第１の保持回路１２０は、第１のホールド期間ＴＨ１において出力信号Ｙを取り込み、保持する動作を行う（図６のＢ１、Ｂ３）。第２の保持回路１３０は、バッファーホールド期間ＴＨＢを除く期間（非ホールド期間）において、第１の保持回路１２０が保持する信号Ｚに基づいて出力Ｘ（Ｘ１〜Ｘｉ）を変化させる（図５のＢ２、Ｂ４）。
【００６６】
バッファー回路１００として図４（Ｂ）に示す回路を用いることの利点は、第１の非直流電源ＶＳ１がＶＳＳレベル（Ｌレベル）である期間に、ＡＮＤプレーンの第１〜第ｍのノードＮＡ１〜ＮＡｍ（又は共通出力ノードＮＣＭ）をＬレベルにリセットできることである。例えば図６のＢ５に示すように、バッファー回路１００の全ての出力をＨレベルに設定できる。こうすることでＡＮＤプレーンを構成するトランジスター列ＴＡ１〜ＴＡｍの全てのトランジスターをオン状態にすることができるから、第１〜第ｍのノードＮＡ１〜ＮＡｍ（又は共通出力ノードＮＣＭ）の電荷を取り除くことができる。一方、図５の場合では、入力信号Ｘ（Ｘ１〜Ｘｉ）によってはオン状態にならないトランジスターが存在し得るため、第１〜第ｍのノードＮＡ１〜ＮＡｍ（又は共通出力ノードＮＣＭ）の電荷が残り、Ｌレベルにリセットできない場合がある。
【００６７】
以上説明したように、バッファー回路１００及びＡＮＤプレーン（広義にはＰＬＤアレイ部１１０）に非直流電源ＶＳＢＮ（又はＶＳＢＰ）、ＶＳ１をそれぞれ供給することで、断熱的回路動作が可能になる。またＰＬＤ回路を用いることで、回路規模の大きい論理回路であっても短時間で設計、製造することができる。その結果、回路規模が大きく、かつ低消費電力の論理回路を低コストで実現することが可能になる。
【００６８】
図７に、本実施形態のＰＬＤ回路の第２の構成例を示す。第２の構成例は、ＡＮＤプレーン及びＯＲプレーンを含む。ＡＮＤプレーンについては、図２に示した第１の構成例と同様であるが、第１〜第ｍのノードＮＡ１〜ＮＡｍが共通出力ノードＮＣＭに接続されず、それぞれＯＲプレーンのトランジスター列に入力される。バッファー回路１００及びＡＮＤプレーンの構成、動作については、図２で既に説明してあるからここでは説明を省略する。
【００６９】
第２の構成例は、ＯＲプレーンとして、トランジスター列ＴＢ１〜ＴＢｎ（広義には第ｍ＋１〜第ｍ＋ｎ（ｎは２以上の整数）のトランジスター列）を含む。各トランジスター列は、ｍ個の直列接続されたプログラマブルなトランジスターを有する。トランジスター列ＴＢ１〜ＴＢｎの一端に、第２の非直流電源ＶＳ２が供給される。各トランジスター列ＴＢ１〜ＴＢｎは、第１〜第ｍのノードＮＡ１〜ＮＡｍからの信号によってオン・オフされる。
【００７０】
第２の非直流電源ＶＳ２の電圧により規定される第２のホールド期間ＴＨ２に、トランジスター列ＴＢ１〜ＴＢｎの他端のノードである第１〜第ｎの出力ノードＮＢ１〜ＮＢｎの電圧レベルを出力信号Ｙ（Ｙ１〜Ｙｎ）として各々出力する。第２のホールド期間ＴＨ２は、第２の非直流電源ＶＳ２の電圧レベルが所定の電圧レベルより低い期間である。
【００７１】
具体的には、例えばトランジスター列ＴＢ１のトランジスターのうち少なくとも１つがオフしている場合には、第２のホールド期間ＴＨ２、すなわち非直流電源ＶＳ２が所定の電圧より低くなる期間において、第１の出力ノードＮＢ１の電位はＨレベルに保持される。一方、トランジスター列ＴＢ１の全てのトランジスターがオンしている場合には、第２のホールド期間ＴＨ２において第１の出力ノードＮＢ１の電位はＬレベルになる。トランジスター列ＴＢ１を構成するトランジスターはＰ型であるから、入力値が０（Ｌレベル）の時トランジスターがオンし、入力値が１（Ｈレベル）の時トランジスターがオフする。したがって、トランジスター列ＴＢ１に入力されるｍ個の入力の論理和（ＯＲ）が出力ノードＮＢ１に出力される。
【００７２】
各トランジスター列ＴＢ１〜ＴＢｎに入力される複数の入力信号（ＡＮＤプレーンの出力信号）は、非ホールド期間（第２のホールド期間ＴＨ２を除く期間）において、電圧レベルが変化する。そして非直流電源ＶＳ２の電圧は、緩やかに上昇し降下する。こうすることで各トランジスター列ＴＢ１〜ＴＢｎ（ＯＲプレーン）は、断熱的回路動作を行うことができる。
【００７３】
ＯＲプレーンのプログラミング方法は、図３（Ａ）〜図３（Ｃ）で説明した方法と同様である。ただしＡＮＤプレーンでは、２つのトランジスターがペアを形成するが、ＯＲプレーンではペアを形成しない。１個のトランジスターについて、そのトランジスターが有効（アクティブ）状態であるか、常時導通状態であるか、の２通りにプログラムされる。
【００７４】
図８（Ａ）、図８（Ｂ）に、第１、第２のレベル補償回路Ｐ１、Ｐ２の一例を示す。図８（Ａ）に示す第１のレベル補償回路Ｐ１は、ＡＮＤプレーンの出力ノードＮＡ１〜ＮＡｍに設けられ、各トランジスター列ＴＡ１〜ＴＡｍが１（Ｈレベル）を出力する時に、各出力ノードＮＡ１〜ＮＡｍの電圧レベルをＶＤＤレベルにプルアップする動作を行う。
【００７５】
また図８（Ｂ）に示す第２のレベル補償回路Ｐ２は、ＯＲプレーンの出力ノードＮＢ１〜ＮＢｎに設けられ、各トランジスター列ＴＢ１〜ＴＢｎが０（Ｌレベル）を出力する時に、各出力ノードＮＢ１〜ＮＢｎの電圧レベルをＶＳＳレベルにプルダウンする動作を行う。このようにすることで、各出力ノードの電圧レベルが安定になるから、ＰＬＤ回路の動作を確実にすることができる。
【００７６】
図９に、ＰＬＤ回路の第２の構成例（図７）の信号波形の一例を示す。バッファー回路１００及びＡＮＤプレーンの動作は、図６で説明したものと同様である。バッファー回路用非直流電源ＶＳＢＮにより規定されるバッファーホールド期間ＴＨＢにおいて、バッファー回路１００の複数の出力信号ＸＰ（Ｘ１Ｐ〜ＸｉＰ）、ＸＮ（Ｘ１Ｎ〜ＸｉＮ）が出力される。バッファーホールド期間ＴＨＢは、バッファー回路用非直流電源ＶＳＢＮが所定の電圧より低い期間である。そしてバッファーホールド期間ＴＨＢの期間内に設けられる第１のホールド期間ＴＨ１において、ＡＮＤプレーンの出力ノードＮＡ１〜ＮＡｍに演算結果が出力される。なお、信号値が１の場合を実線で、信号値が０の場合を破線で示す。
【００７７】
次に、第１のホールド期間ＴＨ１の期間内に設けられる第２のホールド期間ＴＨ２において、ＯＲプレーンの出力ノードＮＢ１〜ＮＢｎの電圧レベルを出力信号Ｙ（Ｙ１〜Ｙｎ）として各々出力する。第２のホールド期間ＴＨ２は、第２の非直流電源ＶＳ２の電圧レベルが所定の電圧レベルより低い期間である。
【００７８】
バッファー回路用非直流電源ＶＳＢＮは、一定時間低電位レベル（ＶＳＳレベル）を保持した後に高電位レベル（ＶＤＤレベル）に上昇し、再び低電位レベルに降下する非直流電源である。バッファーホールド期間ＴＨＢは、低電位レベルを保持する期間を含む期間である。
【００７９】
第１の非直流電源ＶＳ１は、一定時間低電位レベルを保持した後に高電位レベルに上昇し、再び低電位レベルに降下する非直流電源である。第１のホールド期間ＴＨ１は、高電位レベルになる期間を含む期間である。
【００８０】
第２の非直流電源ＶＳ２は、一定時間高電位レベルを保持した後に低電位レベルに降下し、再び高電位レベルに上昇する非直流電源である。第２のホールド期間ＶＨ２は、低電位レベルになる期間を含む期間である。
【００８１】
このように、バッファーホールド期間ＴＨＢの開始後に、第１のホールド期間ＴＨ１が開始し、第１のホールド期間ＴＨ１の開始後に、第２のホールド期間ＴＨ２が開始する。そして第２のホールド期間ＴＨ２の終了後に、第１のホールド期間ＴＨ１が終了し、第１のホールド期間ＴＨ１の終了後に、バッファーホールド期間ＴＨＢが終了する。すなわち第２のホールド期間ＴＨ２は、第１のホールド期間ＴＨ１の期間内に含まれ、さらに第１のホールド期間ＴＨ１は、バッファーホールド期間ＴＨＢの期間内に含まれる。
【００８２】
第１の保持回路１２０は、第２のホールド期間ＴＨ２において出力信号Ｙ（Ｙ１〜Ｙｎ）を取り込み、保持する動作を行う（図９のＣ１）。第２の保持回路１３０は、バッファーホールド期間ＴＨＢを除く期間（非ホールド期間）において、第１の保持回路１２０が保持する信号Ｚ（Ｚ１〜Ｚｎ）に基づいて出力Ｘ（Ｘ１〜Ｘｉ）を変化させる（図９のＣ２）。
【００８３】
図１０に、第１、第２の保持回路１２０、１３０の一例を示す。第１、第２の保持回路１２０、１３０は、それぞれインバーター、ＮＡＮＤゲート、トランスミッションゲートを含む。第１の保持回路１２０は、第１の制御信号ＳＡ１により入力Ｙを取り込み、保持して、Ｚを出力する。第２の保持回路１３０は、第２の制御信号ＳＡ２により入力Ｚを取り込み、保持して、Ｘを出力する。
【００８４】
第１、第２の保持回路１２０、１３０は、共に非断熱的回路動作を行う。非断熱的回路動作を行うことで、第１、第２の制御信号ＳＡ１、ＳＡ２に基づいて正確なタイミングで信号を取り込むことができる。
【００８５】
以上説明したように、バッファー回路１００、ＡＮＤプレーン及びＯＲプレーン（広義にはＰＬＤアレイ部１１０）に非直流電源ＶＳＢＮ（又はＶＳＢＰ）、ＶＳ１、ＶＳ２をそれぞれ供給することで、断熱的回路動作が可能になる。またＰＬＤ回路を用いることで、回路規模の大きい論理回路（例えばステートマシンなど）を短時間で設計、製造することができる。その結果、回路規模が大きく、かつ低消費電力の論理回路を低コストで実現することが可能になる。
【００８６】
３．電源回路
図１１に、本実施形態のＰＬＤ回路に用いられる非直流電源を生成する電源回路の一例を示す。図１１の電源回路は、インダクター（コイル）Ｌ１、Ｌ２及びキャパシターＣにより構成される共振回路を含む。この共振回路により互いに逆相の正弦波の電圧ＶＣ１、ＶＣ２が生成される。正弦波の電圧ＶＣ１、ＶＣ２を、制御信号ＳＧ１、ＳＧ２に基づいてＶＤＤレベルにプルアップ又はＶＳＳレベルにプルダウンすることで、所望の非直流電源ＶＰ１、ＶＰ２を生成することができる。なお、電源回路は図１１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００８７】
図１２に、電源回路（図１１）の電圧波形の一例を示す。例えば制御信号ＳＧ１がＬレベル、ＳＧ２がＨレベルである期間には、正弦波の電圧ＶＣ１がＶＤＤレベルにプルアップされることで、電圧波形ＶＰ１が生成される。また制御信号ＳＧ１がＨレベル、ＳＧ２がＬレベルである期間には、正弦波の電圧ＶＣ２がＶＳＳレベルにプルダウンされることで、電圧波形ＶＰ２が生成される。このＶＰ１は、図５に示したバッファー回路用非直流電源ＶＳＢＰとして用いることができる。またＶＰ２は、図５に示した第１の非直流電源ＶＳ１として用いることができる。
【００８８】
このように、共振回路により正弦波の電圧を生成し、生成された正弦波の電圧レベルを適当な制御信号によりコントロールすることで、断熱回路動作に必要な非直流電源を実現することができる。
【００８９】
なお、非直流電源としては、図１１に示した正弦波を用いる回路に限定されない。例えば台形波や三角波などを用いて非直流電源を構成することもできる。
【００９０】
４．集積回路装置及び電子機器
図１３に、本実施形態のＰＬＤ回路を含む集積回路装置及び電子機器の一例を示す。集積回路装置３００は、検出回路２１０、Ａ／Ｄ変換器２２０、制御回路２３０、インターフェース回路（Ｉ／Ｆ回路）２４０を含む。検出回路２１０は、センサー３１０からの出力信号（センサー信号）を増幅し、フィルターによりノイズを除去する。Ａ／Ｄ変換器２２０は、増幅された信号をデジタル信号に変換する。制御回路２３０は、本実施形態のＰＬＤ回路２００を含む論理回路などで構成され、デジタル信号処理を行ったり、記憶部３３０に記憶された設定情報や操作部３４０からの信号に基づいて電子機器の制御処理を行う。インターフェース回路２４０は、集積回路装置３００と他の回路とのデータ通信処理を行う。
【００９１】
電子機器は、集積回路装置３００、センサー３１０、無線通信部３２０、記憶部３３０、操作部３４０、アンテナ３５０を含む。本実施形態の電子機器の適用例としては、例えば、温度・湿度計、脈拍計、歩数計等を想定できる。センサー３１０は、例えば温度センサー、湿度センサー、ジャイロセンサー、加速度センサー、フォトセンサー、圧力センサー等の電子機器の用途に応じたセンサーで構成される。無線通信部３２０は、集積回路装置３００で処理された信号をアンテナ３５０から無線送信する。記憶部３３０は、例えばフラッシュメモリーなどで構成され、設定情報や検出したデータ等を記憶する。操作部３４０は、例えばキーパッド等で構成され、ユーザーが電子機器を操作するために用いられる。
【００９２】
本実施形態のＰＬＤ回路によれば、回路規模が大きく、かつ低消費電力の論理回路を低コストで実現することが可能になる。その結果、電池等で駆動される電子機器（携帯機器）に適用することにより、高度なデジタル信号処理能力を有し、かつ電池寿命の長い電子機器を実現することができる。
【００９３】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（高電位側電源、低電位側電源）と共に記載された用語（ＶＤＤ、ＶＳＳ）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。またＰＬＤ回路、集積回路装置及び電子機器の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００９４】
１００ バッファー回路、１１０ ＰＬＤアレイ部、１２０ 第１の保持回路、
１３０ 第２の保持回路、２００ ＰＬＤ回路、２１０ 検出回路、
２２０ Ａ／Ｄ変換器、２３０ 制御回路、２４０ インターフェース回路、
３００ 集積回路装置、３１０ センサー、３２０ 無線通信部、３３０ 記憶部、
３４０ 操作部、３５０ アンテナ、
ＮＡ１〜ＮＡｍ 第１〜第ｍのノード、ＮＣＭ 共通出力ノード、
ＴＡ１〜ＴＡｍ トランジスター列、ＶＳ１ 第１の非直流電源、
ＶＳＢＰ、ＶＳＢＮ バッファー回路用非直流電源、Ｘ１〜Ｘｉ 入力信号、
Ｙ 出力信号
【特許請求の範囲】
【請求項１】
各トランジスター列が直列接続されたプログラマブルな複数のトランジスターを有する第１のトランジスター列〜第ｍ（ｍは２以上の整数）のトランジスター列を含み、
前記第１のトランジスター列〜前記第ｍのトランジスター列の一端に第１の非直流電源が供給され、
前記第１のトランジスター列〜前記第ｍのトランジスター列の各トランジスター列は、複数の入力信号によってオン・オフされ、
前記第１の非直流電源の電圧により規定される第１のホールド期間に、前記第１のトランジスター列〜前記第ｍのトランジスター列の他端のノードである第１のノード〜第ｍのノードの電圧レベルを各々出力することを特徴とするＰＬＤ回路。
【請求項２】
請求項１において、
前記第１のノード〜前記第ｍのノードは、共通出力ノードに共通接続され、
前記共通出力ノードの電圧レベルを出力信号として出力することを特徴とするＰＬＤ回路。
【請求項３】
請求項１又は２において、
バッファー回路用非直流電源が供給され、断熱的回路動作を行う複数のバッファー回路を含み、
前記複数のバッファー回路は、前記バッファー回路用非直流電源の電圧により規定されるバッファーホールド期間に、前記複数の入力信号を各々出力することを特徴とするＰＬＤ回路。
【請求項４】
請求項３において、
前記バッファーホールド期間の開始後に、前記第１のホールド期間が開始し、
前記第１のホールド期間の終了後に、前記バッファーホールド期間が終了することを特徴とするＰＬＤ回路。
【請求項５】
請求項３又は４のいずれかにおいて、
非断熱的回路動作を行う第１の保持回路と、
非断熱的回路動作を行う第２の保持回路とを含み、
前記第１の保持回路は、前記第１のホールド期間において前記出力信号を取り込み、保持する動作を行い、
前記第２の保持回路は、前記バッファーホールド期間を除く期間において、前記第１の保持回路が保持する信号に基づいて出力を変化させることを特徴とするＰＬＤ回路。
【請求項６】
請求項１において、
各トランジスター列が直列接続されたプログラマブルな複数のトランジスターを有する第ｍ＋１のトランジスター列〜第ｍ＋ｎ（ｎは２以上の整数）のトランジスター列を含み、
前記第ｍ＋１のトランジスター列〜前記第ｍ＋ｎのトランジスター列の一端に第２の非直流電源が供給され、
前記第ｍ＋１のトランジスター列〜前記第ｍ＋ｎのトランジスター列の各トランジスター列は、前記第１のノード〜前記第ｍのノードからの信号によってオン・オフされ、
前記第２の非直流電源の電圧により規定される第２のホールド期間に、前記第ｍ＋１のトランジスター列〜前記第ｍ＋ｎのトランジスター列の他端のノードである第１の出力ノード〜第ｎの出力ノードの電圧レベルを出力信号として各々出力することを特徴とするＰＬＤ回路。
【請求項７】
請求項６において、
バッファー回路用非直流電源が供給され、断熱的回路動作を行う複数のバッファー回路を含み、
前記複数のバッファー回路は、前記バッファー回路用非直流電源の電圧により規定されるバッファーホールド期間に、前記複数の入力信号を各々出力することを特徴とするＰＬＤ回路。
【請求項８】
請求項７において、
前記バッファーホールド期間の開始後に、前記第１のホールド期間が開始し、
前記第１のホールド期間の開始後に、前記第２のホールド期間が開始し、
前記第２のホールド期間の終了後に、前記第１のホールド期間が終了し、
前記第１のホールド期間の終了後に、前記バッファーホールド期間が終了することを特徴とするＰＬＤ回路。
【請求項９】
請求項７又は８のいずれかにおいて、
非断熱的回路動作を行う第１の保持回路と、
非断熱的回路動作を行う第２の保持回路とを含み、
前記第１の保持回路は、前記第２のホールド期間において前記出力信号を取り込み、保持する動作を行い、
前記第２の保持回路は、前記バッファーホールド期間を除く期間において、前記第１の保持回路が保持する信号に基づいて出力を変化させることを特徴とするＰＬＤ回路。
【請求項１０】
請求項１乃至９のいずれかにおいて、
前記第１の非直流電源は、共振回路により生成されることを特徴とするＰＬＤ回路。
【請求項１１】
請求項６乃至９のいずれかにおいて、
前記第２の非直流電源は、共振回路により生成されることを特徴とするＰＬＤ回路。
【請求項１２】
断熱的回路動作を行うＰＬＤアレイ部と、
前記ＰＬＤアレイ部からの出力信号を保持する保持回路とを含み、
前記保持回路は、非断熱的回路動作を行うことを特徴とするＰＬＤ回路。
【請求項１３】
請求項１乃至１２のいずれかに記載のＰＬＤ回路を含むことを特徴とする集積回路装置。
【請求項１４】
請求項１３に記載の集積回路装置を含むことを特徴とする電子機器。
【請求項１】
各トランジスター列が直列接続されたプログラマブルな複数のトランジスターを有する第１のトランジスター列〜第ｍ（ｍは２以上の整数）のトランジスター列を含み、
前記第１のトランジスター列〜前記第ｍのトランジスター列の一端に第１の非直流電源が供給され、
前記第１のトランジスター列〜前記第ｍのトランジスター列の各トランジスター列は、複数の入力信号によってオン・オフされ、
前記第１の非直流電源の電圧により規定される第１のホールド期間に、前記第１のトランジスター列〜前記第ｍのトランジスター列の他端のノードである第１のノード〜第ｍのノードの電圧レベルを各々出力することを特徴とするＰＬＤ回路。
【請求項２】
請求項１において、
前記第１のノード〜前記第ｍのノードは、共通出力ノードに共通接続され、
前記共通出力ノードの電圧レベルを出力信号として出力することを特徴とするＰＬＤ回路。
【請求項３】
請求項１又は２において、
バッファー回路用非直流電源が供給され、断熱的回路動作を行う複数のバッファー回路を含み、
前記複数のバッファー回路は、前記バッファー回路用非直流電源の電圧により規定されるバッファーホールド期間に、前記複数の入力信号を各々出力することを特徴とするＰＬＤ回路。
【請求項４】
請求項３において、
前記バッファーホールド期間の開始後に、前記第１のホールド期間が開始し、
前記第１のホールド期間の終了後に、前記バッファーホールド期間が終了することを特徴とするＰＬＤ回路。
【請求項５】
請求項３又は４のいずれかにおいて、
非断熱的回路動作を行う第１の保持回路と、
非断熱的回路動作を行う第２の保持回路とを含み、
前記第１の保持回路は、前記第１のホールド期間において前記出力信号を取り込み、保持する動作を行い、
前記第２の保持回路は、前記バッファーホールド期間を除く期間において、前記第１の保持回路が保持する信号に基づいて出力を変化させることを特徴とするＰＬＤ回路。
【請求項６】
請求項１において、
各トランジスター列が直列接続されたプログラマブルな複数のトランジスターを有する第ｍ＋１のトランジスター列〜第ｍ＋ｎ（ｎは２以上の整数）のトランジスター列を含み、
前記第ｍ＋１のトランジスター列〜前記第ｍ＋ｎのトランジスター列の一端に第２の非直流電源が供給され、
前記第ｍ＋１のトランジスター列〜前記第ｍ＋ｎのトランジスター列の各トランジスター列は、前記第１のノード〜前記第ｍのノードからの信号によってオン・オフされ、
前記第２の非直流電源の電圧により規定される第２のホールド期間に、前記第ｍ＋１のトランジスター列〜前記第ｍ＋ｎのトランジスター列の他端のノードである第１の出力ノード〜第ｎの出力ノードの電圧レベルを出力信号として各々出力することを特徴とするＰＬＤ回路。
【請求項７】
請求項６において、
バッファー回路用非直流電源が供給され、断熱的回路動作を行う複数のバッファー回路を含み、
前記複数のバッファー回路は、前記バッファー回路用非直流電源の電圧により規定されるバッファーホールド期間に、前記複数の入力信号を各々出力することを特徴とするＰＬＤ回路。
【請求項８】
請求項７において、
前記バッファーホールド期間の開始後に、前記第１のホールド期間が開始し、
前記第１のホールド期間の開始後に、前記第２のホールド期間が開始し、
前記第２のホールド期間の終了後に、前記第１のホールド期間が終了し、
前記第１のホールド期間の終了後に、前記バッファーホールド期間が終了することを特徴とするＰＬＤ回路。
【請求項９】
請求項７又は８のいずれかにおいて、
非断熱的回路動作を行う第１の保持回路と、
非断熱的回路動作を行う第２の保持回路とを含み、
前記第１の保持回路は、前記第２のホールド期間において前記出力信号を取り込み、保持する動作を行い、
前記第２の保持回路は、前記バッファーホールド期間を除く期間において、前記第１の保持回路が保持する信号に基づいて出力を変化させることを特徴とするＰＬＤ回路。
【請求項１０】
請求項１乃至９のいずれかにおいて、
前記第１の非直流電源は、共振回路により生成されることを特徴とするＰＬＤ回路。
【請求項１１】
請求項６乃至９のいずれかにおいて、
前記第２の非直流電源は、共振回路により生成されることを特徴とするＰＬＤ回路。
【請求項１２】
断熱的回路動作を行うＰＬＤアレイ部と、
前記ＰＬＤアレイ部からの出力信号を保持する保持回路とを含み、
前記保持回路は、非断熱的回路動作を行うことを特徴とするＰＬＤ回路。
【請求項１３】
請求項１乃至１２のいずれかに記載のＰＬＤ回路を含むことを特徴とする集積回路装置。
【請求項１４】
請求項１３に記載の集積回路装置を含むことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−１５１４４１（Ｐ２０１１−１５１４４１Ａ）
【公開日】平成２３年８月４日（２０１１．８．４）
【国際特許分類】
【出願番号】特願２０１０−８７４３（Ｐ２０１０−８７４３）
【出願日】平成２２年１月１９日（２０１０．１．１９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２３年８月４日（２０１１．８．４）
【国際特許分類】
【出願日】平成２２年１月１９日（２０１０．１．１９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]