【課題】スイング領域を変換せずに、ＣＭＬ領域でスイングする信号の電源電圧レベルをシフトすることができる回路を提供する。
【解決手段】第１の電源電圧ＶＤＤ１を電源として用い、第１のレベルを基準としてスイングするＣＭＬクロックＣＭＬ＿ＴＲＡＮＳ＿Ｐを受信して、そのスイング基準レベルを第２のレベルに切り換えて降圧ＣＭＬクロックＣＭＬ＿ＴＲＡＮＳ＿Ｌとして出力するスイングレベル切換部２２０と、第２の電源電圧ＶＤＤ２を電源として用い、スイングレベル切換部２２０から伝達される降圧ＣＭＬクロックＣＭＬ＿ＴＲＡＮＳ＿ＬをバッファリングするＣＭＬクロック伝達バッファリング部２４０と、第１の電源電圧ＶＤＤ１を電源として用い、ソースクロックＣＭＬ＿ＩＮをバッファリングして、ＣＭＬクロックＣＭＬ＿ＴＲＡＮＳ＿Ｐを生成した後、スイングレベル切換部２２０に提供するＣＭＬクロック生成バッファリング部２００とを備える。 （もっと読む）

【課題】絶縁層上の半導体層に形成された部分空乏型のトランジスターにおいて、高いＯＮ／ＯＦＦ比と、安定動作を同時に実現できるようにした半導体装置を提供する。
【解決手段】絶縁層上の半導体層に形成された部分空乏型の第１トランジスターと、前記半導体層に形成された第２トランジスターと、前記半導体層に形成された第３トランジスターと、を備え、前記第１トランジスターは、第１導電型の第１ソース又は第１ドレインを有し、前記第２トランジスターは、第１導電型の第２ソース又は第２ドレインを有し、前記第３トランジスターは、第２導電型の第３ソース又は第３ドレインを有し、前記第１ソース又は第１ドレインの一方と、前記第２ソース又は第２ドレインの一方とが電気的に接続され、前記第２ソース又は第２ドレインの他方と、前記第１トランジスターのボディ領域と、前記第３ソース又は第３ドレインの一方とが互いに電気的に接続されている。 （もっと読む）

【課題】電源電圧を低下させた場合であっても、正しくデータ転送が可能な半導体装置を提供する。
【解決手段】出力ドライバ１００と、出力ドライバ１００の特性を切り替える特性切替回路１８を備える。特性切替回路１８は、電源ラインに供給される電源電圧ＶＤＤＱが第１の電圧ＶＤＤＱ１である場合における出力ドライバ１００の出力信号の立ち上がり時間及び立ち下がり時間と、電源ラインに供給される電源電圧ＶＤＤＱが第２の電圧ＶＤＤＱ２である場合における出力ドライバ１００の出力信号の立ち上がり時間及び立ち下がり時間を互いに一致させる。これにより、電源電圧を低下させても高調波成分やクロストークによる影響が増大することがない。また、電源電圧を低下させてもレシーバ側における受信条件が変化しないことから、電源電圧にかかわらず信号の送受信を正しく行うことが可能となる。 （もっと読む）

【課題】ダブルゲートトランジスタを用いた機能回路のバックゲート電圧を適切に制御して良好な特性を実現可能な半導体装置等及びその制御方法を提供する。
【解決手段】本発明の半導体装置は、ダブルゲートトランジスタを含む機能回路と、ダブルゲート構造の基準トランジスタ２０、３０を含む電圧制御回路を備えている。基準トランジスタ２０、３０には、第１ゲート電極に参照電圧Ｖｒｐ、Ｖｒｎが印加され、第２ゲート電極の電位はドレイン電流Ｉｐ、Ｉｎが参照電流Ｉｒｐ、Ｉｒｎと一致するように制御され、その電位が制御電圧ＶＢＧＰ、ＶＢＧＮとして出力される。制御電圧ＶＢＧＰ、ＶＢＧＮを機能回路のダブルゲートトランジスタの第２ゲート電極に印加することで機能回路に所望の特性が付与される。 （もっと読む）

【課題】２つの入力信号が共にローレベルとなっても、レベルシフト回路の出力信号を特定のレベルに固定して、次段の回路の誤動作を防止する。
【解決手段】このレベルシフト回路は、第１の電源電位が供給されて動作する回路から入力される互いに逆相の第１の信号及び第２の信号に基づいて、第１の電源電位よりも高い第２の電源電位に対応する振幅を有する第３の信号を出力する電圧変換部と、第１のＰチャネルトランジスタ及び第１のＮチャネルトランジスタによって構成され、第３の信号を反転して出力端子から出力信号を出力するインバータと、第１のＮチャネルトランジスタのソースと接地電位との間に接続され、第１及び第２の信号によってそれぞれ制御される第２及び第３のＮチャネルトランジスタと、第２の電源電位とインバータの出力端子との間に接続され、微小電流を流すインピーダンス素子とを具備する。 （もっと読む）

【課題】入力／出力（ＩＯ）サーキットを保護する為のバイアス電圧を発生させる。
【解決手段】供給電圧から、制御できる範囲で発生した第１バイアス電圧を受信し、集積回路（ＩＣ）の入力／出力（ＩＯ）コア・エンド・デバイスにおける、ひとつあるいは複数の構成能動サーキット素子の作動電圧耐容最高リミット以下に抑え、ＩＯパッドとインターフェースさせる作業、ＩＯパッドを通して供給されている外部電圧から制御できる範囲で発生した第２バイアス電圧を受信し、ＩＯパッドとインターフェースさせる作業、を含む。この手法は更に、ＩＯコアによって発生したコントロール・シグナルを、制御できる範囲で活用し、ドライバー・モードで作動の際には第１バイアス電圧から、フェイルセーフ及び耐性モードで作動の際には第２バイアス電圧から、出力バイアス電圧を導出する作業も含む。 （もっと読む）

【課題】 高電位側スイッチング素子の導通を示す第１状態から前記高電位側スイッチングデバイスの非導通を示す第２状態への遷移、または前記第２状態から前記第１状態への遷移に伴い発生する過渡的な電圧ノイズに曝された場合であっても誤信号が発生することのない半導体回路を提供する。
【解決手段】 高電位側スイッチング素子駆動回路１は、レベルシフト回路２の第１の負荷抵抗２８、２８に発生するオン側、オフ側の第１のレベルシフト済み信号Ｓ４、Ｓ５のうち少なくとものいずれか一方に信号が発生したときに、第２の負荷抵抗３０、２９に同時に発生する第２のレベルシフト済み信号Ｓ６、Ｓ７によって制御され、他方の出力が発生しないようにレベルシフトの出力を抑制する短絡手段３１、３２を有する。 （もっと読む）

【課題】
本発明は、外部電源の立ち上げ時にあっても安定した基準電位が得られる半導体集積回路装置を提供する。
【解決手段】
入力される第１の信号ｖｂｇｒと第２の信号との電位差に応じて第３の信号を出力する第１の出力部を備える差動対と、第３の信号がゲートに入力されるトランジスタＰ３、トランジスタＰ３のドレインと接地電位との間に接続される抵抗Ｒ１，Ｒ２，ＶＲ、トランジスタＰ３のドレインから第４の信号ｖｒｅｆを出力する第２の出力部及び抵抗Ｒ１，Ｒ２，ＶＲによって第４の信号ｖｒｅｆを分圧した第２の信号を出力する第３の出力部を備えるバイアス回路と、第１の出力部と第２の出力部との間に設けられ、差動対とバイアス回路に接続されるキャパシタＣ１と、少なくともキャパシタＣ１と差動対との間又はキャパシタＣ１とバイアス回路との接続を開閉する開閉部とを含む電位調整回路を備えることを特徴とする半導体集積回路装置。 （もっと読む）

【課題】安定した発振周期の信号を出力することができるオシレータを提供すること。
【解決手段】複数の論理素子がリング状に接続され、所定の周期の発振信号を出力する可変駆動電圧により動作するオシレータであって、複数の論理素子に選択的に印加される第１及び第２の駆動電圧を発生させる内部電圧発生手段を備え、発振信号の周期が正常状態である場合には、第１の駆動電圧が複数の論理素子に印加され、発振信号の周期が正常状態より短いか又は長い場合には、第２の駆動電圧ＶＯＳＣが複数の論理素子に印加され、発振信号の周期が一定に維持されるように構成されている。 （もっと読む）

【課題】 高速シリアル伝送で使用するデエンファシスを備えた出力回路において、出力振幅で発生するコモンモード電位の変動を抑制する回路を提供する。
【解決手段】 デエンファシスを備える差動伝送のシリアル伝送装置の出力回路のＰ極とＮ極とに、送信するデータのパターンの検出装置と送信するデータの反転パターンの検出装置の出力とをそれぞれ差動入力とする、差動回路の出力を接続する。接続される差動回路によって、特定の送信するデータのパターンおよびその反転パターンの出現時に出力回路の電流が補われ、コモンモードノイズを防ぐことができる。 （もっと読む）

【課題】データ選択機能付きのダイナミック型フリップフロップ回路において、動作の高速性を良好に確保しながら、複数のデータの何れもが選択されていない場合であっても、正常動作するようにする。
【解決手段】例えば選択信号Ｓ０によりＨのデータＤ０が選択されていた場合、第１ノードＮ１がＬとなり、第２ダイナミック回路１Ｂの第２ノードＮ２はＨとなっており、出力信号ＱはＨレベルである。この状態において、選択信号Ｓ０〜Ｓ２によって複数のデータＤ０〜Ｄ２の何れもが選択されなくなった際には、第１ノードＮ１がＨとなり、前記第２ノードＮ２は、その電荷が放電されて、出力信号ＱはＬレベルに誤動作する状況となる。しかし、この場合には、出力ノードＮ３がＨとなり、第４ノードＮ４がＬとなって、前記第２ダイナミック回路１Ｂのｎ型トランジスタＴｒ６がオフして、第２ノードＮ２の放電を阻止する。 （もっと読む）

【課題】通常動作モードとテスト動作モードの切換に使用した兼用外部端子をテスト動作モード時のモニター端子としても使用できる半導体装置を提供する。
【解決手段】本発明の半導体装置は、通常動作モードとテスト動作モードを切り換える切換回路と、前記通常動作モード時と前記テスト動作モード時で兼用する２つ以上の兼用外部端子とを備える半導体装置であり、前記切換回路は、前記兼用外部端子にて前記半導体装置で通常使用する入出力電圧の範囲外の電圧の印加を検出する検出回路と、全ての前記兼用外部端子に同時に前記入出力電圧の範囲外の電圧の印加が検出された場合テスト開始信号を出力する論理回路と、前記テスト開始信号をラッチする記憶回路とを含み、前記テスト動作モードに切り換わった後、前記兼用外部端子の内、１つの兼用外部端子に前記入出力電圧の範囲外の電圧が印加し続けられていることでテスト動作モードが維持される。 （もっと読む）

【課題】ＰＫＧの設計期間を遅延させることなくクロストーク耐性を向上させることが可能な半導体集積回路を提供する。
【解決手段】複数の信号配線を有するＣｈｉｐ２０において、一の信号配線と前記一の信号配線に隣接する一方の隣接信号配線と前記一の信号配線に隣接する他方の隣接信号配線との間で生じるクロストークの発生量を抑制するための補正係数３１と、前記一の信号配線に送出される一の信号、前記一方の隣接信号配線に送出される一方の隣接信号、および前記他方の隣接信号配線に送出される他方の隣接信号の組み合わせパターンと、に基づいて、前記一の信号のスルーレートの低減度合を示す補正量を演算する補正量演算部４２ａ〜４２ｃと、前記補正量に基づいて、前記一の信号のスルーレートを調整するドライバ４１ａ〜４１ｃと、を備える。 （もっと読む）

【課題】プルアップ回路（バスホールド回路）の電源電圧Ｖｃｃ及び入力端子ＩＮに電位差が生じる場合でもリーク電流を発生させない手段を提供する。
【解決手段】パスホールド回路に制御端子ＣＮＴを設ける。この制御端子ＣＮＴの反転出力で動作するスイッチとしてＭＯＳＦＥＴ１３を備える。一方入力端子ＩＮと制御端子ＣＮＴの入力はＮＯＲゲート３１に入力され、このＮＯＲゲート３１の出力がパスホールド回路の入力端子・電源電圧間の接続を制御するＭＯＳＦＥＴ１２のゲート端子に入力される。ＭＯＳＦＥＴ１２及びＭＯＳＦＥＴ１３を直列に接続することで、入力端子・電源電圧間の接続をより制度よく制御し、リーク電流の発生を抑止する。 （もっと読む）

【課題】プロセスミスマッチ等によるサンプルごとの検出電圧レベルのばらつきを低減させることができ、高速動作を行うことが可能な検出回路を提供する。
【解決手段】１対のシリアルデータ信号の一方が反転入力端に入力され、他方が非反転入力端に入力される第１検出用レシーバ回路と、１対のシリアルデータ信号の一方が非反転入力端に入力され、他方が反転入力端に入力される第２検出用レシーバ回路と、第１検出用レシーバ回路及び第２検出用レシーバ回路の各出力信号に基づいて、入力検出及び切断検出の少なくとも一方を行う検出回路とを備え、第１検出用レシーバ回路及び第２検出用レシーバ回路は、それぞれ第１差動入力回路及び第１負荷回路を含む差動増幅回路と、差動増幅回路の閾値に設ける第１オフセット制御回路とを有し、第１負荷回路はドレインが独立でゲートを共通とし、ゲートに所定の電圧が印加される１対のＭＯＳトランジスタを含んで構成される。 （もっと読む）

【課題】短時間で入力信号を受信可能な状態に遷移する入力回路を提供する。
【解決手段】入力端子Ｐ１は、外部からの入力信号Ｓ１を受ける。入力トランジスタＭ１は、その制御端子が入力端子Ｐ１に接続され、入力信号Ｓ１に応じて状態が変化する。初期化トランジスタＭ２は、入力端子Ｐ１と接地端子Ｐ２の間に設けられる。制御回路１２は、入力回路１０に対する電源の投入時に、初期化トランジスタＭ２をオンし、その後初期化トランジスタＭ２をオフする。 （もっと読む）

【課題】貫通電流を防止する。
【解決手段】ローサイドオフ検出回路１０は、ローサイドトランジスタＭ２のゲート信号ＳＧ_Ｌを所定の第１レベルＴＨ_Ｌと比較することによって、ローサイドトランジスタＭ２がオフしたことを示すローサイドオフ検出信号Ｓ１を生成する。ローサイド検出トランジスタＭＳ_Ｌは、ローサイドトランジスタＭ２と同型であり、そのソースが接地端子１０８に接続され、そのゲートにローサイドトランジスタＭ２のゲート信号ＳＧ_Ｌを受ける。第１抵抗Ｒ１１は、ローサイド検出トランジスタＭＳ_Ｌのドレインと電源端子１０６の間に設けられる。第１バイパス回路１２は、第１抵抗Ｒ１１と並列に設けられ、制御信号Ｓ_ＩＮがローサイドトランジスタＭ２のオフを指示するレベルをとるときに導通し、オンを指示するレベルをとるとき遮断する。ローサイド検出トランジスタＭＳ_Ｌのドレインの信号が、ローサイドオフ検出信号Ｓ１として出力される。 （もっと読む）

【課題】ＥＳＤサージ印加時にサージ電流を流すための専用の素子を設けることなく、プリバッファなどの前段回路を良好に保護することができる出力バッファを利用したＥＳＤ保護回路を提供する。
【解決手段】入力信号ＩＮに応じて動作するプリバッファ１０と、プリバッファ１０と電源を共有しており、プリバッファ１０の出力に基づいて動作することにより負荷を駆動する出力バッファ２０と、電源に対してＥＳＤサージが印加された時に動作し、出力バッファ２０をオンさせることによりサージ電流を出力バッファに吸収させる保護機能有効化回路３０とを備える構成である。 （もっと読む）

【課題】パワー半導体素子を駆動するためのドライバを低コストで得ることが可能な半導体装置およびそれを備えた電子機器を提供する。
【解決手段】半導体装置１０１は、ノーマリーオン型の第５の電界効果トランジスタ１６，１７を含み、入力信号処理部６５から受けたスイッチング制御信号の基準電圧をシフトした信号を出力するためのレベルシフト部６２と、ノーマリーオン型の第１の電界効果トランジスタ５１および第３の電界効果トランジスタ５３と、ノーマリーオフ型の第２の電界効果トランジスタ５２および第４の電界効果トランジスタ５４とを備え、レベルシフト部６２、第１の電界効果トランジスタ５１および第３の電界効果トランジスタ５３は第１の半導体チップ７１に含まれている。 （もっと読む）

【課題】半導体装置に設けられる従来のチャージポンプ回路は電流駆動能力が低下する問題があった。
【解決手段】本発明の半導体装置は、第１の駆動トランジスタＰ１１を介して蓄積された第１のポンピングキャパシタＣ１の電荷に基づき第１の制御信号を生成する第１チャージポンプ回路１１と、第２の駆動トランジスタＰ２１を介して蓄積された第２のポンピングキャパシタＣ２の電荷に基づき第２の制御信号を生成する第２チャージポンプ回路１２と、第３の駆動トランジスタＰ３２を介して端子ＯＵＴ−端子ＶＳＳ間の電荷の受け渡しを行う第３のチャージポンプ回路１３と、第４の駆動トランジスタＰ４２を介して端子ＯＵＴ−端子ＶＳＳ間の電荷の受け渡しを行う第４のチャージポンプ回路１４と、を有し、第１、第３の駆動トランジスタは第２の制御信号に基づき導通状態が制御され、第２、第４の駆動トランジスタは第１の制御信号に基づき導通状態が制御される。 （もっと読む）