【課題】小型化、低電圧・低電力化ならびに高速化が可能なセンスアンプを提供する。
【解決手段】増幅作用をする交差結合された第１のＭＯＳトランジスタと第２のＭＯＳトランジスタのそれぞれのソースに直列に第３のＭＯＳトランジスタと第４のＭＯＳトランジスタを接続し、第３及び第４のＭＯＳトランジスタの電流供給能力を第３及び第４のＭＯＳトランジスタの制御電極に与える制御電圧で制御する。データ保持期間において、制御電圧により第３及び第４のＭＯＳトランジスタに、データ保持に必要な最小限のサブスレッショルド電流を流し、ビット線電位を保持する。 （もっと読む）

【課題】２相クロックによる負荷容量の駆動において、負荷容量間の電荷の再利用を行うと共に、出力クロックの高速化を容易にする。
【解決手段】第１クロック信号とその逆位相の第２クロック信号とに対してそれぞれ遅延した第１及び第２遅延クロック信号が生成される。インバータ回路は第１クロック信号と第１遅延クロック信号とが逆位相である逆転期間において第１クロック信号と逆位相の第１電位を第１出力ノードに生成し且つ第２クロック信号と逆位相の第２電位を第２出力ノードに生成し、第１クロック信号と第１遅延クロック信号とが同位相である一致期間において第１出力ノードと第２出力ノードとをハイインピーダンスとする。スイッチ回路は、逆転期間において第１出力ノードと第２出力ノードとを接続するオン状態とする。第１出力ノードと第２出力ノードとは、駆動対象回路の負荷容量に接続される。 （もっと読む）

【課題】位相差が減少された差動信号を生成するようにした差動信号生成回路を提供する。
【解決手段】入力信号を順次反転させて複数の遅延信号を生成するように構成されたインバータアレイと、複数の遅延信号のうち、第１の遅延信号と第２の遅延信号とを予め設定された混合比で混合して第１の差動信号を生成するように構成された位相混合器とを備え、複数の遅延信号のうち、第１の遅延信号と第２の遅延信号との中間に該当する遅延時間を持つ第３の遅延信号を第２の差動信号として生成するように構成されることを特徴とする。 （もっと読む）

【課題】駆動回路及びこれを含む電源装置及び電気装置を提供する。
【解決手段】制御端子及び出力端子を有するスイッチング素子、及び制御端子と出力端子との間の電圧が臨界電圧以下に維持されるように、前記スイッチング素子を制御するための駆動電圧が目標レベルに達するのにかかる上昇時間を制御する制御部を含み、制御端子と出力端子との間の電圧が臨界電圧より高ければ、制御端子と出力端子との間に漏れ電流が発生する電源装置である。 （もっと読む）

【課題】高い電源電圧を元に、低い電圧を発生させることで、低い電圧を用いる内部回路と高い電圧を用いる外部回路とのインターフェイスを行う場合、外部回路を動作させた状態で内部回路の動作を休止させる場合がある。この場合、低い電圧の発生を止めたことをインターフェイスを行う回路に伝達する回路（ＰＯＣ回路）が必要となるが、従来の回路では、低い電圧を発生させる状態で貫通電流が流れる回路を用いる必要があり、消費電流が増加してしまうという課題がある。
【解決手段】低い電圧の発生を停止する信号により、レギュレーター１０７の動作を止め、ＶＯＵＴが十分下がった状態でインターフェイスを行う回路へ供給停止信号をレベルシフト回路１２１に伝達する。そのため、レベルシフト回路１２１での貫通電流の発生を抑えられる。さらに、供給停止信号を提供するＰＯＣ回路４１内での定常状態での貫通電流を防止できる。 （もっと読む）

【課題】高い耐圧を有する入出力バッファ回路を備えた半導体集積回路装置を、中耐圧の素子のみで構成すること。
【解決手段】入出力バッファ回路を備えた半導体集積回路装置であって、入出力バッファ回路は、低スルーレートを実現するための帰還容量素子として、直列に接続された第１の容量素子及び第２の容量素子を有するとともに、第１の容量素子と第２の容量素子との間のノードの電位を入出力モードに応じて調整する電位調整回路を有する。 （もっと読む）

【課題】高速信号を確実に伝送可能なバッファ回路を提供する。
【解決手段】電流源３１２は、定電流Ｉｃを生成する。第１トランジスタＭ１は、その一端が電流源３１２と接続され、その制御端子に入力信号Ｓ_ＩＮが入力される。反転回路３１４は、入力信号Ｓ_ＩＮを反転および遅延させ、反転入力信号Ｓ_ＩＮ＃を生成する。第２トランジスタＭ２は、その一端が電流源３１２と接続され、その制御端子に反転入力信号Ｓ_ＩＮ＃が入力される。バッファ回路３１０は、第１トランジスタＭ１および第２トランジスタＭ２の、電流源３１２と共通に接続された一端に生ずる信号Ｓ_ＯＵＴを出力する。 （もっと読む）

【課題】電源電圧などの回路の動作条件の変動に関わらず、デューティ比の変動を抑圧、低減する。
【解決手段】差動増幅回路１と、この差動増幅回路１において差動対を構成する２つのＭＯＳトランジスタ２１，２２のソース同士の接続点における電位に基づいて閾値電圧を生成する閾値電圧生成回路２と、インバータ動作における閾値電圧を、閾値電圧生成回路２により生成された閾値電圧に設定可能に構成された閾値電圧可変インバータ回路３とが設けられることにより、インバータ動作における閾値電圧が、差動増幅回路１の出力振幅の中心電圧に設定でき、電源電圧の変動などが生じてもインバータの入出力間におけるデューティ比の変動が抑圧、低減できるものとなっている。 （もっと読む）

【課題】駆動回路の低駆動電圧化に対応し、入力信号の電圧振幅が小さい場合にも十分な振幅変換能力を有するレベルシフタを提供する。
【解決手段】信号の電圧振幅の変換部分に、カレントミラー回路１５０および差動回路１６０を利用したレベルシフタを用いる。トランジスタ１０５、１０６を介して差動回路１６０に入力された信号の電位差を増幅して出力するため、入力信号の電圧振幅が小さい場合にも、トランジスタのしきい値の影響を受けることなく、正常な電圧振幅の変換を可能とする。 （もっと読む）

【課題】素子の信頼性低下を防ぐ。
【解決手段】送信信号を出力する差動対（３、４）と、差動対の２つの出力端と送信側電源１０との間にそれぞれ接続可能とされる送信側負荷抵抗（６、７）と、差動対の２つの出力端にそれぞれ接続され、差動対の２つの出力端の電位を接地電位方向に変化させうる２つの可変電流源（１３、１４、１５、１６）と、差動対の２つの出力端の電圧を比較する比較部１１と、２つの可変電流源の電流値を設定する制御部１２と、を備え、差動対の２つの出力端は、それぞれ受信側負荷抵抗２１、２２を介して送信側電源より高電位の電源端子２３に接続され、制御部１２は、信号伝送に先立って可変電流源（１５、１６）の電流を増加させていった場合に比較部１１の比較結果が変化した際の可変電流源（１５、１６）の電流値に基づいて、信号伝送時における２つの可変電流源の電流値を設定する。 （もっと読む）

【課題】ＦＥＴの閾値電圧の変動に起因するアンプのセンスマージンの低下を防止可能な半導体装置を提供する。
【解決手段】本発明の半導体装置は、信号線（ＢＬ）に信号を出力する第１の回路（ＭＣ）と、ＦＥＴ（Ｑ１、Ｑ２、Ｑ３）と、信号線に基準電位を与える第２の回路（Ｑ５）を備えている。ＦＥＴＱ１はノードＮ１の電位と駆動信号ＳＥＴの電位との間の電位差に応じてゲート容量が制御されるゲーテッドダイオードとして機能し、ＦＥＴＱ２は制御信号ＴＧに応じて信号線とノードＮ１との間の接続を制御し、ＦＥＴＱ３はゲートがノードＮ１に接続されノードＮ１の信号電圧を増幅する。導通状態のＦＥＴＱ２を非導通に制御した後、駆動信号ＳＥＴの電位は第１の電位から第２の電位に遷移する。ＦＥＴＱ１の閾値電圧の変動量に対応して少なくとも第１の電位をオフセット制御し、ＦＥＴＱ３のセンス増幅時にＦＥＴＱ１の閾値電圧の変動を補償する。 （もっと読む）

【課題】出力特性の自動調整が可能で、かつ低電力で動作できる高速デジタル出力ドライバを有する半導体装置を提供する。
【解決手段】出力用ドライバ３は、参照電流Ｉｒｅｆ２の大きさに応じて、出力特性の調整が可能なスケーラブル低電圧信号方式のドライバである。出力用ドライバレプリカ４は、出力用ドライバを複製したものであり、自身の出力と基準電圧との差に基づいて、参照電流Ｉｒｅｆ２の大きさを調整して出力用ドライバ３へ出力する。 （もっと読む）

【課題】スタンバイ電流を低減したい回路ブロックに電流の供給を制御するスイッチ回路のレイアウト面積を抑制する。
【解決手段】半導体基板上に、第1方向に延伸する第1及び第2電源線で、第1及び第2電源線は第1方向に直交に配置され、第1電源線に第1電源電位が供給され、第2電源線に第2電源電位が供給される第1及び第2電源線と、第1方向に延伸し、第2方向に配置された第3電源線と、アクティブ時に第1及び第2電源電位の間の第1電源電圧で動作する回路ブロックで、複数の第1導電型の第1トランジスタと複数の第2導電型の第2トランジスタを備え、複数の第1トランジスタの少なくとも1つは第3電源線に接続される回路ブロックと、第1電源線と第3電源線の間に接続され、回路ブロックがアクティブ状態のとき第1及び第3電源線を導通状態として第3電源線に第1電源電位を供給し、スタンバイ状態のとき第1及び第3電源線とを非導通状態とする第３トランジスタとを有する。 （もっと読む）

【課題】耐圧を上げることなく、消費電力を低減することの可能なインバータ回路およびそれを備えた表示装置を提供する。
【解決手段】７Ｔｒ２Ｃで構成されるインバータ回路において、容量素子Ｃ₁がトランジスタＴｒ₅のソースに接続されるとともに、トランジスタＴｒ₄を介してトランジスタＴｒ₇のゲートに接続されている。トランジスタＴｒ₇のソースには、トランジスタＴｒ₂のゲートが接続されている。これにより、入力端子ＩＮに立下り電圧が入力され、トランジスタＴｒ₁，Ｔｒ₃，Ｔｒ₆がオフしたときに、Ｖ_ddが充電された容量素子Ｃ₁によって、トランジスタＴｒ₇のゲートがＶ_SS＋Ｖ_th7以上の電圧にチャージされ、トランジスタＴｒ₇がオンし、さらにトランジスタＴｒ₂がオンする。 （もっと読む）

【課題】モジュール化された画像形成装置における装置間の差動通信部の電圧レベルを検出することで、通信エラーの要因判別を可能にし、更に、差動伝送特有のインピーダンスのアンバランスにおける電圧レベルを検出することを目的とする。
【解決手段】モジュール化されたユニットにより構成され、前記モジュール化されたユニット間で差動伝送方式のシリアル通信を行う通信手段を備えた画像形成装置において、差動信号変換後の信号の電圧レベルを検出する電圧レベル検出手段１０６と、前記電圧レベル検出手段が検出した電圧レベルが所定の電圧レベルかを判断することで、異常検知を行う信号線異常検知手段１０２を備えたことを特徴とする画像形成装置。 （もっと読む）

【課題】動作電圧が互いに異なる半導体チップを接続して用いる場合、双方に、自身の動
作電圧と異なる電圧で動作する入出力バッファ回路を設ける必要があり、チップ面積が大
きくなってしまう。
【解決手段】本発明にかかる半導体装置は、第１電源電圧で動作する第１半導体チップと、前記第１電源電圧よりも低い第２電源電圧で動作し、当該第２電源電圧を前記第１半導体チップに供給する第２半導体チップとを有することを特徴とする。又は、かかる半導体装置の製造に用いるのに好適な半導体チップとして、本発明にかかる半導体チップは、互いに直列に接続され、互いに相補的にオンとオフが切り替わる第１および第２トランジスタを有し、第１外部端子へ信号を出力する出力回路と、前記第１および第２トランジスタと直列に接続され、第２外部端子にゲート電極が接続された第３トランジスタとを有することを特徴とする。 （もっと読む）

【課題】パストランジスタを流れる漏洩電流の削減、また入力数の増加に対するトランジスタ数の増加の割合が小さいパストランジスタを用いた論理回路、および集積回路を提供する。
【解決手段】低電源電圧回路の低論理信号振幅の第一の論理信号がドレインに印加され、ゲートに第二の論理信号で制御するパストランジスタＭＮ１を用いた論理回路であって、低電源電圧回路の低論理信号振幅の第三の論理信号を入力ノードに印加して高電源電圧で動作する第一のＣＭＯＳインバータＩＮＶＨ１を有し、第三の論理信号の電圧変化範囲が高電源電圧の高電源電位と低電源電位に挟まれ、かつＩＮＶＨ１の遷移領域を含むように高電源電圧の高電源電位と低電源電位が設定され、かつ高電源電圧の高電源電位と低電源電圧回路の高電源電位との差がパストランジスタのしきい値電圧よりも大きく設定されたＩＮＶＨ１の出力信号を第二の論理信号とする。 （もっと読む）

【課題】負荷側に出力を電流で受け渡すカレントミラー回路を備える差動増幅器の動作を高速化する。
【解決手段】差動増幅器を構成し、差動増幅器に対する２つの入力の内のそれぞれ１つが与えられる各トランジスタの端子の内で、差動増幅器の出力点となりうるそれぞれの端子の間に接続される回路素子を備える差動増幅器は、カレントミラー回路においてモニタ電流が流れるトランジスタに接続されるとともに、カレントミラー回路においてコピー電流が流れる第１のトランジスタと、前記出力が受け渡される負荷としての抵抗との間に接続される前記２つの入力のうちいずれか１つが与えられるトランジスタへの入力がＬの時にオフとなる第２のトランジスタと、第１のトランジスタと第２のトランジスタとの接続点とアースとの間に接続される電流源とをさらに備えることにより、上記課題の解決を図る。 （もっと読む）

【課題】 電源遮断機能を有するLSIにおいて、電源遮断をオンオフするときにリーク電流による電流が急激に変化すると電源線にノイズを生ずる。
【解決手段】 情報処理装置であって、回路ブロックと、前記回路ブロックに電源を供給するためのローカル電源線と、電源線と、前記電源線と前記ローカル電源線の間にそのソース―ドレイン経路が設けられる第１のトランジスタとを有し、前記第１のトランジスタは、第１の状態においてはオフ状態に制御され、第２の状態においてはオン状態に制御され、前記第１の状態から前記第２の状態に移行する際に、前記第１のトランジスタは、前記第１のトランジスタのソース―ドレイン経路を流れる電流の変化率が、所定の値を超えないように制御されることを特徴とする。 （もっと読む）

【課題】入力信号の組合せにより充電経路の平均数が異なるため、及び後段のゲートの動作タイミングが異なるために生じる電力消費波形の変化を低減する。
【解決手段】論理回路１は、入力信号Ｘ、Ｙと乱数信号ｒとに基づいて生成される出力論理状態を出力線Ｚ１に出力する論理演算回路１０と、制御信号ｅｎ１に応じて出力線Ｚ１の出力状態を制御し、論理演算回路１０の出力論理状態を無効とする出力無効状態である場合に、出力線Ｚ１から電源線ＶＤＤに通じる経路を遮断し、電源線ＶＤＤの電位により出力線Ｚ１を充電する出力制御部２０と、出力線Ｚ１の出力状態に基づいて出力する状態を無効とするマスク状態に、制御信号ｅｎ２に応じて切り替える出力段回路３０とを備える。 （もっと読む）