【課題】レベルシフタを備える半導体装置、ディスプレイ装置及びその動作方法を提供する。
【解決手段】第１論理状態を有する一つのビット及び第２論理状態を有する少なくとも一つのビットを含むコードを生成するコード生成部と、複数の電圧制御部及び複数の電圧変換部を備え、コードに応答して複数の出力端から第１電圧レベルまたは第２電圧レベルを有する出力信号を出力するレベルシフタと、を備え、複数の電圧制御部のうち一つの電圧制御部を除いた残りの電圧制御部は、出力端のうち一つの出力端を除いた残りの出力端を通じて出力される第１信号を、少なくとも一つのビットに応答して第１電圧レベルに制御し、複数の電圧変換部のうち一つの電圧変換部は、除いた一つの出力端を通じて出力される第２信号を、第１信号に応答して第２電圧レベルに制御する半導体装置である。 （もっと読む）

【課題】自律型インピーダンス調整回路の消費電力を低減する。
【解決手段】本発明による半導体集積回路（１００）は、レプリカドライバ（Ｐ４０、Ｎ４０）及び出力ドライバ（２０）の駆動能力を変更するために逐次出力されるコンパレータ（Ｐ１０、Ｎ１０）の出力（カウントデータ）に応じて、ドライバの駆動能力の変更を一時的に停止する。 （もっと読む）

【課題】本発明は、電子回路の所与の機能又は動作の実行を監視するための方法及び回路を提供する。
【解決手段】デジタル信号(EN)を監視する方法は、第１のP チャネルMOS トランジスタ(P1)を、監視されるべき前記信号が第１の状態にある期間に負バイアス温度不安定性(NBTI)タイプの劣化状態に置くステップと、前記第１のP チャネルMOS トランジスタ(P1)の飽和電流を表す第１の量(V_MES)を、監視されるべき前記信号が第２の状態に切り替わるとき測定するステップと、前記第１の量が閾値(TH)を超えるとき、監視結果を示す検出信号(DET) を与えるステップとを備えている。 （もっと読む）

【課題】複数の出力回路の出力インピーダンスのバラツキを抑える。
【解決手段】半導体装置であって、複数の出力回路と、前記複数の出力回路の出力インピーダンスを基準値に設定するためのキャリブレーション信号を生成するキャリブレーション回路とを有する。前記複数の出力回路は、それぞれ、前記キャリブレーション信号を補正する補正回路と、その出力インピーダンスを前記補正回路で補正された前記キャリブレーション信号に応じた値にする出力バッファとを有する。 （もっと読む）

【課題】少ない回路面積で電源電圧の変動を削減する電圧変動削減回路、半導体装置を提供する。
【解決手段】電圧変動削減回路（１０）は、第１トランジスタ（１４）と、第２トランジスタ（１２）とを具備する。第１トランジスタ（１４）は、第１電源電圧（ＧＮＤ）にソースを接続し、第２電源電圧（ＶＤＤ）にドレインとゲートとを接続する。第２トランジスタ（１２）は、第２電源電圧（ＶＤＤ）より高い電圧の第３電源電圧（ＶＤＤＨ）にソースを接続し、第２電源電圧（ＶＤＤ）にドレインとゲートとを接続する。この第１トランジスタ（１４）と第２トランジスタ（１２）とは論理否定回路を形成し、その倫理閾値電圧（Ｖｔｈ）は第２電源電圧（ＶＤＤ）より低く設定される。第２電源電圧（ＶＤＤ）が低下したときに、第３電源電圧（ＶＤＤＨ）から第２電源電圧に電流が供給される。 （もっと読む）

【課題】入力端子にノイズが発生する。
【解決手段】第１の電流経路は、第１の電源端子と第１の出力端子間に接続され、制御端子に差動入力信号の一方が入力される第１のトランジスタと、第２の電源端子と第１の出力端子との間に接続され、制御端子に差動入力信号の他方が入力される第２のトランジスタと、第１の電源端子と第１のトランジスタとの間に接続される第１のスイッチ回路とを有し、第２の電流経路は、第２の電源端子と第２の出力端子との間に接続され、制御端子に差動入力信号の一方が入力される第３のトランジスタと、第１の電源端子と第２の出力端子との間に接続され、制御端子に差動入力信号の他方が入力される第４のトランジスタと、第２の電源端子と第３のトランジスタとの間に接続される第２のスイッチ回路とを有し、第１、第２のスイッチ回路は、制御信号により導通状態が制御される差動増幅器。 （もっと読む）

【課題】消費電力を削減するために、クロック反転信号を用いることなくクロック信号に同期してデータの転送および保持を行わせる。
【解決手段】記憶ノードＭ、ＭＢを持つ状態保持回路Ｆ１１において、Ｐチャンネル電界効果トランジスタＭ１、Ｍ２のゲートおよびＮチャンネル電界効果トランジスタＭ３、Ｍ４のゲートにはクロック信号ＣＫを入力し、Ｐチャンネル電界効果トランジスタＭ１を介してデータ反転信号ＤＢを記憶ノードＭＢに印加させ、Ｐチャンネル電界効果トランジスタＭ２を介してデータ信号ＤＢＢを記憶ノードＭに印加させ、Ｎチャンネル電界効果トランジスタＭ３を介して出力信号Ｑ１を記憶ノードＳに印加させ、Ｎチャンネル電界効果トランジスタＭ４を介して出力反転信号ＱＢ１を記憶ノードＳＢに印加させる。 （もっと読む）

【課題】内部電源端子と外部電源端子を出力端子へつなぎ替えの際に電圧が不安定にならずにスムーズに電圧を切り替えることができる電源システムを得る。
【解決手段】Ｐ形半導体基板上にＮ型ウェルが設けられ、前記Ｎ型ウェル内にＰ型ＭＯＳＦＥＴから成る第１のスイッチ素子と第２のスイッチ素子が設けれたダイオードＯＲ回路により内部電源端子と外部電源端子を出力端子へつなぎ替えて出力端子に電源電圧を供給する電源システムであって、前記Ｎ型ウェル内に一列に順番に、第１のスイッチ素子の第１のＰ型拡散層と、第１のゲート電極端子と、第２のＰ型拡散層と、前記Ｎ型ウェルの電位を供給するＮ型拡散層と、第２のスイッチ素子の第４のＰ型拡散層と、第２のゲート電極端子と、第３のＰ型拡散層の順に拡散層を配列し、前記第１のゲート電極端子と前記第２のゲート電極端子を前記Ｎ型ウェルの領域を横切るパターンに形成する。 （もっと読む）

【課題】低コストで低電圧高速動作が可能なＩ／Ｏ回路を備えた半導体集積回路装置を提供する。
【解決手段】Ｉ／Ｏ回路において、Ｉ／Ｏ電圧ｖｃｃ（例えば３．３Ｖ）をｖｃｃ＿１８（例えば１．８Ｖ）へ低電圧化した場合に、速度劣化を引き起こす部分が、レベル変換部と、メインの大型バッファを駆動するためのプリバッファ部分であることに着目し、レベルアップコンバータＬＵＣとプリバッファＰＢＦの回路に高電圧（電圧ｖｃｃ）を印加することにより、低コストで低電圧高速動作が可能なＩ／Ｏ回路を実現する。 （もっと読む）

【課題】入力信号の振幅とレベルシフト後の出力信号の振幅との比が大きい場合でも、十
分に高速動作するレベル変換回路を提供する。
【解決手段】第１電圧ＬＶｄｄおよび第１電圧ＬＶｄｄより高い第２電圧ＨＶｄｄを受け
て、第１電圧ＬＶｄｄと第２電圧ＨＶｄｄとの中間の電圧ＭＶｄｄを生成する中間電圧生
成部１３と、中間電圧ＭＶｄｄで動作し、第１電圧ＬＶｄｄレベルに応じた第１振幅を有
する第１信号Ｖ１および第１信号Ｖ１を反転した第１反転信号Ｖ１ｒを受けて、前記中間
電圧レベルに応じた第２振幅を有する第２信号Ｖ２および前記第２信号Ｖ２を反転した第
２反転信号Ｖ２ｒを出力するバッファ部１４と、第２電圧ＨＶｄｄで動作し、第２信号Ｖ
２および第２反転信号Ｖ２ｒを受けて、第２電圧ＨＶｄｄレベルに応じた第３振幅を有す
る第３信号Ｖ３および第３信号Ｖ３を反転した第３反転信号Ｖ３ｒを出力するレベルシフ
ト部１５と、を具備する。 （もっと読む）

【課題】良好な動作をおこなう半導体表示装置を提供する。
【解決手段】ｐ型トランジスタ、第１の容量素子、第１のスイッチ、ｎ型トランジスタ、第２の容量素子、第２のスイッチを有する半導体表示装置であって、第１の容量素子の第１の電極は、第１の配線に電気的に接続されており、第１の容量素子の第２の電極は、ｐ型トランジスタのゲートに電気的に接続されており、第１のスイッチの第１の端子は、ｐ型トランジスタのゲートに電気的に接続されており、第１のスイッチの第２の端子は、ｐ型トランジスタの第１の端子及び第２の端子の一方に電気的に接続され、第２の容量素子の第１の電極は、第１の配線に電気的に接続されており、第２の容量素子の第２の電極は、ｎ型トランジスタのゲートに電気的に接続されており、第２のスイッチの第１の端子は、ｎ型トランジスタのゲートに電気的に接続されており、第２のスイッチの第２の端子は、ｎ型トランジスタの第１の端子及び第２の端子の一方に電気的に接続されている。 （もっと読む）

【課題】比較的薄い酸化膜からなるＭＯＳトランジスタのみでレベルシフト出力回路を構成し、製造コストを低減しながら、高周波動作を可能にする。
【解決手段】たとえば、電源Ｖ０＝０Ｖ、電源Ｖ１＝１．６５Ｖ、電源Ｖ２＝１．６５Ｖ、電源Ｖ３＝３．３Ｖを出力回路に印加すると、第１回路ブロック８の電圧は電源Ｖ０と電源Ｖ１間の電位差１．６５Ｖであり、第２回路ブロック９の電圧は電源Ｖ２と電源Ｖ３との電位差１．６５Ｖである。このため、第１回路ブロック８、第２回路ブロック９のトランジスタに掛かるゲート電圧は、１．６５Ｖを超えない。出力バッファ回路１０のトランジスタのゲートに掛かる電圧は１．６５Ｖであるため、トランジスタＴｎ２０，Ｔｐ２２のゲート耐圧は、１．６５Ｖ以上あればよく、信号出力の振幅３．３Ｖを超えない。よって、出力回路４のトランジスタは、１種のゲート酸化膜で構成することが可能となる。 （もっと読む）

【課題】小型で小電力の高速動作するレベルシフト回路を提供する。
【解決手段】基準電圧にソースがそれぞれ接続され、第1の信号と第1の信号の反転信号がゲートにそれぞれ入力される第1導電型の第1と第2のトランジスタと、第2の電源電圧にソースが接続された第2導電型の第3のトランジスタと、第2の電源電圧にソースが接続され、ドレインから第2の信号を出力する第2導電型の第4のトランジスタとを有し、第1と第2の第1導電型トランジスタのドレインに第1と第2の第2導電型トランジスタのドレインがそれぞれ接続され、第3と第4のトランジスタのゲートとドレインはそれぞれ電気的に交差接続され、さらに、交差接続において、第3のトランジスタのドレインと第4のトランジスタのゲートの間にソース、ドレインが接続され、ゲートが第4のトランジスタのドレインに接続された第2導電型の第5のトランジスタを有するレベルシフト回路。 （もっと読む）

【課題】デューティ比を維持したレベルシフト回路を提供する。
【解決手段】低電圧系電源電圧Ｖｄｄ１と接地電位ＧＮＤを振幅とする入力信号を受け、高電圧系電源電圧Ｖｄｄ２と接地電位の間の振幅に変換した出力信号電圧Ｖｏｕｔを出力するレベルシフト電圧生成回路２０１と、レベルシフト電圧生成回路のレプリカ構成とされ、低電圧系の閾値電圧と高電圧系の閾値電圧を監視し、入力電圧を低電圧系の論理閾値に、出力電圧を高電圧系の論理閾値として、入力電圧が低電圧系の論理閾値を横切るとき、出力電圧が高電圧系の論理閾値を横切るように同期した出力電圧を生成させるレプリカ回路２０２と、レベルシフト電圧生成回路の出力電圧とレプリカ回路の出力電圧の変動を調整するためのバイアスを生成し、前記レベルシフト電圧生成回路と前記レプリカ回路に供給するバイアス生成回路２０３と、を有する。 （もっと読む）

【課題】論理ゲートを構成するトランジスタの特性劣化を抑制する。
【解決手段】半導体集積回路７０には、マルチプレクサ１、信号発生回路２、制御回路３、ｍ個のインバータＩＮＶ１乃至ｍ列、ｎ個の２入力ＮＯＲ回路ＮＯＲ１乃至ｎ、縦続接続されるｎ個の２シフトレジスタＳＲ１乃至ｎが設けられる。制御回路３は、クロック信号が供給される通常動作ときにディセーブル状態の制御信号Ｓｃｔを生成し、クロック信号が供給されない通常動作以外のときにイネーブル状態の制御信号Ｓｃｔを生成する。マルチプレクサ１は、クロック信号Ｓｃｌｋと信号発生器２から出力される低周波信号Ｓｓｇが入力され、制御信号Ｓｃｔがディセーブル状態の時インバータＩＮＶ１乃至ｍ列にクロック信号Ｓｃｌｋを供給し、制御信号Ｓｃｔがイネーブル状態の時インバータＩＮＶ１乃至ｍ列に低周波信号Ｓｓｇを供給する。 （もっと読む）

【課題】リーク電流を低減し一定電圧を長時間にわたって保持することのできる電圧制御回路を提供する。
【解決手段】
複数の容量と、前記各容量に対応して設けられ前記各容量を所定のノードに選択的に接続する第１のスイッチと、リセット信号に応じて前記ノードをリセットし、該リセット信号が供給されないときにバックバイアスがかけられるリセットトランジスタとを含む。これにより、リーク電流を最小にし、一定電圧を長時間保持することができる。 （もっと読む）

【課題】動作速度が低下する問題があった。
【解決手段】本発明は、外部負荷回路にＬＶＤＳ信号を出力する駆動回路であって、前記外部負荷回路が接続される第１、第２のノードと、前記第１のノードを共通ノードとし、直列接続された第１及び第２のスイッチング素子を有する第１の直列回路と、前記第２のノードを共通ノードとし、直列接続された第３及び第４のスイッチング素子を有する第２の直列回路と、前記第１、第２の直列回路に所定の電流を出力する第１の電流源と、を有し、前記第１及び第２のスイッチング素子、もしくは、前記第１の電流源の少なくともどれかが備える第１導電型のトランジスタのバックゲートが順バイアスとなっている駆動回路である。 （もっと読む）

【課題】小さい面積で十分な遅延時間を確保する。
【解決手段】 入力に基づいて充電点に充電を行う第１のトランジスタと前記入力に基づいて放電点から放電を行う第２のトランジスタとにより構成される第１のインバータ（ＰＴ２１，ＮＴ２１）と、前記充電点と前記放電点との間に、ドレイン・ソース路が並列に設けられたＰ型の第３のトランジスタ及びＮ型の第４のトランジスタ（ＰＴ２２，ＮＴ２２）と、前記充電点又は前記放電点の電位を反転させて前記第３及び第４のトランジスタのゲートに供給して、前記充電点又は前記放電点から前記入力の遅延信号を得る第２のインバータ（ＩＮＶ２１）とを具備したことを特徴とする。 （もっと読む）

【課題】ドライバ回路、特にメインドライバに過電圧がかからないようにして、回路を過電圧による破壊から保護する。
【解決手段】第1電源VDDIから動作電源を得て動作するプリドライバB1と、第2電源VDDEから動作電源を得るとともにプリドライバB1からの出力信号を増幅して出力するメインドライバB2と、を備える。第1電源VDDIとプリドライバB1との間に第1スイッチB4を備える。第2電源VDDEとメインドライバB2との間に第2スイッチB5を備える。過電圧保護シーケンス回路B3は、第1スイッチB4および第2スイッチB5のオンオフ制御をして、プリドライバB1とメインドライバB2のオンオフ順序を制御し、ドライバ回路、特にメインドライバB2に過電圧がかかるのを防ぐ。 （もっと読む）

【課題】定常状態においては電力消費が少なく、且つ、電源投入時においても出力状態の確定が保証されるレベルシフト回路を提供する。
【解決手段】一次側の電位系より高電位の二次側の電位系に論理値信号を伝達するレベルシフト回路であって、一次側の電位系で動作するパルス生成回路１１とＮチャンネルＭＯＳＦＥＴＭ１１およびＭ１２から構成される入力回路１０と、二次側の電位系で動作するインバータＵ２１およびＵ２２を、互いの入力と出力の間に接続された抵抗を介して環状に接続して構成されるラッチ回路２０と、二次側の高電位あるいは低電位に設定する初期値設定回路３１あるいは３２を備え、少なくとも一方のインバータの入力に初期値設定回路を接続することにより、電源投入時の出力状態を確定する。 （もっと読む）