【課題】フリーホイールダイオードを用いることなく、より低い電圧のアンダーシュートでも低減できる送信ドライバ回路を提供する。
【解決手段】ＰチャネルＭＯＳＦＥＴ２２のドレインをグランドに接続して、ＮチャネルＭＯＳＦＥＴ２１，ＰチャネルＭＯＳＦＥＴ２２のソースをそれぞれ信号線３Ｈ，３Ｌに接続する。第１データ電圧設定部４１は、信号出力部がハイレベル信号を出力すると、ゲート２１Ｇ，２２Ｇ間の電位差を（２・Ｒ１・Ｉref）にする電圧信号を設定し、第２データ電圧設定部４２は、信号出力部がロウレベル信号を出力すると、ゲート２１Ｇ，２２Ｇ間の電位差をゼロにする電圧信号を設定する。これらの作用により、伝送線路３を構成する信号線３Ｈ，３Ｌ間の電圧を変化させて差動信号を伝送する。 （もっと読む）

【課題】半導体装置の内部電圧生成回路に供給されるグランド電圧の変動による影響を抑制すること。
【解決手段】内部回路は、内部電圧生成回路によって生成される内部電圧に基づいて動作する。また、内部電圧生成回路及び内部回路は、グランド配線を介してグランドに接続される。内部電圧生成回路は、内部電圧が出力される出力端子と、グランド配線に接続されるグランド端子と、電圧が基準電圧に応じた値に制御される中間ノードと、出力端子と中間ノードとの間に接続された第１抵抗部と、中間ノードとグランド端子との間に接続された第２抵抗部と、第１抵抗部の抵抗値Ｒ１と第２抵抗部の抵抗値Ｒ２の比率Ｒ１／Ｒ２を切り換えるスイッチ部と、を備える。スイッチ部は、内部回路が動作する時の比率を、内部回路が動作を停止している時の比率よりも大きくする。 （もっと読む）

【課題】プリエンファシス機能を有する出力回路において、デエンファシス時における差動出力信号のコモンモード電圧のプリエンファシス時のコモンモード電圧からの変動を抑制する。
【解決手段】入力信号とその相補信号とを差動入力して差動出力し、差動出力信号のうち高電位側の出力信号にデエンファシスをかける際に、当該デエンファシス電流を供給するトランジスタ（Ｎ３、Ｎ４）に流れる電流を絞る回路（Ｎ５、Ｎ６、Ｒ３）を備え、デエンファシス時の前記出力信号のハイレベルの前記出力信号のプリエンファシス時のハイレベルからの変化量を縮減させ、デエンファシス時の前記差動出力信号のコモンモード電圧をプリエンファシス時のコモンモード電圧に近づける。 （もっと読む）

【課題】半導体素子の製造ばらつきや動作環境による特性変動の影響を低減し、安定した動作を可能にする半導体回路、及びコンピュータシステムを提供することにある。
【解決手段】降圧回路１００は、制御電圧Ｖｒｅｆが供給されるＮＭＯＳトランジスタ１０１が電流源として駆動するカレントミラー回路２０が、制御電圧Ｖｒｅｆに応じて出力電圧を変化させるＮＭＯＳトランジスタ１０２を駆動し、更に、補償回路３０は、ＮＭＯＳトランジスタ１０１と１０２の特性変動によって生じる降圧電位ＶＤＤＩの変動を低減する。 （もっと読む）

【課題】消費電流を低減することができ、信号伝達に必要な電源電圧を低減することができ、電源電圧が揺れても正確に信号を伝達することができるレベルシフト回路を得る。
【解決手段】本発明のレベルシフト回路は、インバータ回路ＩＮＶ２、レベルシフト素子ＭＯＳ１、第１の抵抗Ｒ１及びカレントミラー回路ＣＭ１を備える。インバータ回路ＩＮＶ２は、入力信号を反転して出力する。レベルシフト素子ＭＯＳ１は、入力信号を反転した信号をゲート信号として動作する。第１の抵抗Ｒ１の一端は、インバータ回路の出力に接続されている。カレントミラー回路ＣＭ１は、第１の抵抗Ｒ１を介してインバータ回路ＩＮＶ２の出力から入力した電流に対応する電流をレベルシフト素子ＭＯＳ１のソースから接地点に流す。 （もっと読む）

【課題】複数の集積回路間にインタフェース信号を供給する方法を提供する。
【解決手段】第１および第２の集積回路（ＩＣ）間にインタフェース信号を発生する回路で、基準信号を供給する基準回路と、インタフェース回路と、回路要素とを含む。インタフェース回路は、第１のＩＣに実装され、作動するように基準回路に結合し、基準信号およびデータ入力を受信し、インタフェース信号を発生する。回路要素は、第２のＩＣに実装され、作動するように制御回路に結合し、インタフェース信号を受信し、出力信号を供給する。基準信号は、電圧あるいは電流信号であってもよく、第１あるいは第２のＩＣで発生できる。インタフェース回路は、スイッチアレイに結合される電流ミラーで実装でき、フィルタリング要求を容易にするために過サンプリングできる。 （もっと読む）

【課題】本発明は、端子数を低減した電気回路を提供することを目的とする。
【解決手段】第一回路と、該第一回路に接続された第一端子と、該第一回路と同時使用されない第二回路と、該第二回路に接続された第二端子と、該第一回路および該第二回路に接続された第三端子と、該第一回路および該第二回路に印加される電源電圧と所定の基準電圧とを比較し、該電源電圧と該基準電圧の大小に応じて該第一回路または該第二回路のいずれか一方を停止させる切り替え手段とを備える。そして、該切り替え手段により該第一回路を停止させた場合には該第二回路が該第二端子と該第三端子により信号の入出力を行い、該切り替え手段により該第二回路を停止させた場合には該第一回路が該第一端子と該第三端子により信号の入出力を行うことを特徴とする。 （もっと読む）

【課題】電界効果トランジスタの閾値電圧がばらついた場合にも、検知電圧のばらつきを低減でき、所望の電圧検知範囲で電圧変化を検知することができる電圧変化検知装置を提供する。
【解決手段】ドレインが電源電位に接続され且つソースが第１のノードにおいて第１の定電流源又は第１の抵抗に接続され且つゲートが固定電位に接続されている第１の電界効果トランジスタと、ドレイン及びゲートが電源電位に接続され且つソースが第２のノードにおいて第２の定電流源又は第２の抵抗に接続されている第２の電界効果トランジスタと、当該第１のノードの電位と当該第２のノードの電位との比較結果に応じて電源電位が所定の検知電位を跨いで変化したことを検知した旨の検知信号を生成する検知信号生成部と、を含む電圧変化検知装置。 （もっと読む）

【課題】書き込み回数に制限がなく、回路規模の増加に対して消費電力を抑制することができる半導体集積回路を提供する。
【解決手段】ルックアップテーブル１０１とフリップフロップ１０２Ａのラッチ回路以外の回路構成部との電源供給経路を分離し、ルックアップテーブル１０１とラッチ回路以外の回路構成部とを別個に電源制御する電源コントローラ１０９及び電源制御回路１１１を備える。 （もっと読む）

【課題】プルアップ駆動部とプルダウン駆動部が同時に駆動される期間を相殺して、常に一定の内部電圧を維持することができる内部電圧発生器を提供すること。
【解決手段】本発明の内部電圧発生器は、基準電圧を用いて内部電圧のレベルを検出する検出部２１０と、該検出部の出力信号に応じて、前記内部電圧を出力する内部電圧端を放電駆動する第１の駆動部２２０と、該第１の駆動部に流れる放電電流を感知する電流感知部２３０と、該電流感知部の出力信号に応じて、前記内部電圧端を充電駆動する第２の駆動部２４０とを備える。 （もっと読む）

【課題】電圧調整回路を提供するための改善された技法を提供する。
【解決手段】供給電圧ノードを出力電圧ノードに接続するプルアップｐ型閾値デバイスであって、制御信号に依存してオフに切り替えられるように構成されるプルアップｐ型閾値デバイスを備える電圧調整回路が提供される。プルダウンスタックは、出力電圧ノードを基準電圧ノードに接続し、プルダウンスタックは、直列で接続されるプルダウンｐ型閾値デバイスおよびプルダウンｎ型閾値デバイスを備える。インバータは、出力電圧ノードから入力を受け取るように構成され、カットオフ信号を生成するように構成され、プルダウンｎ型閾値デバイスは、制御信号に依存してオンに切り替えられるように構成され、プルダウンｐ型閾値デバイスは、カットオフ信号に依存してオフに切り替えられるように構成される。 （もっと読む）

【課題】出力の反射を抑制しつつスルーレートを高い自由度を持って調整可能なバッファ回路を提供する。
【解決手段】
複数の出力トランジスタＰＯＡ１〜ＰＯＥ１は、電源端子（電源電圧ＶＣＣＱ）と出力端子ＤｏｕｔＰ１との間に電流経路を並列接続され導通することにより出力端子ＤｏｕｔＰ１の電圧を変化させる。ゲート制御用トランジスタＴＡ１〜ＴＥ１は、接地端子Ｄｇｎｄと出力トランジスタＰＯＡ１〜ＰＯＥ１のゲートとの間、又は２つの出力トランジスタのゲートの間に電流経路を形成するように接続され、出力トランジスタにゲート電圧を与える。ゲート制御用トランジスタＴＡ１〜ＴＥ１のゲートは、ゲート制御用トランジスタＴＡ１〜ＴＥ１のソースの電圧が変化したときにゲート−ソース間の電位差が閾値電圧以上となって導通するよう、所定の電圧を与えられている。 （もっと読む）

【課題】断熱的回路動作と非断熱的回路動作を切り替え可能である回路装置、電子機器及び電源供給方法等を提供すること。
【解決手段】回路装置は、論理回路２００と、電源回路１００と、を含む。第１のモードでは、電源回路１００は、非直流の電源電圧ＶＰＫ、ＶＭＫを論理回路２００に供給し、論理回路２００は、その非直流の電源電圧ＶＰＫ、ＶＭＫが供給されることで断熱的回路動作を行う。第２のモードでは、電源回路１００は、直流の電源電圧ＶＤＤ、ＶＳＳを論理回路２００に供給し、論理回路２００は、その直流の電源電圧ＶＤＤ、ＶＳＳが供給されることで非断熱的回路動作を行う。 （もっと読む）

【課題】従来と異なる形式のレベルシフタを提供する。
【解決手段】レベルシフタ２００は、第１下側電圧ＶｓｓＬと第１上側電圧ＶｄｄＬのいずれかのレベルをとる入力信号Ｉｎを、第２下側電圧ＶｓｓＨと第２上側電圧ＶｄｄＨのいずれかのレベルをとる出力信号Ｏｕｔにレベルシフトする。ＳＲフリップフロップ１００の出力信号Ｏｕｔは、そのセット端子への信号のポジティブエッジに応じて第２上側電圧ＶｄｄＨに遷移し、そのリセット端子への信号のポジティブエッジに応じて第２下側電圧ＶｓｓＨに遷移する。ＡＮＤゲート２０２は、ＳＲフリップフロップ１００の出力信号Ｑに対して反転論理レベルを有するフィードバック信号ＦＢＱと入力信号Ｉｎとの論理積を、ＳＲフリップフロップ１００のセット端子へと出力する。ＮＯＲゲート２０４はフィードバック信号ＦＢＱと入力信号Ｉｎとの否定論理和を、ＳＲフリップフロップ１００のリセット端子へと出力する。 （もっと読む）

【課題】短絡時にＦＥＴの破壊を防ぐこと。
【解決手段】本発明の駆動回路（１４）はＦＥＴ（ＭＰ１、ＭＰ２、ＭＮ１、ＭＮ２、ＭＰ３、ＭＮ３、ＭＰ４）を具備する。ＦＥＴ（ＭＮ１）は、ＦＥＴ（ＭＰ１）に接続され、そのゲートに信号ＩＮ１が供給される。ＦＥＴ（ＭＰ１、ＭＮ１）の接点Ａ１にはＦＥＴ（ＭＰ２）のゲートが接続されている。ＦＥＴ（ＭＮ２）は、ＦＥＴ（ＭＰ２）に接続され、そのゲートに信号ＩＮ２が供給される。ＦＥＴ（ＭＰ２、ＭＮ２）の接点Ｂ１にはＦＥＴ（ＭＰ１）のゲートが接続されている。ＦＥＴ（ＭＰ３）は、ノードＯＵＴに接続され、そのゲートが接点（Ｂ１）に接続されている。ＦＥＴ（ＭＮ３）は、ノードＯＵＴに接続され、そのゲートに信号ＩＮ３が供給される。ＦＥＴ（ＭＰ４）は、そのソースが接点Ａ１に接続され、そのドレインがノードＯＵＴに接続され、そのゲートが接点Ｂ１に接続されている。 （もっと読む）

【課題】高速に信号伝送可能なレベルシフト回路を提供する。
【解決手段】第１の電源電圧で動作する第１の回路と前記第１の電源電圧よりも高い第２の電源電圧で動作する第２の回路との間に接続され、一端に入力された信号を他端に出力する第１のスイッチ素子を有し、前記第１のスイッチ素子の他端に抵抗要素を介して前記第１または第２の電源電圧が供給される伝送回路と、前記第１のスイッチ素子がオフの状態になった場合に、前記第１のスイッチ素子の他端に前記抵抗要素を介して流れる電流と同一方向に電流を供給する制御回路と、を備えたことを特徴とするレベルシフト回路が提供される。 （もっと読む）

【課題】小さい面積でも正確なインピーダンス値でターミネーション動作をするインピーダンス調節装置を提供する。
【解決手段】基準電圧ＶＲＥＦとキャリブレーションノードＺＱの電圧とを比較する比較部４１０と、比較部４１０の比較結果ＵＰ／ＤＯＷＮに応じてインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞をカウントするカウント部４２０と、インピーダンスコードＰＣＯＤＥによって決定されるインピーダンス値を有し、キャリブレーションノードＺＱに連結されるレファレンスインピーダンス部４３０と、インピーダンスコードＰＣＯＤＥの生成完了時に、比較部４１０の比較結果を保存する保存部４４０と、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞に応答してオン・オフされる複数の並列抵抗６１１〜６１５と、保存部４４０に保存された信号ＴＲＩＭに応答してオン・オフされる抵抗６１６とで、所定のパッドをターミネーションするターミネーション部とを備える。 （もっと読む）

【課題】電源スイッチがオフからオンの状態に遷移するときの突入電流を防ぐことにより電源スイッチオンに起因する電源ノイズの発生を防止する半導体装置及び電源スイッチ回路を提供する。
【解決手段】電源スイッチ回路が、ソースが第１の電源にドレインが前記機能回路に接続された電源スイッチトランジスタと、電源スイッチトランジスタのオンオフを制御する制御信号を入力とし、電源スイッチトランジスタのドレインと、ソースと、ゲートとにそれぞれ接続され制御信号に基づいて電源スイッチトランジスタをオフからオンの状態にスイッチさせるとき、電源スイッチトランジスタのソースドレイン間電圧が小さくなるほど電源スイッチトランジスタのソースゲート間電圧が大きくなるように電源スイッチトランジスタのゲート電圧を制御する電源スイッチトランジスタ制御回路と、を備える。 （もっと読む）

【課題】固定電位と入力信号を比較するカレントミラー型差動増幅器において、入力信号の立ち下り時に出力信号の遷移の遅れを改善して入力信号の立ち上がり時と立ち下がり時で出力信号の遷移時間差を少なくする。
【解決手段】カレントミラー型差動増幅器1-1 のミラートランジスタの共通ゲート端子のノードGPと定電流源回路TNCSの一端との間に、差動増幅器の出力信号OUTnをゲート入力とするトランジスタTNK1と、差動増幅回路の出力信号とは逆の論理の信号OUTpをゲート入力とするトランジスタTNK2とを直列に接続する。 （もっと読む）

【課題】スタンバイ時のサブスレッショルドリーク電流およびゲートリーク電流を低減させ、スタンバイモードからの復帰時の貫通電流の発生を防ぐことのできる半導体装置を提供する。
【解決手段】クロックゲート信号Ｇにより出力レベルが固定されるＮＡＮＤゲート１およびインバータ２〜６と高電位電源線ＶＤＤとの間に接続された高閾値のＰＭＯＳトランジスタＰＨ１〜ＰＨ６、および低電位電源線ＶＳＳとの間に接続された高閾値のＮＭＯＳトランジスタＮＨ１〜ＮＨ６のスイッチングを、スタンバイ制御信号ＳＢ１、ＳＢ２およびそれぞれの反転信号ＳＢ１Ｎ、ＳＢ２Ｎで制御する。 （もっと読む）