【課題】 外部入力端子に回路の動作電源電圧を超える電圧が印加される場合でも、電源電圧以下にクランプすることができる入力保護回路を提供する。
【解決手段】 ＦＥＴ７は、外部入力端子３に印加される電圧を電流ΔＩ１に変換し、ＦＥＴ６は、その変換された電流に対して所定のミラー比を有する電流ΔＩ２を発生させる。そして、電流ΔＩ２が抵抗素子１０に流れることで、ＥＣＵ１の動作電源電圧ＶＤＤより抵抗素子１０の端子電圧分だけ降下した電圧を，インバータゲート１１の入力端子に印加する。 （もっと読む）

【課題】高スルーレートでスルーレート変動の少ない出力バッファ回路を実現する。
【解決手段】ＮＭＯＳトランジスタＭ３をＯＮすることで容量Ｃ１と容量Ｃ２との容量比で出力トランジスタであるＰＭＯＳトランジスタＭ１のゲート電圧をしきい値電圧以下に低下させ、ＰＭＯＳトランジスタＭ１をＯＮさせ、同時に、電流源Ｉ１により最終的にＰＭＯＳトランジスタＭ１のゲート電圧を０Ｖにし、さらに、ＰＭＯＳトランジスタＭ４をＯＮすることで容量Ｃ３と容量Ｃ４の容量比で出力トランジスタであるＮＭＯＳトランジスタＭ２のゲート電圧をしきい値電圧以下に低下させ、ＮＭＯＳトランジスタＭ２をＯＮさせ、同時に電流源Ｉ２により最終的にＮＭＯＳトランジスタＭ２のゲート電圧を電源電圧レベルにする構成とし、出力トランジスタのゲート電圧を容量分圧制御で行う。 （もっと読む）

【課題】異なる電圧ドメインに属する回路間において、高速に信号を伝播することが困難であった。
【解決手段】第１のインバータ回路ＩＮＶ１は、電流通路の一端が接地された第１導電型の第１のトランジスタＮ１の電流通路の他端に第２の導電型の第２のトランジスタＰ１の電流通路の一端が接続され、各ゲートに接地電位より高い第１の電圧Ｖ１の一方からなる第１の信号ＣＫＩが供給される。第２導電型の第３のトランジスタＰ２は、第２のトランジスタＰ１の電流通路の他端と第１の電圧より高い第２の電圧Ｖ２が供給されるノードとの間に接続され、ゲートに第１の信号の変化から遅れて接地電位と、第２の電圧の一方からなる制御信号ＬＳＯが供給され、第１のインバータ回路ＩＮＶ１の出力端から接地電位と前記第２の電圧の一方からなる第２に信号ＣＫＯを出力する。 （もっと読む）

【課題】 ウェーハ状態で容易に高周波評価試験を行うことが可能な半導体切替回路およびその評価装置を提供する。
【解決手段】 共通端子ＲＦ_ＣＯＭ、第１、第２の独立端子ＲＦ_１、ＲＦ_２、第１、第２の制御端子Ｖcont１、Ｖcont２、第１の独立端子と共通端子との間に、ソース、ドレインが直列に結合された第１のＦＥＴ Ｔ１、第２の独立端子と共通端子との間に、ソース、ドレインが直列に結合された第２のＦＥＴ Ｔ２、第１、第２のＦＥＴのゲートと、第１、第２の制御端子との間にそれぞれ接続された、第１、第２の抵抗素子Ｒｇｇ１、Ｒｇｇ２とを備え、第１、第２の制御端子と第１、第２の独立端子のうち、少なくともいずれか１組が隣接するように配置されており、第１、第２の制御端子は容量素子Ｃｘを介して接続されている。 （もっと読む）

【課題】電源電圧が低下して所定の電圧よりも低い電圧となった場合であっても、電源電圧の検出信号が安定しており、システムの誤動作を防止することができる電源電圧検出回路を提供する。
【解決手段】電源電圧検出回路は、電源電圧が低下して第１の電圧となった時に、その出力信号が反転し、さらに電源電圧が低下して第１の電圧よりも低い第２の電圧よりも低い電圧の領域で、その出力信号が少なくとも１回以上反転する第１の電源電圧検出回路と、電源電圧が低下して第１の電圧よりも低く、かつ第２の電圧よりも高い電圧の領域で、その出力信号が１回だけ反転する第２の電源電圧検出回路と、第１の電源電圧検出回路の出力信号と第２の電源電圧検出回路の出力信号との論理をとり、電源電圧が第１の電圧よりも低い電圧かどうかを表す検出信号を出力する論理回路とを備える。 （もっと読む）

【課題】 リセット動作を自動的に実行可能な半導体集積回路を提供する。
【解決手段】 高位ロジック電源Ｖ_DD及び高位電源Ｖ_GGにゲート及びソースがそれぞれ接続された第１ＭＩＳトランジスタＴｒ１と、第１ＭＩＳトランジスタＴｒ１のドレイン、出力ノードｎ₁、及び低位電源Ｖ_EEにドレイン、ゲート、及びソースがそれぞれ接続された第２ＭＩＳトランジスタＴｒ２と、高位ロジック電源Ｖ_DD、接続ノードｎ₂、及び出力ノードｎ₁にソース、ゲート、及びドレインがそれぞれ接続された第３ＭＩＳトランジスタＴｒ３と、出力ノードｎ₁、第３ＭＩＳトランジスタＴｒ３のゲート、及び低位電源Ｖ_EEにドレイン、ゲート、及びソースがそれぞれ接続された第４ＭＩＳトランジスタＴｒ４と、高位ロジック電源Ｖ_DD、高位電源Ｖ_GG、及び出力ノードｎ₁にソース、ゲート、及びドレインがそれぞれ接続された第５ＭＩＳトランジスタＴｒ５とを備える。 （もっと読む）

【課題】ウェハー製造工程条件による半導体装置の電流駆動能力差を反映して入出力センスアンプなどのソース電圧に使用される内部電圧を調節することで、半導体装置の電気的特性を向上し、不要な電流消耗を減少してエネルギー効率を増加できる内部電圧供給回路を提供する。
【解決手段】第１イネーブル信号ＳＡＰ１に応答して第１電圧Ｖｐｐを供給する第１電圧駆動部Ｎ１００と；第２イネーブル信号ＳＡＰ２に応答して第２電圧Ｖｃｏｒｅを供給する第２電圧駆動部Ｎ２００と；半導体装置の電流駆動能力によって所定時間のイネーブル区間を有する前記第１イネーブル信号ＳＡＰ１を供給する第１イネーブル信号発生部２００と、を含んで構成されており、半導体装置の前記電流駆動能力が所定の基準駆動能力よりも大きい場合は、前記イネーブル区間の幅を所定基準幅よりも相対的に小さく設定し、前記電流駆動能力が前記基準駆動能力よりも小さい場合は、前記イネーブル区間の幅を前記所定基準幅よりも相対的に大きく設定して内部電圧供給回路を構成する。 （もっと読む）

【課題】 耐圧の低い素子を使用でき、素子定数のばらつきの影響を受けにくいレベルシフト回路を提供する。
【解決手段】 駆動制御信号ＳＨがＬからＨになると、レベルシフト回路１８のトランジスタＱ１１、Ｑ１２がオフし、Ｑ１３、Ｑ１４、Ｑ１５がオンする。これによりノードＮｃ、Ｎｅの電位が上昇し、駆動回路１５のトランジスタＱ１７がオン、Ｑ１８がオフする。このとき、ノードＮｄの電圧Ｖ(Nd)はＶDD−Ｖｆ(D14)−Ｖｚ(D12)までしか低下しないため、トランジスタＱ５のゲート・ソース間を高電圧から保護することができる。また、トランジスタＱ１２のゲートにＶHS−Ｖｆ(D14)なる中間的な電圧が与えられているため、トランジスタＱ１２とＱ１１は電圧ＶBSを分担する。このため、トランジスタＱ１１、Ｑ１２を高電圧から保護することができる。 （もっと読む）

【課題】 入力信号が劣化していても正常動作を行い、エッジパルス幅の変動が小さく、実装基板の面積やレイアウトに影響を与えないエッジパルス生成回路を提供する。
【解決手段】 入力端子と、出力端子と、入力信号の１ビット以下の遅延値をもつ遅延素子１ａと、差動増幅器３とを備え、入力端子を遅延素子１ａの入力側と差動増幅器３の正側入力に接続し、遅延素子１ａの出力側を差動増幅器３の負側入力に接続する。前記遅延素子１ａはインダクタ素子Ｌと容量素子ＣのＬ型回路のｎ段直列接続により構成し、かつ該遅延素子１ａは差動増幅器３と同じ集積回路上に形成する。 （もっと読む）

【課題】 高電圧がかかることによって起こる素子の破壊を回避する。
【解決手段】 チャージポンプ回路には、直列接続されたＮｃｈトランジスタＴ１〜Ｔ（ｎ＋１）と、キャパシタＣ１〜Ｃ（ｎ−１），Ｃｐがある。最終段以外のキャパシタＣ１〜Ｃ（ｎ−１）の他端には、クロック信号の振幅Ｖｃｃを２倍昇圧回路Ａ１〜Ａ（ｎ−１）で２倍にして得られる振幅が２×Ｖｃｃレベルの電圧を供給する。最終段のキャパシタＣｐの他端には、振幅がＶｃｃレベルのクロック信号ＣＬＫを供給する。 （もっと読む）

【課題】 電界効果型トランジスタで構成した複数の電流モード論理回路を多段接続した論理回路において、トランスコンダクタンスｇ_ｍやトランジスタの遮断周波数ｆ_Tを改善し、かつ高速・広帯域化する。
【解決手段】 複数の電流モード論理回路を多段接続した論理回路であって、各電流モード論理回路は、一端が高電位側電源に接続された２つの抵抗と、ドレインがそれぞれ２つの抵抗の他端に接続され、かつ、それぞれ２つの出力端子に接続され、ゲートがそれぞれ２つの入力端子に接続され、エソースが共通接続された２つの電界効果型トランジスタと、一端が２つの電界効果型トランジスタのエソースに接続され、他端が低電位側電源に接続された定電流源とを有し、後段の電流モード論理回路ほど、２つの抵抗の一端に印加される電位が高い。 （もっと読む）

【課題】 高電圧から低電圧へのレベルシフト回路を小さな回路面積で構成した半導体集積回路装置を提供する。
【解決手段】 高電圧動作回路部から低電圧動作回路部へ信号を伝達するレベルシフト回路を、ゲート電極が低電圧動作回路の電源電圧電位に固定されたデプレッション型ＮＭＯＳトランジスタで構成した。 （もっと読む）

【課題】電荷転送用ＭＯＳトランジスタの寄生ダイオードのリークパスを遮断し、消費電力の増加を防止すると共に、回路が制御不能に陥るのを防止する。
【解決手段】第１の電荷転送用ＭＯＳトランジスタＭ１及び第２の電荷転送ＭＯＳトランジスタＭ２はＮチャネル型であり、互いに直列に接続されている。第１の電荷転送用ＭＯＳトランジスタＭ１のソースには接地電位ＶＳＳが供給され、第２の電荷転送ＭＯＳトランジスタＭ２のドレインである出力端子Ｐｏｕｔから出力電位が得られる。第１の電荷転送用ＭＯＳトランジスタＭ１のバックゲートＧ１は、第１のスイッチング回路ＳＷ１によって、第１及び第２の電荷転送用ＭＯＳトランジスタＭ１，Ｍ２の接続点の電位Ｘと入力電位である接地電位ＶＳＳとのいずれか一方の電位に設定されるように構成されている。 （もっと読む）

【課題】 ＬＶＤＳインターフェース回路及びＣＭＯＳインターフェース回路を併用する。
【解決手段】 ＬＶＤＳ信号と、第１のＣＭＯＳ信号のいずれか一方を選択する第１の選択回路２１と、ＬＶＤＳ信号及びこの第２のＣＭＯＳのいずれか一方を選択する第２の選択回路２２と、この第１の選択回路２１の出力信号を夫々のゲートに供給する第１のＰチャンネルＭＯＳトランジスタ２５Ｐ及び第１のＮチャンネルＭＯＳトランジスタ２５Ｎと、この第２の選択回路２２の出力信号を短絡スイッチ２６ａ付きインバータ回路２６を介して夫々、共通の定電流源２８、３０を有する２５Ｐと２５ＮからなるＣＭＯＳのゲート、及び２７Ｐ２７ＮからなるＣＭＯＳの２つＣＭＯＳのゲートを介して出力する。 （もっと読む）

【課題】 待機モードとアクティブモードの両方でロー漏洩電流を流すレベルシフタを提供する。
【解決手段】 電圧レベルシフト回路は、Ｖｃｃ＞Ｖｓｓの電圧レベルＶｃｃ、Ｖｓｓを持つ入力信号を受信し、ＶＩ_high＞ＶＩ_lowの電圧レベルＶＩ_high、ＶＩ_lowを持つ相補的な第１、第２中間信号を出力する第１ステージと、前記第１、第２中間信号を受信し、ＶＯ_high＞ＶＯ_lowの電圧レベルＶＯ_high、ＶＯ_lowを持つ相補的第１、第２出力信号を出力する第２ステージと、を備え、ＶＩ_high＞ＶＯ_highまたはＶＩ_low＜ＶＯ_lowであり、ＶＯ_high＞ＶｃｃかつＶＯ_low＜Ｖｓｓであることを特徴とする。 （もっと読む）

【課題】簡単な構成によりＮＢＴＩ対策機能を備え、高信頼性を実現した半導体集積回路装置と半導体システムを提供する。
【解決手段】ＭＯＳＦＥＴ回路を構成するＰチャネルＭＯＳＦＥＴのうち、ＮＢＴＩによって回路動作マージンが劣化すると予測されるＭＯＳＦＥＴをターゲットとして、そのゲートに信号供給を行う伝達経路に第１スイッチを設け、所定の動作モードのときに上記第１スイッチをオフ状態にし、かつ、上記ＭＯＳＦＥＴのゲートにチャネル電圧よりも絶対値的に高い電圧を供給する回復電圧印加回路を設ける。 （もっと読む）

キャパシタ（４）、キャパシタ（４）に直列接続された強誘電体キャパシタ（６）、出力端子（１１）、出力端子（１１）を接地するキャパシタ（１０）、電源電圧供給端子（１３）、電源電圧供給端子（１３）と２つのキャパシタ（４，６）の接続ノード（Ｎ１）とを接続するスイッチ（１）、及び接続ノード（Ｎ１）と出力端子（１１）とを接続するスイッチ（９）を備え、第１の期間において、スイッチ（１）及び（９）がオフ状態にされた状態で、端子（３）が接地されると共に端子（７）に電源電圧が供給され、第２の期間において、端子（３）に電源電圧が供給され、且つスイッチ（９）がオン状態にされ、第３の期間において、スイッチ（９）がオフ状態にされ、スイッチ（１）がオン状態にされ、且つ端子（７）が接地され、第４の期間において、端子（７）に電源線圧が供給され、前記第１の期間から前記第４の期間までが順に繰り返される、電圧発生回路。
（もっと読む）

【課題】 本発明は、ＬＶＤＳドライブ回路において、電源電圧より低耐圧のトランジスタをスイッチングトランジスタに用いることにより、ＬＶＤＳドライブ回路の最大動作周波数改善し、その低耐圧トランジスタに耐圧以上の電圧がかからない様にする。
【解決手段】 本発明の出力ドライブ回路はスイッチング回路１４のＰＭＯＳトランジスタ４、６とＰＭＯＳトランジスタ５，７の電源電圧（例えば２．５Ｖ）に比べて（例えば、１．８Ｖ）の電圧で低耐圧化し、上記スイッチング回路１４のＰＭＯＳ及びＮＭＯＳトランジスタ４、６と５，７のゲートＧに供給する論理Ｌ及び論理Ｈレベルを出力するＰＭＯＳ用及びＮＭＯＳ用レベルシフタ回路１８と１９並びに出力パスを遮断或いは接続する出力スイッチング回路２０を追加しコモンモード回路１５により電流制御回路８を制御させたものである （もっと読む）

【課題】 温度変化に対して消費電力の増加や駆動マージンの低下が少ないプラズマディスプレイ装置の実現。
【解決手段】 入力信号IN1を遅延させ、その遅延量を変化させる遅延時間調整回路61と、遅延時間調整回路の出力信号を所定の電圧と比較する比較回路62と、比較回路の出力信号を出力基準電圧を基準とした信号へシフトするハイレベルシフト回路63と、ハイレベルシフト回路の出力信号を増幅して半導体素子を駆動する信号を出力する出力増幅回路64とが１チップ上に形成されたＩＣ60でＰＤＰ装置のサステイン回路を構成する。 （もっと読む）

【課題】 供給される電源の一時的な低下もしくは停止に対してデータを保持し続けることができる電源瞬断対応論理回路を提供する。
【解決手段】 第１スイッチＳＷ１を介して外部回路からデータ信号が入力されると共に、データ信号をラッチする第１ラッチ回路Ｌ１と、第２スイッチＳＷ２を介して第１ラッチ回路Ｌ１にてラッチされているデータ信号を入力し、そのデータ信号をラッチすると共に外部回路に出力する第２ラッチ回路Ｌ２と、を備える。また、第１、第２ラッチ回路Ｌ１、Ｌ２は、データ信号に対応した電圧を保持する第１、第２コンデンサＣＰ１、ＣＰ２と、第１、第２コンデンサＣＰ１、ＣＰ２にて保持される電圧の変動を抑制する第１、第２抵抗ＲＳ１、ＲＳ２と、をそれぞれ有する。さらに、第１、第２コンデンサＣＰ１、ＣＰ２は、その電極の一方が第１、第２抵抗ＲＳ１、ＲＳ２の電流出力側に接続されている。 （もっと読む）