【課題】回路の誤作動を防止することができる信号中継回路、信号中継装置及び信号中継方法を提供すること
【解決手段】本発明にかかる信号中継回路は、２つの入力信号の電圧差に基づいて差動信号を生成する差動信号受信回路４１と、差動信号受信回路４１に入力される２つの入力信号の電圧差の有無を検出する電圧差検出回路４２と、電圧差検出回路４２により電圧差が検出されない場合には、所定の値を有する信号を出力し、電圧差検出回路４２により電圧差が検出される場合には、差動信号受信回路４１により生成された差動信号を出力する差動信号出力回路４３と、を備えるものである。 （もっと読む）

【課題】伝送経路の入力バッファ端のインピーダンスの最適化を実現可能なインピーダンス調整回路を提供すること。
【解決手段】本発明に係るインピーダンス調整回路１００は、入力信号がＶＲＥＦＡ６を超えたことを検出する第１の入力バッファ４と、入力信号がＶＲＥＦＡ６より高いＶＲＥＦＡ７を超えたことを検出する第２の入力バッファ５と、第１の入力バッファ４の出力に基づく計数を行うカウンタ回路Ａ１０と、第２の入力バッファ５の出力に基づく計数を行うカウンタ回路Ｂ１１と、カウンタ回路Ａ１０のカウンタによる計数結果とカウンタ回路Ｂ１１による計数結果とに基づいて、伝送路の終端に設けられる終端抵抗３のインピーダンスを制御する終端抵抗制御回路１９と、を備える。 （もっと読む）

【課題】電源線のレイアウト面積を広げることなく、コア回路とバイアス供給回路との間
の電圧降下を抑え、かつ、コア回路間の高速信号ノードを短縮できるようにする。
【解決手段】Ｓｉ基板１１にトランジスタＱ及び抵抗素子Ｒを有して高電位側の電源線と
低電位側の配線Ｄ１とバイアス供給用の配線Ｄ２とに接続されてトランジスタ動作をする
コア回路１と、Ｓｉ基板１１に設けられてコア回路１にバイアスを供給するバイアス供給
回路とを備え、コア回路１の中の定電流源用のトランジスタＱに、その一端が接続された
抵抗素子Ｒの他端がバイアス供給用の配線Ｄ２に接続され、この配線Ｄ２が接続された抵
抗素子Ｒの他端がコンタクトホール３５を介してバイアス供給用の配線Ｄ２よりも上層の
低電位側の配線Ｄ１に接続されるものである。 （もっと読む）

【課題】小さい面積で十分な遅延時間を確保する。
【解決手段】 入力に基づいて充電点に充電を行う第１のトランジスタと前記入力に基づいて放電点から放電を行う第２のトランジスタとにより構成される第１のインバータ（ＰＴ２１，ＮＴ２１）と、前記充電点と前記放電点との間に、ドレイン・ソース路が並列に設けられたＰ型の第３のトランジスタ及びＮ型の第４のトランジスタ（ＰＴ２２，ＮＴ２２）と、前記充電点又は前記放電点の電位を反転させて前記第３及び第４のトランジスタのゲートに供給して、前記充電点又は前記放電点から前記入力の遅延信号を得る第２のインバータ（ＩＮＶ２１）とを具備したことを特徴とする。 （もっと読む）

【課題】 半導体集積回路の消費電流を削減する。
【解決手段】 直列に接続された第１、第２および第３インバータは、第１および第２電源線の間に接続される。第１インバータは入力信号を受ける。第１トランジスタは、第１および第２インバータとの間に配置され、ゲートに第１電源電圧が供給される。第２トランジスタは、第２および第３インバータとの間に配置され、ゲートに第２電源電圧が供給される。第１スイッチは、スタンバイ信号に基づいて第１または第３電源電圧を供給する。第２スイッチは、スタンバイ信号に基づいて第２または第４電源電圧を供給する。第３トランジスタは、第２インバータの入力と第１スイッチとの間に配置され、ゲートに第２インバータの出力が供給される。第４トランジスタは、第３インバータの入力と第２スイッチとの間に配置され、ゲートに第３インバータの出力が供給される。 （もっと読む）

【課題】Ｄｕｔｙ誤差を低減でき、高速なデータ入出力に有利な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、電気的に回路閾値を調節可能な第１インバータＩＮＶ１−１を備える入力バッファ１２と、前記第１インバータと共通の回路構成の第２インバータＩＮＶ１−２を備え、前記第２インバータの入力と出力とが短絡されることにより前記第１インバータの回路閾値を検出する回路閾値モニタ１３と、前記回路閾値モニタが検出した回路閾値に対応するパラメータ値を記憶するメモリ１１−２と、前記第１インバータに与えられる前記パラメータ値を、前記メモリから読み出すデータ読み出し回路１５とを具備する。 （もっと読む）

【課題】回路面積を増加させることなく、多様なターミネーションインピーダンス値を提供するターミネーション回路及びこれを備えるインピーダンス整合装置を提供すること。
【解決手段】本発明に係るインピーダンス整合装置は、インピーダンス値を較正するためのインピーダンス調整コードを生成するキャリブレーション回路３１０と、インピーダンス値設定情報に応じて前記インピーダンス調整コードを変更し、変更された前記インピーダンス調整コードを出力するコード変更部３２０と、変更された前記インピーダンス調整コードに応じて決定されるインピーダンス値でインタフェースノードをターミネーションするターミネーションインピーダンス部３３０、３４０と、を備える。 （もっと読む）

【課題】電源電圧を変更することなく、広い温度範囲でリーク電流を抑えて動作する半導体装置を提供する。
【解決手段】しきい値電圧が第１電圧である第１トランジスタを含む高ＶＴ部７と、しきい値電圧が第１電圧よりも低い第２電圧である第２トランジスタを含む低ＶＴ部８と、温度を測定し、温度が所定の温度より高い高温状態であるか、温度が所定の温度よりも低い低温状態であるかを判定し、高温状態を示す信号又は低温状態を示す信号を出力する温度検知部６と、高温状態を示す信号、又は低温状態を示す信号を受信し、高温状態を示す信号に基づいて高ＶＴ部７を動作させ、低温状態を示す信号に基づいて低ＶＴ部８を動作させる制御を行う制御部９とを具備する。 （もっと読む）

【課題】パワースイッチをオンとする際に発生する電源ノイズが許容値を超えないようにし、かつ、内部回路に与える電源電圧の立ち上がり時間を短縮することができるようにした半導体集積回路装置を提供する。
【解決手段】信号処理回路１５に対する電源投入時に、パワースイッチをなすＮＭＯＳトランジスタ２１−１〜２１−４、２２−１〜２２−４のうち、まず、ＮＭＯＳトランジスタ２１−１〜２１−４をオンとする。その後、信号処理回路１５が出力端子２０−１に出力する出力信号ＯＵＴの電圧変化を検出し、電源ノイズがピーク値に達したことが検出されると、ＮＭＯＳトランジスタ２２−１〜２２−４をオンとする。 （もっと読む）

【課題】簡単な構成で、電源電位より低い入力信号電圧であっても誤動作が起き難い、安価な入力インターフェイス回路を提供する。
【解決手段】ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２が直列接続され、ゲート端子Ｇが共通接続されてなるＣＭＯＳインバータＣ１０を有した入力インターフェイス回路Ｉ１０であって、共通接続されてなるゲート端子Ｇを入力端子とし、電源端子と接地端子の間で、閾値電圧を有する半導体素子Ｓ１０とＣＭＯＳインバータＣ１０とが直列接続されてなり、電源端子と接地端子の間で、抵抗Ｒ１０と第２ＮチャネルＭＯＳトランジスタＭ３とが直列接続されてなり、第２ＮチャネルＭＯＳトランジスタＭ３のゲート端子Ｇが、直列接続点Ｐ１に接続され、直列接続点Ｐ２から出力が取り出される入力インターフェイス回路Ｉ１０とする。 （もっと読む）

【課題】出力回路における各トランジスタのゲート・ソース間に印加される電圧を制限するための構成や単位回路へ入力される制御信号の振幅を小さくするための構成を簡素化する。
【解決手段】単位回路Ｊは、電源線１０１と接地線１０３との間に直列に接続された第１のＰチャネルトランジスタ、第２のＰチャネルトランジスタ、第１のＮチャネルトランジスタ、および第２のＮチャネルトランジスタとを備える。そして、第１のＰチャネルトランジスタがオン状態のときにその電位がＶＤＤとなり、第１のＰチャネルトランジスタがオフ状態のときにその電位がＶＲＥＦ＋Ｖtp2となる第１出力信号Ｖ１を第１出力端子から出力し、第２のＮチャネルトランジスタがオン状態のときにその電位がＧＮＤとなり、第２のＮチャネルトランジスタがオフ状態のときにその電位がＶＲＥＦ−Ｖtn1となる第２出力信号Ｖ２を第２出力端子から出力する。 （もっと読む）

【課題】 レベルシフタ、集積回路、システムおよびレベルシフタの動作方法を提供する。
【解決手段】 第１電圧状態から第２電圧状態への第１状態遷移を含む入力電圧信号を受けるように構成された入力端、第３電圧状態から入力電圧信号の第１状態遷移に対応した第２電圧状態への第２状態遷移を有する出力電圧信号を出力するように構成された出力端、及び入力端と出力端の間に結合され、第１トランジスタと第２トランジスタを含み、第１電圧状態と第２電圧状態の電圧レベルの約平均値に対応した時間からほぼ直ちに、第２電圧状態がトランジスタのゲートに実質的に印加されることがなくなり、第１トランジスタを実質的にオフにするドライバ段を含むレベルシフタ。 （もっと読む）

【課題】出力バッファの出力電流が一定の範囲内に収まるように制御できる半導体装置を提供する。
【解決手段】出力バッファ１と、出力バッファと直列に接続された電流制御トランジスタＭ０と、電流制御トランジスタを介して出力される出力電流をモニタして電流制御トランジスタのオン抵抗を制御する出力電流制御回路２と、を備える。温度や電源電圧の変動等により出力バッファ自体のオン抵抗が変動したとしても、出力バッファの出力電流は、電流制御トランジスタにより決まり、電流制御トランジスタに流れる電流は出力電流制御回路によって一定の範囲内に収まるように制御される。出力バッファ自体の高速なスイッチング動作が損なわれることもない。 （もっと読む）

【課題】簡単な構成でセルフミキシング信号の発生を低減する高周波スイッチ及びこれを用いた受信回路を提供する。
【解決手段】ゲート端子が入力端子側に接続され、ドレイン端子が出力端子側に接続され、ソースが接地された電界効果トランジスタと、前記電界効果トランジスタのゲート端子側に接続されるゲートバイアス電圧調整手段とドレイン端子側に接続されるドレインバイアス電圧調整手段の少なくともいずれか一方を備え、前記ゲート端子と入力端子との間及び前記ドレイン端子と出力端子との間の少なくともいずれか一方に整合回路を備え、導通状態における反射特性と前記遮断状態における反射特性とが略等しくなるように、スイッチを構成している。 （もっと読む）

【課題】低電圧と高電圧とを相反する論理信号として出力し、前記高電圧として、異なる２以上の電圧を出力可能であって、安定して動作するバッファ回路。
【解決手段】論理制御回路と、第１の高電圧ＶＤＤＬを与える電源と出力端子との間に設けられ、ゲートに前記論理制御回路から出力された第１の高電圧ＶＤＤＬレベルの制御信号が入力され、バックゲートに第１の高電圧ＶＤＤＬが与えられた第１のＭＯＳトランジスタＭ９と、第２の高電圧ＶＤＤＨを与える電源と出力端子との間に設けられ、ゲートに論理制御回路から出力された第２の高電圧ＶＤＤＨレベルの制御信号が入力され、バックゲートに第２の高電圧ＶＤＤＬが与えられた第２のＭＯＳトランジスタＭ１１と、第１のＭＯＳトランジスタＭ９と出力端子との間に設けられ、第２の高電圧ＶＤＤＬレベルの制御信号によりオンオフが制御される第１のスイッチ回路ＳＷ１と、を備えるバッファ回路。 （もっと読む）

【課題】本発明は、より安定的なデータ出力動作を実現する半導体装置及びそのデータ出力方法を提供する。
【解決手段】本発明の半導体装置は、イネーブル信号とデータの入力を受けてプルアップソース信号とプルダウンソース信号を生成し、前記プルアップソース信号又は前記プルダウンソース信号の生成タイミングを遅延させる駆動制御部；前記プルアップソース信号と前記プルダウンソース信号を駆動して駆動データを生成するドライバ；及び前記ドライバの出力端に接続され、可変的な抵抗値を有するＰＯＤ（Ｐｓｅｕｄｏ Ｏｐｅｎ Ｄｒａｉｎ）インピーダンス制御部；を含む。 （もっと読む）

【課題】内蔵のエラー検出回路を持ったドミノロジックのような予備充電されたロジックを含む集積回路を提供すること。
【解決手段】推論ノード２２と検査ノード２４とを含むドミノロジックを持つ集積回路２が提供される。予備充電回路３６は、推論ノードと検査ノードの両方を予備充電する。論理回路２６は、入力信号値に基づいて推論ノードと検査ノードとのため放電路を提供する。評価制御回路２８，３０は、先ず推論ノードを論理回路に結合し、次いで検査ノードを論理回路に結合するので、もし論理回路２６への入力信号が適切な値を持つなら、これらは放電されうる。推論ノードと検査ノードとが両方とも放電されるか又は両方とも放電されないかのいずれでもない場合に、エラー検出回路３２はエラーを検出する。 （もっと読む）

【課題】出力信号の立ち下がりのスロープ特性をその場で可変できる機能を有するドライバ回路を提供する。
【解決手段】入力信号ＴＸＤを受け、駆動出力ノードＮ１、Ｎ２から駆動信号Ｖ１、Ｖ２を出力する駆動制御回路１１、１２と、駆動信号Ｖ１、Ｖ２を受けて駆動されるＭＯＳトランジスタＭ７、Ｍ８を有し、差動出力信号Ｖｄｉｆｆを外部負荷に送出する出力バッファ回路１３と、駆動制御回路１１、１２に付加され、入力信号ＴＸＤを受け、該入力信号の論理レベルが所定の方向に変化した時にＭＯＳトランジスタＭ７、Ｍ８がオン状態からオフ状態に変化する動作の開始時間を短縮する動作開始加速回路１４、１５と、動作開始加速回路１４、１５に付加され、選択信号Ｖｓｅｌに応じてＭＯＳトランジスタＭ７、Ｍ８がオン状態からオフ状態に変化する動作の終了時間を可変する動作終了可変回路１６、１７と、を具備する。 （もっと読む）

【課題】差動アンプ回路の出力信号の出力をより正確に制御することが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、第４のＭＯＳトランジスタと第５のＭＯＳトランジスタとの間の接点の第１の電圧に応じた信号とイネーブル信号とが入力され、イネーブル信号が第１のレベルであり且つ第１の電圧が規定電圧以上の場合に差動アンプ回路の出力信号を出力端子に出力するための第１の信号を出力し、イネーブル信号が第２のレベルまたは第１の電圧が規定電圧未満の場合に第２の信号を出力する演算回路と、差動アンプ回路の出力信号と演算回路が出力した信号とが入力され、第１の信号が入力された場合には、出力信号を出力端子に出力し、第２の信号が入力された場合には、出力端子へ或る論理に固定した信号を出力する出力バッファ回路と、を備える。 （もっと読む）

【課題】Ｐチャンネル型ＭＯＳトランジスタをＯＦＦさせる時に、駆動信号生成回路内のプルアップトランジスタと他の素子に流れる貫通電流を抑制できる半導体装置を提供する。
【解決手段】本実施形態の半導体装置は、従来の半導体装置のプルアップトランジスタ２０に代えて、ＮＡＮＤ素子７を設けた。その結果、プルアップトランジスタ２０を排除したことから、プルアップトランジスタ２０に起因する従来の半導体装置において課題であった、Ｐチャンネル型ＭＯＳトランジスタ１のＯＦＦ時に駆動信号生成回路内のプルアップトランジスタ２０と他の論理素子とに生じる貫通電流を抑制できる。 （もっと読む）