【課題】プルアップ又はプルダウンのための専用端子を設けず、ソフトウェアによる初期化を待たずにプルアップ又はプルダウンの有無を設定する。
【解決手段】複数の端子を有する半導体装置であって、複数の端子を任意の数の端子毎に任意の数のグループにそれぞれ区分する第一の区分手段と、区分されたグループのそれぞれに含まれる任意の数の端子を、マスタ端子とスレーブ端子とに区分する第二の区分手段と、マスタ端子に対して論理レベルの設定を行う論理レベル設定手段と、マスタ端子に設定された論理レベルに応じて、スレーブ端子をプルアップ状態又は開放状態に切り替える切り替え手段と、を含む。 （もっと読む）

【課題】回路規模の増大を抑制し、低消費電力化を実現するフラッシュ型ＡＤ変換器を提供すること。
【解決手段】本発明の一実施形態によると、第１のＣＭＯＳ回路と、共通するローティングゲートを有し、３個のゲートが前記フローティングゲートに配置され、アナログ入力電圧を入力する端子と前記第１のＣＭＯＳ回路とに並列に接続する２^ｎ−１−１個（ｎは３以上の整数）のニューロンＣＭＯＳ回路と、を備える量子化出力部と、前記量子化出力部から出力される量子化出力電圧を演算するエンコード部と、前記量子化出力部又は前記エンコード部に接続するｎ個のデジタル変換出力端子と、を備えることを特徴とするニューロンＣＭＯＳ回路を備えるフラッシュ型アナログ−デジタル変換器が提供される。 （もっと読む）

【課題】作製コストが低減され、かつ歩留まりが向上された半導体装置、および消費電力が低減された半導体装置を提供することである。
【解決手段】第１のトランジスタおよび第２のトランジスタと、第１のトランジスタ群および第２のトランジスタ群を具備し、第１のトランジスタ群は、第３のトランジスタ、第４のトランジスタおよび４の端子を有しており、第２のトランジスタ群は、第５乃至第８のトランジスタおよび４の端子を有しており、第１のトランジスタ、第３のトランジスタ、第６のトランジスタ、第８のトランジスタはｎチャネル型トランジスタが用いられ、第２のトランジスタ、第４のトランジスタ、第５のトランジスタ、第７のトランジスタはｐチャネル型トランジスタが用いられる半導体装置である。 （もっと読む）

【課題】複雑な作製工程を必要とせず、消費電力を抑えることができる信号処理回路の提供する。
【解決手段】入力された信号の位相を反転させて出力する論理素子を２つ（第１の位相反転素子及び第２の位相反転素子）と、第１の選択トランジスタと、第２の選択トランジスタと、を有する記憶素子であって、酸化物半導体層にチャネルが形成されるトランジスタと容量素子との組を２つ（第１のトランジスタと第１の容量素子との組、及び第２のトランジスタと第２の容量素子との組）有する。そして、信号処理回路が有する記憶装置に上記記憶素子を用いる。例えば、信号処理回路が有するレジスタ、キャッシュメモリ等の記憶装置に上記記憶素子を用いる。 （もっと読む）

【課題】トランジスタ製造工程をｎｐｎ型の製造工程のみとして、使用可能な化合物半導体の自由度を高め、単相のデジタル信号により外部から出力透過／遮断を切替制御する。
【解決手段】トランジスタとしてｎｐｎ型を用いて構成し、入力バッファ１１で、外部入力された単相切替指示信号１０Ｓを、互いの位相が反転している差動切替指示信号１１Ｓに変換し、発生制御回路１３で、差動切替指示信号１１Ｓに基づいて、制御電圧発生回路１４における制御電圧ＶＣＳの発生を制御するための発生制御信号１３Ｓを出力し、制御電圧発生回路１４で、発生制御信号１３Ｓに基づいて、単相切替指示信号１０Ｓの論理に応じて電圧値が変化する制御電圧ＶＣＳを発生させて出力し、出力回路１５で、入力された差動入力信号ＩＮをインピーダンス変換し差動出力信号ＯＵＴとして出力し、制御電圧ＶＣＳに基づいて当該差動入力信号ＩＮの出力透過／遮断を切り替える。 （もっと読む）

【課題】消費電力を低減する。
【解決手段】入力信号を元に論理演算処理を行い、論理演算処理の結果に応じて設定される電位を記憶データとして保持し、記憶データに応じた値の信号を出力信号として出力する機能を有する演算回路を具備し、演算回路は、論理演算処理を行う演算部と、記憶データの電位を、論理演算処理の結果に応じた電位に設定するか否かを制御する第１の電界効果トランジスタと、記憶データの電位を、基準電位に設定するか否かを制御する第２の電界効果トランジスタと、記憶データに応じた値の信号を出力信号として出力するか否かを制御する第３の電界効果トランジスタと、を備える。 （もっと読む）

【課題】消費電力を低減する。
【解決手段】入力信号を元に論理演算処理を行い、論理演算処理の結果に応じて設定される電位を記憶データとして保持し、記憶データに応じた値の信号を出力信号として出力する機能を有し、論理演算処理を行う演算部と、出力信号の電位を、論理演算処理の結果に応じて値が設定される第１の電位に設定するか否かを制御する第１の電界効果トランジスタと、出力信号の電位を、基準電位である第２の電位に設定するか否かを制御する第２の電界効果トランジスタと、を備える。 （もっと読む）

【課題】 消費電力を抑えた受信回路を提供する。
【解決手段】 本発明では、差動信号を差動増幅させる際に、差動入力によって発生する電流を対となる差動出力により遮断することで差動信号をラッチする回路を提供する。該ラッチ回路の適用により、受信信号の差動信号電圧差が小さい場合でも伝送データを受信できる為、増幅用アンプの削減が可能となり、受信装置の消費電力の低減を図ることができる。 （もっと読む）

【課題】クロック生成回路からクロック信号を受けるドライブ回路の経年劣化を抑制する。
【解決手段】半導体装置１は、クロック信号ＩＮＴ１−ＳＩＧを生成して出力するクロック生成回路２と、クロック生成回路２からクロック信号ＩＮＴ１−ＳＩＧを受けるドライブ回路３とを備え、クロック生成回路２は、クロック信号ＩＮＴ１−ＳＩＧを生成して出力ノード２ａから出力するクロック出力モードと、出力ノード２ａの電位をハイレベルに固定する第１のクロック停止モードと、出力ノード２ａの電位をロウレベルに固定する第２のクロック停止モードとを有する。 （もっと読む）

【課題】低消費電力で動作し、かつ、端子数を減らすことが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、第１の回路と、第２の回路と、信号伝播制御回路と、を備える。第２の回路は、前記第１の回路の電源端子とは独立の電源端子を有する。信号伝播制御回路は、前記第２の回路に電源が投入されてから所定期間、所定の固定値を前記第２の回路へ入力し、前記所定期間経過後、前記第１の回路からの出力信号および前記所定の固定値のいずれを前記第２の回路へ入力するかを制御する。 （もっと読む）

【課題】低電圧側の電源が遮断された時にレベルシフト回路を電源電圧と切り離すことなくロウレベルまたはハイレベルに出力を固定する。
【解決手段】レベルシフト回路にはレベルシフタ１１と、イネーブル回路１２とが設けられている。レベルシフタ１１は、低電圧入力を高電圧出力に変換する。イネーブル回路１２は、低電圧入力の代わりにイネーブル信号Ｂをレベルシフタ１１に入力し、レベルシフタ１１の出力信号Ｚをロウレベルまたはハイレベルに固定する。 （もっと読む）

【課題】高速信号を確実に伝送可能なバッファ回路を提供する。
【解決手段】電流源３１２は、定電流Ｉｃを生成する。第１トランジスタＭ１は、その一端が電流源３１２と接続され、その制御端子に入力信号Ｓ_ＩＮが入力される。反転回路３１４は、入力信号Ｓ_ＩＮを反転および遅延させ、反転入力信号Ｓ_ＩＮ＃を生成する。第２トランジスタＭ２は、その一端が電流源３１２と接続され、その制御端子に反転入力信号Ｓ_ＩＮ＃が入力される。バッファ回路３１０は、第１トランジスタＭ１および第２トランジスタＭ２の、電流源３１２と共通に接続された一端に生ずる信号Ｓ_ＯＵＴを出力する。 （もっと読む）

【課題】フローティングかどうかの識別信号が不要な入出力端子制御回路を提供する。
【解決手段】フローティング検出回路５１は、半導体チップの内部回路に対し外部信号を入出力する入出力端子Ｔに接続され、当該入出力端子Ｔの電気的なフローティング状態を検出する。電位固定スイッチＳＷは、フローティング検出回路５１の検出結果に基づいて、当該入出力端子Ｔをハイレベルまたはローレベルの電源電圧で電位固定する。 （もっと読む）

【課題】薄膜トランジスタの特性劣化の程度を小さくし、回路内の誤動作を低減し、より確度の高い動作を保証する駆動回路を提供する。
【解決手段】シフトレジスタに設けられたパルス出力回路において、パルスの出力が行われない非選択期間、ゲート電極がオンするように浮遊状態となっているトランジスタのゲート電極が接続されたノードに対し、クロック信号がトランジスタのゲート電極に入力されるように設けることで、定期的に電位を供給する。また、ブートストラップ動作を行うトランジスタのゲートにゲートが固定電位に接続されたトランジスタを設ける。 （もっと読む）

【課題】専用の電源配線を追加することなく、待機時に電源を遮断しても状態を保持することのできる半導体装置及びその制御方法を提供する。
【解決手段】電源電圧を供給する電源配線と、電源配線と基準電位との間に接続された論理回路と、を含み、待機時に、電源配線から論理回路への電源の供給を停止し、前記電源配線に代えて信号配線から電源電圧を供給する。 （もっと読む）

【課題】ＵＶＬＯ機能を内蔵したドライバ装置を提供する。
【解決手段】電源に接続された第１のスイッチ素子と、前記第１のスイッチ素子と直列接続された第２と、第３と、前記第３のスイッチ素子と並列接続された第４のスイッチ素子と、一端が前記第３及び第４のスイッチ素子に接続され、他端が前記第１のスイッチ素子の制御電極に接続された第１の抵抗と、前記第１の抵抗を介して前記第３のスイッチ素子の負荷となるカレントミラーと、前記カレントミラーに電流を流す放電回路と、外部から入力信号を受けて、前記第２と第３のスイッチ素子を介して前記第１のスイッチ素子と、を交互にオン、オフするように制御し、かつ、前記放電回路及び前記第４のスイッチ素子を、前記電源が立ち上がるときにオンさせて前記カレントミラーに電流を流すことにより、電源が立ち上がった後は前記第４のスイッチ素子をオフする制御回路を備える。 （もっと読む）

【課題】組み立て時にプルアップまたはプルダウンの処理を要する電子回路を備えた電子機器において、動作時の電流消費量が低減され、且つ、組み立て性の良好な電子機器を得る。
【解決手段】第１の筺体に配設され、プルアップ素子を内蔵する集積回路からなるＣＰＵ１０と、第２の筺体に配設され、前記ＣＰＵ１０の制御により動作する表示部１２と、前記第２の筺体に配設され、前記ＣＰＵ１０のプルアップ素子が配設される端子に接続されるホール素子１３ａとを備え、前記ＣＰＵ１０は、該ＣＰＵ１０と前記表示部１２との接続の有無を判別する表示部有無判別部１０ａを有し、前記表示部有無判別部１０ａが前記表示部との接続が無いと判別したとき前記プルアップ素子にプルアップを行わせ、前記表示部有無判別部１０ａが前記表示部１２との接続が有ると判別したとき前記プルアップ素子によるプルアップを行わない。 （もっと読む）

【課題】差動電圧信号が入力されないときの誤信号出力を防止することが可能な入力バッファ回路を提供する。
【解決手段】本発明の一実施形態に係る入力バッファ回路１は、容量素子を介して入力される差動電圧信号を増幅する入力バッファ回路であって、バイアス電圧を供給するバイアス電圧供給部１０と、差動電圧信号とバイアス電圧供給部１０からのバイアス電圧とが合成された差動合成電圧信号を受ける差動増幅器２０と、差動電圧信号が入力されている場合には第１レベルであり、差動電圧信号が入力されていない場合には第２レベルである制御信号を生成する制御回路３０と、制御信号が第１レベルである場合に差動増幅器２０の出力電圧を選択出力し、制御信号が第２レベルである場合には基準電圧を選択出力する選択回路４０とを備える。 （もっと読む）

【課題】終端抵抗の抵抗値が想定値とは異なる場合であっても、出力の差動信号の出力コモンモードの電位を一定値に保持することができる出力ドライバ回路を提供する。
【解決手段】レプリカ回路は、出力ドライバの第１、第２のトランジスタにそれぞれ相当する第７、第８のトランジスタと、出力ドライバの第３および第５、第４および第６のトランジスタにそれぞれ相当する、ドライバ回路のトランジスタのサイズの２／ｎ倍のサイズで、かつ、前段の回路からの差動信号の出力コモンモードの電位が入力される第９、第１０のトランジスタとを備える。オペアンプには、外部から供給される第１のリファレンス電圧と、第９のトランジスタと第１０のトランジスタとの間のノードの電位とが入力され、オペアンプの出力信号が、第１、第７のトランジスタに入力される。外部から供給される第２のリファレンス電圧が、第２、第８のトランジスタに入力され、カレントミラー回路が構成される。 （もっと読む）

【課題】出力の差動信号の出力コモンモードの電位を一定値に保持することができる出力ドライバ回路を提供する。
【解決手段】レプリカ回路は、出力ドライバの第１、第２のトランジスタにそれぞれ相当する第７、第８のトランジスタと、出力ドライバの第３もしくは第５、第４もしくは第６のトランジスタにそれぞれ相当する第９、第１０のトランジスタと、ドライバ回路から出力される差動信号間に接続される終端抵抗に相当する抵抗素子とを備える。オペアンプには、外部から供給される第１のリファレンス電圧と、第９のトランジスタと抵抗素子との間のノードの電位とが入力され、オペアンプの出力信号が、第１、第７のトランジスタに入力される。外部から供給される第２のリファレンス電圧が、第２、第８のトランジスタに入力され、カレントミラー回路が構成される。 （もっと読む）