【課題】ランダムばらつきをオンチップでモニターして、ＭＯＳＦＥＴのしきい値電圧ばらつきを減らすように基板電圧、電源電圧にフィードバックをかけることを可能とする。
【解決手段】ソースフォロアに接続された複数のペアトランジスタ１０と、複数のペアトランジスタ１０が接続され複数のペアトランジスタ１０の一つを選択する選択回路２１と、選択回路２１に接続されたラッチ回路２２と、ラッチ回路２２に入力すると同時にある一定の幅を持ったパルスが発振されるパルス発生回路２３と、ラッチ回路２２から出力される値と、パルス発生回路２３から出力される値が同じであるか否かによってペアトランジスタの差分の有無を判定する判定回路２４と、判定回路２４で差分があると判定された回数をカウントするカウンタ回路２６と、カウンタ回路２６で加算された値ｍと設定値ｋとを比較し、電源電圧もしくは基板電圧にフィードバックする比較回路２７とを有する。 （もっと読む）

【課題】通信経路から受信されるデジタル信号を調節するための技術を提供すること。
【解決手段】通信経路から受信される信号を調節するためのシステムおよび方法が開示される。受信器は、信号の周波数成分の少なくとも一部を減衰する通信経路から信号を受信できる。受信器は、受信される信号の周波数コンテンツの少なくとも一部を調節する等化ブロック、正規化された信号振幅および／または正規化されたエッジスロープを提供する信号正規化ブロック、および制御ブロックを含み得る。一実施形態においては、制御ブロックは、高周波数に対する等化ブロックにおける周波数調節を制御するが、低周波数に対しては制御しない。低周波数調節に対して、制御ブロックは、信号正規化ブロック内の正規化された信号振幅を制御する。このようにして、低周波数コンテンツに対する制御された調節は、信号正規化ブロックにおいて実行される。 （もっと読む）

【課題】２種類の電源電圧の内の一方のみが供給されているときにレベルシフト回路に貫通電流が流れるのを防止すると共に、他方の電源電圧が変化する過渡状態において流れる貫通電流を低減する。
【解決手段】この半導体集積回路は、第１の電源電圧が供給されたときに動作する内部回路と、内部回路の出力信号を第１の入力端子に入力すると共に反転出力信号を第２の入力端子に入力し、第２の電源電圧が供給されたときにレベルシフト信号を生成するレベルシフト回路と、第２の電源電圧をレベルシフト回路に供給する電源供給回路と、第２の電源電圧が供給され第１の電源電圧が供給されていないときに、電源供給回路の動作を停止させる制御回路と、第２の電源電圧が供給されたときに、レベルシフト回路から出力されるレベルシフト信号を出力パッドに供給する出力回路とを具備する。 （もっと読む）

【課題】 回路面積をさらに小型化しつつ、付加機能として動的再構成性を持たせることができる再構成可能な論理回路を提供する。
【解決手段】 本発明の論理回路は、配線選択部１、配線選択部１にて選択された配線が接続された入力ノード７１、７２のうちの１つの入力ノードに入力された信号、及びその他の入力ノードに入力された信号を論理演算する論理演算部２、及び論理演算部２に接続され、ＯＲ、ＡＮＤとＮＯＲ、ＮＡＮＤ、ＮＯＴとを切り替える切替部３を有する。 （もっと読む）

【課題】低消費電流の半導体装置を提供する。
【解決手段】このサーモスタットＩＣ１では、目標温度に応じたレベルの一定の参照電圧Ｖｒｅｆを発生する参照電圧発生回路４と、検出温度に応じたレベルの電圧Ｖｔを出力する温度センサ５と、参照電圧Ｖｒｅｆと電圧Ｖｔの高低を比較し、比較結果を示す信号を出力する比較回路６とを備え、参照電圧発生回路４および比較回路６の活性化／非活性化の制御が可能になっている。したがって、全部の回路を常時活性化させていた従来に比べ、消費電流が小さくて済む。 （もっと読む）

電気的に画素化された発光素子、電気的に画素化された発光素子を形成するための方法、電気的に画素化された発光素子を含むシステム、電気的に画素化された発光素子の使用方法。 （もっと読む）

【課題】リーク電流の大きさに基づいた集積回路の電源遮断の制御をする電源遮断制御回路および電源遮断制御方法を提供する。
【解決手段】集積回路の基本回路をモデル化したモデル回路を含むモデル回路部と、前記モデル回路で生じたリーク電流によって充電される出力電圧と予め設定された基準電圧とを比較する電圧比較回路部と、前記比較結果から前記出力電圧が前記基準電圧に達するまでの到達時間を計測し、該計測結果から前記リーク電流の大きさを判定する判定回路部と、前記判定されたリーク電流の大きさに基づいて、前記集積回路の電源遮断を制御する電源遮断制御回路部と、を備える、電源遮断制御回路。 （もっと読む）

【課題】低電圧電源で利用可能な出力精度の高い差動増幅器並びに基準電圧発生回路を提供する。
【解決手段】差動増幅器１１０は、差動増幅部からなるメイン差動増幅回路１１と、メイン差動増幅回路１１が出力する信号を増幅しオープンドレイン出力回路３１で増幅された出力信号を出力する。バイアス制御差動増幅回路２１は、メイン差動増幅回路１１の差動増幅部の差動出力信号に含まれるオフセット電圧を検出し、検出したオフセット電圧に基づいてメイン差動増幅回路１１の差動増幅部の動作点を制御して出力信号に含まれるオフセット電圧を低減する。 （もっと読む）

【課題】高速なデータパターンの時のみ周波数特性を改善して、所望の振幅を得ることが可能な送信側ドライバ回路を提供する。
【解決手段】第１のプルアップ抵抗回路Ｐ４１、第３のプルアップ抵抗回路Ｐ４３、第１のプルダウン抵抗回路Ｎ４１、第３のプルダウン抵抗回路Ｎ４３の抵抗値を第１の制御信号（ＳＤＡＴＡＰ、ＳＤＡＴＡＭ、ＤＥＭＰＨＰＰ、ＤＥＭＰＨＭＮ、ＤＥＭＰＨＰＮ、ＤＥＭＰＨＭＰ）に応じて変化させ、第２のプルアップ抵抗回路Ｐ４２、第４のプルアップ抵抗回路Ｐ４４、第２のプルダウン抵抗回路Ｎ４２、第４のプルダウン抵抗回路Ｎ４４の抵抗値を第２の制御信号（ＥＭＰＨＰＰ、ＥＭＰＨＰＭＮ、ＥＭＰＨＰＮ、ＥＭＰＨＭＰ）に応じて変化させる （もっと読む）

【課題】切断したヒューズにグローバックが発生した場合にも、正確なヒューズデータを生成し得るヒューズ装置を提供する。
【解決手段】切断したグローバック検出用ヒューズｆ０の抵抗値と、第一の基準抵抗Ｒ０の抵抗値の差に基づく検出信号Ｘを生成するグローバック検出部１１と、検出信号Ｘに基づいて抵抗値が変化する第二の基準抵抗ＴＮ９の抵抗値と、ヒューズデータ生成用ヒューズｆ１，ｆ２，ｆｎの抵抗値との比較結果をヒューズデータＤＡとして出力するヒューズ部１３ａとを備えた。 （もっと読む）

【課題】より精度よく外部インピーダンスとの整合をとることができる半導体集積回路の出力回路を提供する。
【解決手段】出力回路は、トランジスタN00〜N7を含むトランジスタ回路が出力端子3に複数段並列に接続されてなり、各トランジスタ回路に含まれるトランジスタのゲートへの入力信号G0〜G7により出力インピーダンスの調整が可能な出力回路であって、複数段のトランジスタ回路に含まれる、少なくとも２段のトランジスタ回路のインピーダンスを互いに異ならせる。 （もっと読む）

【課題】レベルシフトを行う場合に、低電圧で動作するトランジスタが使用可能であり、そのトランジスタがオンオフ動作する際の出力変化速度（動作速度）の向上を半導体チップ内の少ない占有面積で容易に実現可能な半導体装置の提供。
【解決手段】レベルシフト部５は、ＭＯＳトランジスタＮ２と、抵抗Ｒ２と、抵抗Ｒ１とを備え、これらが直列接続されている。抵抗Ｒ１には、ツェナーダイオードＺＤ１が並列接続されている。ツェナーダイオードＺＤ１は、ＭＯＳトランジスタＮ２がオフからオンになるときに、レベルシフト部５の出力電圧ＬＯを所定値にクランプする。ＭＯＳトランジスタＮ２のドレインとソースとの間には、ツェナーダイオードＺＤ２が並列接続されている。ツェナーダイオードＺＤ２は、ＭＯＳトランジスタＮ２がオフのときに、ＭＯＳトランジスタＮ２のドレインとソースとの間の電圧を所定値にクランプする。 （もっと読む）

【課題】スイッチング回路（３０５）内の不感時間に適応して減少させること。
【解決手段】本発明の装置は、スイッチ（１０４、１０５）の不感時間／オーバーラップを測定する（４０６）オーバーラップ検出回路部（３１０）と、不感時間を最適レベル（４０７）（通常、いかなるオーバーラップも生じさせずに、可能な最小限の不感時間）に設定する（４０８）制御回路部（３２０）とを含む。不感時間／オーバーラップは、スイッチ（５０１）を通る電流、電源（６０１）への電流、スイッチ点における電圧波形（７１０、７１１、７１２）、またはスイッチ点における平均電圧波形８０３を測定することによって検出され得る。不感時間は、ドライバ（３０２、３０３）の前に遅延要素（９０２、９０３）を用いることによって、またはドライバタイミングを制御する回路部（３０２ａ／３２０ｂ）を用いることによって制御され得る。 （もっと読む）

【課題】本発明は、半導体装置のロジック領域に冗長救済を行う構成を提供することを目的とする。
【解決手段】本発明の１つの実施の形態は、ロジック領域２を有する半導体装置１である。そして、当該半導体装置１は、ロジック領域２内に設けられる同一の構成を有する複数の基本セル２１と、複数の基本セル２１と同一の構成を有する冗長セル２２と、複数の基本セル２１及び冗長セル２２のそれぞれに入力される信号を切り替える入力セレクタ２３と、基本セル２１及び冗長セル２２のそれぞれから出力される信号を切り替える出力セレクタ２４とを備えている。さらに、当該半導体装置１は、入力セレクタ２３及び出力セレクタ２４のうち少なくとも一方を切り替えて、冗長セル２２を機能させ複数の基本セル２１のうち故障したセルを救済する。 （もっと読む）

【課題】電磁気学に忠実でありながら設計が容易で電磁適合性に優れ、高い性能を有するディジタル回路システムを提供する。
【解決手段】 損失線路部品４２および低インピーダンス損失線路部品５２は印刷配線基板４７に搭載され、損失線路部品４２の信号端子４３、４６はビア５１によって信号配線４９に直列に挿入され、低インピーダンス損失線路部品５２の電源端子５３，５６はビア５１によって電源配線５０に直列に挿入されている。損失線路部品４２および低インピーダンス損失線路部品５２のグランド端子４４，４５，５４，５５は、ビア５１によってグランドプレーン４９に並列に接続されている。また、損失線路部品４２および低インピーダンス損失線路部品５２は、印刷配線基板４７上のＭＰＵ３９の近傍に搭載され最短の長さの配線で接続される。これにより、電磁干渉が少なく高い性能を有するディジタル回路システムが実現できる。 （もっと読む）

【課題】伝送路にノイズが入った場合でも正常に通信ができる通信装置を提供する。
【解決手段】帰還増幅回路（２）と、帰還増幅回路（２）から供給される内部信号に応答して出力ノード（Ｎ１）に外部出力信号を供給する出力回路（３）と、帰還増幅回路（２）に対する帰還信号の供給を禁止する帰還遮断回路（４）とを具備する出力バッファ回路（１）を構成する。ここで、帰還増幅回路（２）は、入力端（Ｎ２）に入力される送信信号（ＴＸＤ）と外部出力信号を帰還した帰還信号とに基づいて、内部信号の波形を制御する。そして、帰還遮断回路（４）は、出力ノード（Ｎ１）のノイズに基づいて生成される帰還遮断命令に応答して、帰還増幅回路（２）への帰還信号の供給を禁止する。 （もっと読む）

【課題】使い勝手の良い単一チャネル型のバッファ回路を提案する。
【解決手段】単一チャネルの薄膜トランジスタで形成されるバッファ回路を、（ａ）第１及び第２の薄膜トランジスタの直列接続で構成される第１の出力段と、（ｂ）一方の主電極が第１の薄膜トランジスタの制御配線（第１の制御配線）に接続され、他方の主電極が第２の薄膜トランジスタの電源に接続され、制御電極が第２の制御配線に接続される第７の薄膜トランジスタと、（ｃ）一方の主電極が第２の薄膜トランジスタの制御配線（第２の制御配線）に接続され、他方の主電極が第２の薄膜トランジスタの電源に接続され、制御電極が第１の制御配線に接続される第８の薄膜トランジスタと、（ｄ）第１の出力段と並列に接続される第２の出力段の出力端が制御電極に接続され、一方の主電極が第１の制御配線に接続される第１１の薄膜トランジスタで構成される。 （もっと読む）

【課題】回路の面積を増大させることなく、高い分解能及び広い抵抗値の範囲を有するターミネーション抵抗回路を提供すること。
【解決手段】本発明に係るターミネーション抵抗回路は、キャリブレーションコードが所定値を有すると、論理値が、前記キャリブレーションコードが前記所定値と異なる値を有する場合の論理値から変化する制御信号を生成する制御信号生成部と、前記キャリブレーションコードに応答してそれぞれオン／オフされる、相互に並列接続された複数の並列抵抗と、前記制御信号に応答してターミネーション抵抗回路全体の抵抗値を変更する抵抗値変更手段とを備える。 （もっと読む）

【課題】パワーグランドとシグナルグランドとの差電圧がそれほど大きくない場合に、回路規模を大きくせずに信号のレベルシフトを行うことができるようにする。
【解決手段】入力部１は、一定電流が流れるバイアス部５と、一定電流に比例した比例電流を出力部２に流すための差動対回路部７とを備えている。一方、出力部２は、差動対回路部７を介して流れ込む比例電流によって信号のレベル変換を行う第１変換部１７および第２変換部１８を備えている。このような回路構成によると、入力部１側のシグナル電源電位ＳＶＤＤと出力部２側のパワーグランド１６の電位ＰＧＮＤとの間に電位差を設けることができ、入力部１から出力部２に比例電流を流すことができる。こうして、信号のレベル変換が可能となる。 （もっと読む）

【課題】他の性能を落とさずに低消費電力化ＬＳＩ及びＬＳＩの低消費電力化を達成する半導体集積回路装置を提供すること。
【解決手段】低消費電力化ＬＳＩ１０１は、経年劣化の少ない動作初期の段階は、主に基準電圧から経年劣化マージンに相当する電圧を差し引いた動作電圧値を記憶し、経年劣化が進むとともに同一性能を保証するため段階的に動作電圧値が基準電圧に近づいていく動作電圧値を記憶する経年劣化係数テーブル１０４を備え、電源電圧制御部１０２は、不揮発記憶装置１０５に記憶された実使用時間と経年劣化係数テーブル１０４の値から最適な前記動作電圧値を求め、この動作電圧値を基に電源電圧を変化させる。 （もっと読む）