【課題】
ＤＤＳなどの発信源の位相をより多彩に制御すること。
【解決手段】
本発明の位相制御装置は、所定の信号を、この信号の位相を示す第１の位相情報に基づいて出力する複数の信号源から出力される信号間の位相を制御する位相制御装置であって、複数の信号源ごとに設けられ、信号源から出力される信号の位相を示す第２の位相情報を格納する複数の位相情報格納手段と、位相情報格納手段によって格納された第２の位相情報に基づいて、複数の信号源のうち少なくとも１つの信号源から出力される信号の位相を変えて前記複数の信号源から出力される信号間の位相差を制御する位相制御手段とを具備する。また、第２の位相情報を第１の位相情報より高分解能となるよう構成することができる。 （もっと読む）

【課題】動作速度が速くて位相誤差の小さいクロック及びデータリカバリ回路を提供する。
【解決手段】クロック及びデータリカバリ回路はサンプラ、位相比較器、ループフィルタ及び位相補間器を含む。サンプラは復元クロック信号に応答してシリアルデータをサンプリングしてシリアルサンプリングパルスを生成する。位相比較器はシリアルサンプリングパルスから変換されたパラレルデータを用いて相対的に低速の複数の位相信号を生成する。複数の位相信号はループフィルタを通過した後、相対的に高速である一つの位相制御信号として生成される。位相補間器は位相制御信号に応答して基準クロック信号の位相を進めるか遅らせるようにすることで復元クロック信号を生成する。複数個の低速位相信号を用いて高速の位相制御信号を生成するので、クロック信号と受信データ信号との間に周波数差異が大きい場合にもフィルタ回路動作周波数を低速で保持しながら位相余裕が大きいクロック及びデータリカバリ回路を実現することができる。 （もっと読む）

【課題】電圧制御水晶発振器の使用を回避することにより、コストの削減及び消費電力の低減を図ることができるとともに、視聴者が違和感を感じることなく送信局と受信局との映像・音声信号の同期をとることが可能な、局間補正装置を得る。
【解決手段】比較器６は、カウンタ値Ｋ１，Ｋ３の差Ｙ３が許容値Ｍを超えたことを検出すると、補正実行命令Ｓ４，Ｓ５を出力する。補正実行命令Ｓ４は補正部２に入力され、補正部２は、デコード部１から出力されたデータＤ２に対してリニアスケーリング補正を行って、補正後のデータＤ３を出力する。また、補正実行命令Ｓ５は自走ＰＣＲカウンタ５に入力され、自走ＰＣＲカウンタ５は、補正部２によるリニアスケーリング補正の補正量に応じて、カウンタ値Ｋ３を補正する。 （もっと読む）

【課題】遅延量を精度よく測定し、遅延量が精度よく制御されたタイミング信号を発生するタイミング発生器、半導体試験装置、及びタイミング発生方法を提供する。
【解決手段】所定の周波数を発生する基準信号発生部と、基準信号を所定の時間遅延させたタイミング信号を出力する可変遅延回路部と、可変遅延回路部の遅延量を測定する遅延量測定部とを備え、遅延量測定部が測定した遅延量に基づいて可変遅延回路部の遅延量を制御するタイミング発生器において、基準信号の周波数を微小周波数範囲で連続的に変調させることにより、遅延量測定部が精度よく可変遅延回路部の遅延量を測定することができる。また、測定した遅延量に基づいて可変遅延回路部の遅延量を制御することにより、精度よく遅延されたタイミング信号を発生することが可能となる。 （もっと読む）

【課題】信号発生装置の複数のチャンネルに供給されるクロックを停止することなく、チャンネル間の出力信号位相を制御する。
【解決手段】第１及び第２チャンネル２０及び２２は、クロック位相シフト回路２６及び２８と、メモリ、並直列変換回路、ＤＡＣを有する信号発生ブロック１０及び１２を具えている。位相比較回路２４は、信号発生ブロック１０及び１２内のメモリから波形データを読み出すための分周クロックを受けて、これらの位相を比較し、位相差信号を生成する。ＣＰＵは、この位相差信号を用いてクロック位相シフト回路２６及び２８を制御し、信号発生ブロック１０及び１２に供給するクロックの位相シフトを行うことで、第１及び第２チャンネル２０及び２２の出力信号の位相関係を所望の関係に制御する。 （もっと読む）

本発明は、遅延ロックループに関する。改良した遅延ロックループを提供するため、本発明によれば、遅延ロックループは、少なくとも、正の遅延ラインおよびクロックを受信するための入力部を有する第１の遅延素子、並びに負の遅延ラインおよびクロックを受信するための入力部を有する第２の遅延素子の２つの遅延素子と、前記２つの遅延ラインの１つからクロックを選択するクロックセレクタと、データを受信して、当該データの位相と前記クロックの１つの位相とを比較する入力部を有する位相検出器と、さらに、前記２つの遅延ラインが逆方向に反応するように当該２つの遅延ラインを制御する制御信号を生成する制御ブロックとを備える。
（もっと読む）

【課題】 回路構成が簡単で、かつデータの伝送速度が高くてもデータ受信後直ちにクロックを再生することのできるクロックリカバリ回路を提供する。
【解決手段】 クロックリカバリ回路１００は、受信データの遷移を検出してパルス信号を発生するパルス信号発生回路１と、受信データの最大無遷移期間数より１つ少ない数に相当する複数の遅延素子を直列に接続した遅延素子群２と、予め設定されている受信データの伝送速度に基づいて遅延素子群２のそれぞれの遅延素子の遅延時間が受信データの１データ期間分となるように遅延時間制御信号により制御する遅延時間制御回路３と、遅延素子群２にパルス信号を入力して受信データの１データ期間分ずつ順次遅延させた複数の遅延パルス信号を出力する遅延パルス信号生成回路４と、パルス信号および複数の遅延パルス信号の論理和をとって再生クロック信号として出力する論理和回路５とを有する。 （もっと読む）

【課題】 従来のサブハーモニック注入同期発振器は、注入端子から注入される注入信号を直接発振素子に入力し、基準信号と発振器を同期させていたため、基準信号と発振器を同期させるために高いレベルの基準信号を必要とした。
【解決手段】 注入端子１から注入される基準信号を増幅するための増幅器２を発振ループ内に設け、この増幅器２により増幅された基準信号を発振素子４へ入力することにより、低いレベルの基準信号であっても発振器と同期することが可能となる。 （もっと読む）

【課題】
基準信号に同期するまでの時間を短縮することができる遅延同期回路及び撮像装置を提供する
【解決手段】
基準信号を所定時間遅延する２Ｎ個の遅延素子を直列に接続した遅延回路と、基準信号と遅延素子が出力する遅延信号との位相を比較する位相比較回路と、位相比較回路の比較結果に基づいて遅延素子の遅延量を制御する遅延制御回路とを有し、基準信号に同期させた信号を生成する遅延同期回路を有する撮像装置において、位相比較回路は、基準信号の極性を反転させた信号の位相と、遅延回路の最前段からＮ段目の前記遅延素子が出力する信号の位相とを比較する中段位相比較器を有することとした。 （もっと読む）

【課題】起動時に異常なロック状態になることを防止できる遅延同期ループ回路を提供する。
【解決手段】停止モードにおいて、遅延回路１０の遅延が所定の範囲内に設定され、停止モードからＤＬＬモードへ移行するとき、位相検出回路２０で検出される位相差Δφ’が所定の範囲内に含まれるように、当該移行時におけるクロック信号φｉｎの１サイクル分のクロックパルスが位相検出回路２０の検出対象から除外される。これにより、クロック信号φｉｎに対するクロック信号φｄｉｎの遅延を所望の値（例えば‘２π’）にロックすることが可能となり、意図しない異常な状態へのロックを防止できる。 （もっと読む）

【課題】装置の処理を中断することなく自動的にバックアップ用のクロック分配系に切り替えることのできる、クロック切り替え装置及びクロック切り替え方法を提供する。
【解決手段】第１のクロック分配系CIN0のあるクロックパルスT0とその１周期前のクロックパルスT0’の位相を合わせる第１の検出用位相調整手段1と、クロックパルスT0とT0’の論理レベル(HIGH/LOW)が一致しているかどうかチェックし、不一致の場合ALM0をHIGHにする第１の異常検出手段2と、第２のクロック分配系CIN1のあるクロックパルスT1とその１周期前のクロックパルスT1’の位相を合わせる第２の検出用位相調整手段3と、切替信号生成手段6と、切替手段7を有する。 （もっと読む）

【課題】 本発明は、クロック信号の間引き処理にともなう特性劣化を防止したタイミングリカバリ回路及び間引きクロック生成方法を提供することを目的とする。
【解決手段】タイミングリカバリ回路は、第１のタイミング信号を出力端に出力する第１の発振回路と、第２のタイミング信号を出力端に出力する第２の発振回路と、第１のクロック信号の供給端と第１の発振回路の出力端とに結合され第１のタイミング信号に応じて第１のクロック信号のパルスを間引いた第２のクロック信号を出力端に出力する第１の間引き回路と、第１の間引き回路の出力端と第２の発振回路の出力端に結合され第２のタイミング信号に応じて第２のクロック信号のパルスを間引いた第３のクロック信号を生成する第２の間引き回路を含み、第１のタイミング信号及び第２のタイミング信号の何れか一方は固定の周期を有し他方はフィードバック制御に応じた周期を有することを特徴とする。 （もっと読む）

【課題】 本発明は、デジタルコードに対する位相変化の線形性を改善した位相制御回路を提供することを目的とする。
【解決手段】 位相制御回路は、第１のクロック信号の電流を流すよう機能する第１の端子と、第１の端子に結合される第１の複数のスイッチ回路と、第１の複数のスイッチ回路にそれぞれ結合される第１の複数の電流源と、第２のクロック信号の電流を流すよう機能する第２の端子と、第２の端子に結合される第２の複数のスイッチ回路と、第２の複数のスイッチ回路にそれぞれ結合される第２の複数の電流源とを含み、第１のクロック信号と第２のクロック信号とを重ね合わせるように第１の端子と第２の端子とが互いに結合されており、第１の複数の電流源のそれぞれの供給電流量のうち少なくとも１つが他とは異なり、第２の複数の電流源のそれぞれの供給電流量のうち少なくとも１つが他とは異なることを特徴とする。 （もっと読む）

【課題】ある特定回路において、起動時に２つのクロックを互いに同期させる。
【解決手段】装置は、クロック１０６を受け入れる分周器を備える。前記分周器１０４は、分周モード信号によって、Ｎ分周因子とＭ分周因子とを選択可能であり、ここで、（Ｎ−Ｍ）の絶対値は１である。前記装置はまた、スリップ信号１１２に応答するパルス発生器１００を備え、分周器の出力１０８によって駆動され、前記分周モード信号１０２を前記分周器１０４に対して提供する。 （もっと読む）

本発明は、位相調整のためのセルフタイミング法を開示する。アナログ信号が、その信号に含まれるシンボルに対応して、第１と第２の位相で、デジタル化され、第１と第２の量子化サンプルが得られる。続いて、該第１の量子化サンプルが第１のカウンターに対応する第１のデジタル値を有するなら、第１の複数のカウンターからなる第１のカウンターが増加する。さらに、該第２の量子化サンプルが第２のカウンターに対応する第２のデジタル値を有するなら、第２の複数のカウンターからなる第２のカウンターが増加する。最終的に、第１と第２の複数のカウンターの、それぞれのカウンターの値に基づいてサンプリング位相が調整される。さらに、量子化セルフタイミング回路が開示されている。
（もっと読む）

【課題】 本発明は、半導体装置の動作時の発振周波数の変動要因に対応できるとともに、特定の通信機能や通信相手を必要とすることなく、ＲＣ発振回路の発振周波数の補正が可能な半導体装置を提供することを目的とする。
【解決手段】 半導体装置は、第１の周期で発振する第１の発振信号を出力するＲＣ発振器と、ＲＣ発振器の出力に結合され第１の発振信号の第１の周期の長さを第２の周期を有する第２の発振信号に基づき計測し、その計測値を出力する計測回路と、計測回路の出力とＲＣ発振器の出力とに結合され計測値に応じた数で該第１の発振信号を分周する補正回路を含むことを特徴とする。 （もっと読む）

【課題】同期回路を含む電子機器の電池電圧が低下してきた場合に、その電子機器の動作維持に対応できる上に、その構成が簡易であるクロック発生回路の提供。
【解決手段】カウンタ回路１４は、基準クロック発生回路１１からの基準クロックＳＣＬＫの１周期内において、リングオシレータ１３からのパルスＲＣＬＫをカウントする。ここで、このパルスＲＣＬＫの周波数は、電源３の電圧値を反映させたものとなり、そのカウント値もそれを反映させたものとなる。分周制御回路１５は、カウンタ回路１４のカウント値に従って、クロック分周回路１２の分周比を設定する。クロック分周回路１２は、その設定された分周比に応じて、基準クロック発生回路１１からの基準クロックＳＣＬＫを分周させて、その周波数を低下させる。 （もっと読む）

【課題】設計が容易で、なおかつプロファイルの変更も簡単に行うことができるスペクトラム拡散クロックジェネレータを提供する。
【解決手段】スペクトラム拡散クロックジェネレータは、所定の単一周波数のクロックを発生するクロック源と、所定周波数の三角波を発生する三角波発生源と、三角波発生源から入力される三角波の電圧に応じて、所定の２次関数に従う２次電流を発生し、切替信号に応じて、２次電流の方向を決定する２次電流発生源と、２次電流発生源から出力される２次電流を所定のコントロール電圧に変換する電流電圧変換回路と、電流電圧変換回路によって変換されたコントロール電圧に応じて、クロック源から入力されるクロックの遅延を変え、クロック周波数がクロック毎に変動するスペクトラム拡散クロックとして出力する電圧制御ディレイラインとを備えている。 （もっと読む）

【課題】 アナログ信号をデジタル信号に変換することなく、そのアナログ信号の位相を可変することができるとともに、そのアナログ信号が高周波の信号でも、そのアナログ信号の位相を可変することができるようにする。
【解決手段】 ４相の信号の中から、基準信号との位相差が９０度以内の２相の信号を選択するための位相検出回路５及びスイッチ部６と、その２相の信号のレベルをそれぞれ調整するレベル調整器７ａ，７ｂと、レベル調整後の２相の信号を合成する合成器８とを設け、その合成器８により合成された信号の位相が基準信号の位相と一致するように、そのレベル調整器７ａ，７ｂによるレベルの調整具合を制御する。 （もっと読む）

【課題】選択回路部で選択する遅延クロック信号を切り替える時に生じるジッタを抑制することができるクロック遅延回路を提供する。
【解決手段】本発明のクロック遅延回路は、クロック信号を遅延させた遅延クロック信号を出力する遅延回路部と、遅延回路部から出力される遅延クロック信号を任意に選択して出力する選択回路部とを有しており、遅延回路部と選択回路部との間に直列にジッタ抑制素子が接続されている。 （もっと読む）