デュアルモジュラス分周器を有する位相スイッチングデュアルモジュラスプリスケーラがもたらされる。前記分周器は第一及び第二の２分周回路(A;B)を有しており、前記第二の２分周回路（Ｂ）は、前記第一の２分周回路（Ａ）の出力部に結合され、少なくとも前記第二の２分周回路（Ｂ）は各々９０度で分離される四つの位相出力を有している。位相選択ユニット (PSU)が、第二の２分周回路（Ｂ）の四つの位相出力（I_p, I_n, Q_p, Q_n； INi, INni, INq, INnq）の一つを選択するためにもたらされる。更に、位相制御ユニットが、制御信号（C0, NC0; C1, NC1; C2, NC2）を位相選択ユニットに供給するためにもたらされ、位相選択ユニットPSUは、制御信号（C0, NC0; C1, NC1; C2, NC2）による四つの位相出力（I_p, I_n, Q_p, Q_n; INi, INni, INq, INnq）の選択を実行する。直接論理に基づく位相制御ユニット（PSU）の実現により、より高い速度が可能になり、チップ上の面積が節減される。
（もっと読む）

書込み（書換え）可能な光ディスクシステム及び読取り専用の光ディスクシステムのために、位相ロックループ(PLL)によってデータクロックが回復される。前記位相ロックループ(PLL)においては、実際の零交差と生成されるクロック信号の零交差を比較することによって誤差信号が生成される。レーザ波長λ_laser及び開口数NAを持つ光学系と仮定すると、変調伝達関数のカットオフ波長は、λ₀=λ_laser/(2・NA)によって与えられる。ビット長の減少に伴って、最小波長の振幅は、縮小し、λ₀未満の波長の場合は零になる。結果として、これらの信号の零交差によって生成される位相誤差信号は、雑音によって乱される。本発明の着想は、クロック回復のための位相情報の導出において十分なパフォーマンスを持つ零交差しか用いないことにある。

（もっと読む）

電圧制御回路(100)において、電圧制御発振器(110)(VCO)の周波数を制御する可変コンデンサを駆動するために、回路要素の配列(500)が用いられる。配列(500)は、複数のセル(600)、少なくとも１つの出力、複数の粗設定入力(383-388)及び複数の精細設定入力(380-382)を有する。両方の種類の入力は、前記セルの選択可能な組合せを有効にするようにされる。ＶＣＯ(110)は、複数の周波数帯域にわたる範囲の複数のビットアドレス処理可能な参照周波数で動作する。アドレス制御回路(130)は、前記粗設定入力(383-388)を制御することによって、前記複数の周波数帯域のうちの１つを確定するとともに、また前記精細設定入力を制御することによって、前記周波数帯域のうちの１つを確定する。１つの実施例において、前記アドレス制御回路は、ＶＣＯ回路(100)のための周波数帯域を設定するのに用いられ、アナログ信号は、前記帯域内の所望な周波数に同調するのに用いられる。
（もっと読む）

本発明の目的は、周波数発振器を作ること、すなわち、外部外乱にも関わらず信頼性高く機能し、かつそれ専用の周波数を維持するために容易な制御を有するであろう水晶発振器をより正確に作ることである。この目的は、周波数発振器として、その出力周波数よりずっと低い範囲を持つ水晶発振器、或いは相当する機械共振器を選択することにより達され、その周波数は典型的には１００ｋＨｚ以下である。このような発振器は、サイズが小さく、製造するのが容易であり、それはまた、外部外乱にも関わらず、それ専用の周波数を非常によく維持する能力を持つ。その小さいサイズのおかげで、その発振器の消費電力は小さく、これは、例えばブルートゥース応用例において重要である。
（もっと読む）

本発明は、データ信号DATAを用いてデータクロックDATA-CLKと参照クロックREF-CLKとの間の位相差を検出する位相検出器に関する。データ信号DATAの遷移は、データクロックDATA-CLKの遷移と同期している。データクロックDATA-CLK及び参照クロックREF-CLKは同じ周波数を持つ。位相検出器は、第１のバイナリ信号ERRQを生成する第１の信号生成器を有する。そのパルス幅は、データ信号DATAの遷移とデータ信号DATAの遷移に隣接する第１の参照クロック信号CKQの遷移との間の第１の時間差ΔT1に等しい。第１の信号生成器は、第１の参照クロック信号CKQを受信する入力と、データ信号DATAを受信する入力とを有する。位相検出器は、第２のバイナリ信号ERRIを生成する第２の信号生成器を有する。第２のバイナリ信号ERRIのパルス幅は、データ信号DATAの遷移とそのデータ信号DATAの遷移に隣接する第２の参照クロック信号CKIの遷移との間の第２の時間差ΔT2に等しい。第２の信号生成器は、第２のバイナリ信号ERRIを受信する入力と、第２の参照信号CKIを受信する入力とを有する。位相検出器は、データクロックDATA-CLKと参照クロックREF-CLKとの間の位相差を表す出力信号を生成する出力信号生成器を有する。出力信号は、ANDが論理AND演算を表すとき、ERRQ-2*(ERRQ AND ERRI)に等しいか、又はXORが論理XOR演算を表すとき、(ERRQ XOR ERRI)-ERRIに等しい。
（もっと読む）

シグマデルタ変調器を有する可変周波数シンセサイザが提供される。そのようなシンセサイザは瞬時的な周波数が変化しても正確な平均周波数を与える。シグマデルタ変調器はカスケード接続された複数のアキュムレータ段を有する。シグマデルタ変調器の一部をなすアキュムレータ（５１，５２，５３，５４）の少なくとも１つの入力値は、ある因子の乗算されたオーバーフロー信号（ｏｆ１，ｏｆ２，ｏｆ３，ｏｆ４）に等しい第２成分を有する。このフィードバックは瞬時的な周波数の最大変動を減らす。位相検出器、チャージポンプ及びＶＣＯの非線形性に起因して生じる位相ジッタはそれ故に減少する。

（もっと読む）

遅延ロックループにおける初期化回路は、電源投入または他のリセットの後、クロック端縁が適切な動作のために適切な順序で位相検出器によって受取られることを確実にし、遅延ロックループのリセット後、初期化回路は、遅延線における遅延を増加（または減少）させるように位相検出器をイネーブルするより先に基準クロックの少なくとも１つの端縁が受取られることを確実にし、フィードバッククロックの少なくとも１つの端縁が受取られた後、初期化回路は位相検出器をイネーブルして、遅延線における遅延を減少（または増加）させる。
（もっと読む）

【課題】より適切なゲイン調整を可能とする電圧制御発振器を提供する。
【解決手段】電流源１１２は、第１の入力端子ａへの入力電圧に応じて第１の電流を出力すると共に、入力電圧に対する第１の電流の変化量の変更制御が可能に設定される。第２の電流源１１４は、第２の入力端子ｂへの入力電圧に応じて第２の電流を出力すると共に、入力電圧に対する第２の電流の変化量の変更制御が可能に設定される。制御電圧発生回路１１６では、第１及び第２の電流を合成した合成電流に基づいて制御電圧を出力する。そしてリングオシレータ１１８では、この制御電圧に応じた周波数の出力パルスを発振する。 （もっと読む）

【課題】多層基板構造を工夫して各機能グループのグランドの電位を安定化させ、かつ、ノイズを生じさせないようにして、ジッタの少ないクロック変換器を実現する。
【解決手段】各機能グループとして分離されたＡグループ１、Ｂグループ２、Ｃグループ３、Ｄグループ４中の回路部品は、それぞれ対応して設けられている第１層のグランドパターンに接続され、かつスルーホールを通して第３層の電源層に接続されている。各グランド層は共通化または分離される。各機能グループの第１層のグランドパターンは他の機能グループのグランドパターンから共通化または分離されているので、その電位は常に安定している。また、各機能グループ中の部品は第２層の第１グランド層、第４層の第２グランド層から離れているのでノイズの影響を受けない。 （もっと読む）

【課題】制御電圧対発振周波数特性が調整可能なＶＣＯを含む半導体集積回路を提供する。
【解決手段】この半導体集積回路は、リング状に直列に接続された複数のインバータと、バイアス電圧Ｖ_ＢＰ１に従って電源電位Ｖ_ＤＤから複数のインバータに向けてそれぞれ電源電流を流す第１群のＰチャネルトランジスタＱＰ１１等と、バイアス電圧Ｖ_ＢＮ１に従って複数のインバータから電源電位Ｖ_ＳＳに向けてそれぞれ電源電流を流す第１群のＮチャネルトランジスタＱＮ１１等と、バイアス電圧Ｖ_ＢＰ２に従って電源電位Ｖ_ＤＤから複数のインバータに向けてそれぞれ電源電流を流す第２群のＰチャネルトランジスタＱＰ２１等と、バイアス電圧Ｖ_ＢＮ２に従って複数のインバータから電源電位Ｖ_ＳＳに向けてそれぞれ電源電流を流す第２群のＮチャネルトランジスタＱＮ２１等とを具備する。 （もっと読む）

【課題】 出力信号のＳ／Ｎが高く、最大ロックアップ時間が短くかつ低廉なＰＬＬ回路を提供する。
【解決手段】 出力信号のＳ／Ｎが高くするために水晶電圧制御発振器１を用いる。また、Ｍ相位相シフト回路４が基準信号Ｓ_REFを略同一周波数のＭ相の信号を生成し、セレクタ５が該Ｍ相の信号の中から基準信号Ｓ_REFとの位相差が最小になる信号を選択して比較信号Ｓ_COMとして出力する。これにより、比較信号Ｓ_COMと基準信号Ｓ_REFとの位相差が小さくなるので、最大ロックアップ時間を短縮できる。また、水晶電圧制御発振器を一つしか用いないので、コストを抑えることができる。 （もっと読む）

【課題】 高い周波数範囲と低い周波数範囲との広い範囲においてそれぞれ良好な特性を得ることの可能なＰＬＬ回路を提供する。
【解決手段】 制御電圧Ｖｃに応じた周波数で発振動作する電圧制御発振器３１を有し、発振信号を分周した比較信号φcompと基準クロックφinとの位相比較を行って、該位相比較の結果を制御電圧Ｖｃにフィードバックさせることで基準クロックφinと発振信号φoutとを同期させるＰＬＬ回路において、電圧制御発振器３１に、制御電圧Ｖｃを制御電流Ｉｃに変換する電圧電流変換回路３１１と、制御電圧にほとんど依存しない補助電流Ｉｓを制御電流Ｉｃに付加する補助電流付加回路３１４と、制御電流Ｉｃの大きさに応じた周波数で発振動作する周波数可変発振器１６２と、制御電圧Ｖｃの値に基づき補助電流付加回路３１４の動作状態のオン・オフを切り換える制御手段３２とを設けた。 （もっと読む）

【課題】 高度の安定性を有する基準クロック信号を発生するための回路を必要とせず、従って、動作安定性がそのような回路の安定性によって影響されることのない、電圧制御発振器（ＶＣＯ）の自走周波数の自動調整機能を有するＰＬＬ回路を提供する。
【解決手段】 ＰＬＬ回路２０では、位相比較器２６の比較結果信号が所定レベルにある期間中にＶＣＯ２２が出力するパルス信号のパルス数をカウントし、そのカウント値に基づいて、マイクロコンピュータ３２がディジタルデータを更新する。ＤＡＣ３６がそのディジタルデータに対応したアナログ信号を発生する。このアナログ信号と、位相比較器の比較結果信号をローパスフィルタ２８で平滑化した信号とを、結合器３０で加え合わせ、その加え合わせた信号をＶＣＯの周波数制御信号とすることで、ＶＣＯの自走周波数が自動調整されるようにした。 （もっと読む）

【課題】 局部発振信号に妨害波となる基準周波信号が重畳するのを防止できるチューナを提供する。
【解決手段】 チューナ１０は、入力端子１、第１〜第４の帯域通過フィルタ２ａ〜２ｄ、自動利得制御器３、第１〜第３の増幅器４ａ〜４ｃ、第１及び第２の混合器５ａ，５ｂ、第１及び第２の電圧制御発振器６ａ，６ｂ、第１及び第２のＰＬＬＩＣ７ａ，７ｂ、基準発振子回路８、出力端子９を備える。そして、第２のＰＬＬＩＣ７ｂと基準発振子回路８とは従来例のチューナ５０と同様にコンデンサＣ２及び増幅器ＡＭＰを介して接続されるが、第１のＰＬＬＩＣ７ａに含まれる基準発振用の増幅器と基準発振子回路８とはインダクタンス素子であるインダクタＬ１を介して接続される。 （もっと読む）

【課題】 従来よりも回路規模の小さい簡単な回路構成で、ＶＣＯのゲインを高くせずに広い出力周波数帯域を有することによって外来ノイズの影響を受けにくいＰＬＬ回路を得る。
【解決手段】 所望の出力周波数Ｆｏの信号を第１ＶＣＯ１４から出力する主ＰＬＬ回路部２と、該主ＰＬＬ回路部２の第１ＶＣＯ１４の発振周波数を制御する第１制御電圧ＶＣＯＩＮ１及び第２制御電圧ＶＣＯＩＮ２の内、第２制御電圧ＶＣＯＩＮ２を出力周波数Ｆｏに応じて自動調整する副ＰＬＬ回路部３といった２つのＰＬＬ回路を備えると共に、副ＰＬＬ回路部３の発振周波数を設定する第２プログラマブルカウンタ２１の分周比を、第１プログラマブルカウンタ１１に設定された分周比に応じて設定するようにした。 （もっと読む）

【課題】 ２ＲＦ対応の送信機において、送信スプリアスを防止すると共に、シンセサイザ部の誤動作を防止し、さらに小型化、低価格化を実現する。
【解決手段】 送信周波数の異なる２つの無線部にそれぞれ設けられＱＰＳＫ変調波をミキサで周波数変換するためのローカル信号ｆｌｏａを得るためのＰＬＬ回路構成されたシンセサイザ部において、ＶＣＯ１３の周波数制御端子のインピーダンスを可変する可変位相器１７を設け、この可変位相器１７を他方の無線部からの干渉波に対してハイインピーダンスとなるように位相制御信号により制御する。 （もっと読む）

【課題】位相同期回路における入力クロックの同期に必要なエッジのみを検出し、異常入力クロック入力時や電源投入時でも、同期時間が短く、また、安定した出力クロックを供給できる位相同期回路を提供すること。
【解決手段】位相同期回路において出力クロックを分周する出力分周カウンタの出力値から、エッジ検出パルスを生成し、入力クロックの位相同期に必要なエッジのみを検出した入力分周クロックと出力分周クロックを位相比較器に入力することを特徴とする。 （もっと読む）

【課題】 位相誤差信号に周波数差を加味した変形を加えることにより、周波数が離れているときでも短時間で位相同期を達成する。
【解決手段】 周波数が離れているときに生じる位相誤差信号の不連続なジャンプをジャンプ検出部３０において検出し、検出信号により状態記憶部３２の状態を遷移させる。保持部３４において、状態記憶部３２の状態に応じて位相誤差信号を修正して周波数位相誤差信号とする。 （もっと読む）

制御信号に信号を加えることによって周波数を制御することが可能な変調機能を備えた発振器（１０８３）、及びそれを用いたＰＬＬ回路（１０８Ａ）において、発振器は、インバータ又はバッファ及び制御信号により遅延値が制御されるカスケード接続された複数の遅延段（２０１〜２０３）を有し、反転位相により閉ループを形成するリング発振器（２００）からなり、複数の遅延段の一部において制御信号に変調信号を加えることにより発振周波数を変調する変調機能を備える。 （もっと読む）