発振器及びそれを用いた位相同期ループ回路
制御信号に信号を加えることによって周波数を制御することが可能な変調機能を備えた発振器(1083)、及びそれを用いたPLL回路(108A)において、発振器は、インバータ又はバッファ及び制御信号により遅延値が制御されるカスケード接続された複数の遅延段(201〜203)を有し、反転位相により閉ループを形成するリング発振器(200)からなり、複数の遅延段の一部において制御信号に変調信号を加えることにより発振周波数を変調する変調機能を備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、可変周波数発振器に関し、例えば位相同期回路内に設けられている位相同期ループ回路(PLL回路)に用いられる可変周波数発振器に関する。
【背景技術】
【0002】
図1は、レーザプリンタの一般的な構成の具体例を示す図である。
【0003】
レーザプリンタ1では、通常、ラスタスキャン出力方式が用いられている。レーザ光源2からのレーザビームLOは、所定の回転速度で回転するポリゴンミラー3によって所定の範囲を走査し、感光体ドラム4上に集束される。これにより、感光体ドラム4に荷電部分が露光され、感光体ドラム4に静電潜像が記録され、これが用紙に印刷される。
【0004】
図2は、レーザビームLOがポリゴンミラー3によって反射され、円周上を走査するときの軌跡を示す模式図である。図2において、実線Aは平面への画像の転写を示し、曲線Bは一定速度の走査軌跡を示す。
【0005】
レーザプリンタ1において、所定の回転速度で回転するポリゴンミラー3によってレーザビームLOが走査され、平面上、すなわち感光体ドラム4上に集束されたとき、ポリゴンミラー3の回転速度が一定であることから、感光体ドラム4上を走査するレーザビームLOの速度と、1ライン上に1画素を形成するドットを制御するための周波数比とは一定とならず、印刷に歪みが生じる。
【0006】
歪みを防止するため、図1のレーザプリンタ1は、ポリゴンミラー3から感光体ドラム4までの光路上にfθレンズ5等を備え、この光学系を用いて、走査速度と感光体ドラム4上に集束されるレーザビームのドットを制御するための周波数比を一定にしている。
【0007】
しかしながら、上述の構成を有するレーザプリンタでは、fθレンズを用いた光学系による補正精度を超えるレーザビームの微調整が必要である。この微調整は、クロックを発生するPLL回路において、クロック周波数を微調整する高精度の制御によって行われる。
【0008】
図3は、例えば図1のレーザプリンタ1におけるレーザ光源2のクロック制御系に用いられる一般的なPLL回路の構成の具体例を示すブロック図である。また、図4(A)は、PLL回路に供給される基準信号のタイムチャートであり、図4(B)はPLL回路の出力クロック信号のタイムチャートである。
【0009】
図3に示すように、PLL回路6は、負帰還回路からなり、位相検出器(PD)61と、ループフィルタ(LPF)62と、電圧制御発振器(VCO)63と、プログラマブルカウンタ(PC)64とを備える。
【0010】
位相検出器61は、基準信号Srとプログラマブルカウンタ64からの分周信号Sdvとの位相を比較し、その差分に基づいた信号S61をループフィルタ62に供給する。
【0011】
ループフィルタ62は、位相検出器61からの信号S61に基づいてVCO63用の制御電圧Vcを生成し、VCO63に供給する。
【0012】
VCO63は、ループフィルタ62からの制御電圧Vcに基づいた周波数で発振し、周波数がfopのクロック信号CLKopを発生してレーザ光源2及びプログラマブルカウンタ64に供給する。
【0013】
プログラマブルカウンタ64は、VCO63の出力クロック信号CLKopの周波数fopを余りが出ない整数N(ここではN=24)で分周し、周波数がfop/Nの分周信号Sdvを位相検出器61に供給する。
【0014】
このような構成のPLL回路6では、図4(A)及び図4(B)に示すように、基準信号Srの周波数frが固定されていることから、出力クロック信号CLKopは、fop=Nfrで計算される一定の周波数fopで、基準信号Srに同期して発生され、レーザ光源2に供給される。
【0015】
しかしながら、上述のPLL回路6を用いたレーザプリンタ1でも、図5に示す光学系の位置ずれを防止することはできない。
【0016】
特にカラー印刷の場合、異なる色用のレーザビームで同じ位置を走査するので、光学系の補正精度における誤差が直接的に色のずれとして現れる。
【発明の開示】
【発明が解決しようとする課題】
【0017】
本発明の目的は、制御信号だけではなく、周波数も制御可能な変調機能を有する発振器、及びその発振器を用いた位相同期ループ回路を提供することである。
【課題を解決するための手段】
【0018】
上述の目的を達成するため、本発明は、第1の側面として、制御信号に基づく周波数で発振する発振器において、上記制御信号に変調信号を加えることによって周波数を変調する変調手段を備える発振器を提供する。
【0019】
好ましくは、変調手段の変調速度(modulation rate)は、変調信号値に対する発振周波数の比によって制御される。
【0020】
より好ましくは、変調信号値はデジタル的に与えられるものである。
【0021】
また、本発明は、第2の側面として、インバータ又はバッファ及び制御信号により遅延値が制御されるカスケード接続された複数の遅延段を有し、反転位相により閉ループを形成するリング発振器であって、複数の遅延段の一部において制御信号に変調信号を加えることにより発振周波数を変調する変調手段を備えるリング発振器を提供する。
【0022】
好ましくは、変調手段の変調速度は、変調信号値に対する発振周波数の比によって制御される。
【0023】
より好ましくは、変調信号値は、制御信号値を1/nにし、さらに、mビットの可変範囲を有するように重み付けされる。
【0024】
また、本発明は、第3の側面として、出力信号の帰還信号と基準信号との位相を比較して、位相差を示す信号を出力する位相検出器と、位相検出器の出力信号が供給され、位相差をなくすための制御信号を出力するループフィルタと、ループフィルタからの制御信号に基づく周波数で発振する発振器とを備え、発振器は、制御信号に変調信号を加えることによって周波数を変調する変調手段を備える位相同期ループ回路(PLL回路)を提供する。
【0025】
好ましくは、発振器において、ループフィルタの制御信号により第2の制御信号が制御され、この第2の制御信号により周波数が制御される。
【0026】
また、本発明は、第4の側面として、出力信号の帰還信号と基準信号との位相を比較し、位相差を示す信号を出力する位相検出器と、上記位相検出器の出力信号が供給され、上記位相差をなくすための制御信号を出力するループフィルタと、上記ループフィルタからの制御信号に基づく周波数で発振する発振器とを備え、発振器は、インバータ又はバッファ及び制御信号により遅延値が制御されるカスケード接続された複数の遅延段を有し、反転位相により閉ループを形成するリング発振器からなり、複数の遅延段の一部において上記制御信号に変調信号を加えることにより発振周波数を変調する変調手段を備えるPLL回路を提供する。
【0027】
本発明によれば、基準同期信号に同期した、PLL回路により得られる逓倍クロック(multiplication clock)は、その同期信号において周波数変調されない。
【0028】
例えば、PLL回路内の発振器は、例えばデジタル値として与えられる変調速度により周波数変調を行い、ループフィルタの制御電圧Vcに対応する変調周波数で発振することにより、変調周波数を有するクロック信号を生成する。クロック信号は、ラスタスキャン出力方式の光源に供給される。
【0029】
本発明の上述及び他の目的並びに特徴については、添付図面を参照して以下に説明する好ましい実施形態の説明から、より明らかになるであろう。
【発明を実施するための最良の形態】
【0030】
以下、図面を参照して、本発明の実施例を説明する。
【0031】
図6は、本発明に係る位相同期ループ回路(PLL回路)を用いたレーザプリンタのラスタスキャン出力方式の基本的な構成を示す模式図である。
【0032】
ラスタスキャン出力方式のレーザプリンタ100は、図6に示すように、レーザ光源101と、コリメータレンズ102と、シリンドリカルレンズ103と、ポリゴンミラー104と、fθレンズ105と、反射光学系106と、感光体ドラム107と、クロック供給回路108とを備えている。
【0033】
レーザ光源101は、クロック供給回路108から供給される後述の周波数変調クロック信号CLKopmに同期して、所定の変調処理が施されたレーザビームLOを、コリメータレンズ102に出射する。
【0034】
コリメータレンズ102は、レーザ光源101から出射された変調レーザビームLOを平行光に変換して、シリンドリカルレンズ103に出射する。
【0035】
シリンドリカルレンズ103は、コリメータレンズ102によって平行光に変換されたレーザビームを、ポリゴンミラー104の光反射面に集光する。
【0036】
ポリゴンミラー104は、所定の回転速度で回転しており、複数の光反射面を有し、シリンドリカルレンズ103からのレーザビームを感光体ドラム107の取付位置とは反対の方向に向けて反射する。
【0037】
fθレンズ105は、走査速度と、ポリゴンミラー104により反射され、所定の光路を進み、感光体ドラム107上に集束するビームのドットとを制御するための周波数比が一定となるように補正を行い、レーザビームを反射光学系106に出射する。
【0038】
反射光学系106は、fθレンズ105から出射されたレーザビームを複数回反射して、感光体ドラム107の所定の範囲に集光する。
【0039】
このレーザプリンタ100は、ラスタスキャン方式を採用しており、所定の回転速度で回転するポリゴンミラー104及びfθレンズ105によって、レーザ光源101からのレーザビームLOを所定の範囲で走査し、反射光学系106を介して感光体ドラム107上に集光する。その結果、感光体ドラム107に荷電部分を露光し、感光体ドラム107上に静電潜像を記録し、これが用紙に印刷される。
【0040】
クロック供給回路108は、PLL回路を備えている。PLL回路は、制御信号によって周波数が制御される可変周波数発振器を備え、制御信号だけではなく、周波数も制御できる変調機能を有している。この変調機能は、制御信号値に対する発振周波数の比によって制御される。このPLL回路は、この変調処理が施されたクロック信号CLKopmを発生し、レーザ光源101に供給する。
【0041】
図7は、この実施例に係るPLL回路の具体的な構成を示すブロック図である。
【0042】
PLL回路108Aは、図7に示すように、負帰還回路からなり、位相検出器(PD)1081と、ループフィルタ1082と、周波数変調機能を有する電圧制御発振器(VCO)1083と、プログラマブルカウンタ(PC)1084とを備える。
【0043】
位相検出器1081は、基準信号Srとプログラマブルカウンタ1084からの分周信号Sdvとの位相を比較し、その差分に基づいた信号S1081をループフィルタ1082に供給する。
【0044】
ループフィルタ1082は、信号S1081に基づいて電圧制御発振器1083用の制御電圧Vcを生成し、電圧制御発振器1083に供給する。
【0045】
VCO1083は、デジタル/アナログ(D/A)変換器1085を備えており、D/A変換器1085からアナログ値として供給される変調速度(modulation rate)を用い、ループフィルタ1082の制御電圧Vcに基づいて周波数を変調することにより発振し、周波数fopmを有するクロック信号CLKopmを発生して、レーザ光源101及びプログラマブルカウンタ1084に出力する。
【0046】
プログラマブルカウンタ1084は、VCO1083の出力変調クロック信号CLKopmの周波数fopmを余りの出ない整数N(ここではN=24)で分周し、周波数fopm/Nを有する分周信号Sdvを位相検出器1081に供給する。
【0047】
次に、本発明に係る可変周波数発振器を実現するVCOについて、さらに詳細に説明する。
【0048】
一般的な可変周波数発振器として、図8に示すリング発振器がある。
【0049】
リング発振器200は、図8に示すように、リング状にカスケード接続された複数(図8R>8では3つ)のインバータINV201〜INV203と、電流源I201〜I203とを備えている。
【0050】
リング発振器200の発振周波数は、3つのパラメータVa、Cl、Icにより決定され、Vaはインバータ出力電圧の振幅であり、Clはインバータの出力に接続された負荷容量であり、Icは制御電流である。
【0051】
出力クロック信号CLKopの周波数fopは、インバータの段数により決定されるが、以下の式(1)で示す関係が存在する。
【0052】
fop ∝ Ic/ClVa ・・・(1)
【0053】
この可変周波数発振器は、入力として制御電流Icが直接供給される場合には、電流制御発振器(ICO)と呼ばれ、また、入力として制御電圧Vcが供給され、Icを制御する場合には、電圧制御発振器(VCO)と呼ばれる。例えば、VCOの場合、制御電圧Vcによって出力周波数fopが制御される。
【0054】
図9に示すように、制御電圧Vcによって決定されるVCO200Aに流れる制御電流Icから独立して、この制御電流Icに、電流源I204からのΔIcに比例した別の電流ΔIを、スイッチ201を介して加え、周波数fopmを有する変調クロック信号CLKopm出力を得る場合を考える。
【0055】
この場合、上述の場合と同様に、周波数及びC、V、Icは、上述の式(1)と同じになるので、上述の式(1)に基づいて以下の比例関係を有する。
【0056】
Ic:(Ic+ΔI) ∝ fop:fopm+Δf ・・・(2)
【0057】
上述のように、制御電流Icに定電流ΔIを加えることにより、図8の場合のクロック信号CLKopと比較して、出力クロック信号CLKopmの周波数を全体として上下させることが可能となる。
【0058】
図9のVCO200Aは、この実施例のVCO1083として用いることができる。
【0059】
この場合、出力クロック信号CLKopmは、一定の周波数比で上昇又は低下される。
【0060】
新たに加える電流ΔIを正又は負の値とすると、正の値のときは周波数を高めることができ、負の値のときは周波数を低めることがことができる。
【0061】
さらに制御性を向上させるために、制御電流Icに定電流ΔIを加えるのに加えて、この実施例のVCO1083(200B)を、図10に示すようなD/A(デジタル/アナログ)変換器として構成することができる。これは、制御電流Icをn(nは任意の数)で分割し、mビットの可変範囲(1/2、1/4、1/8、・・・、1/2m)を与えるように加算電流に重み付けを行い、スイッチSW202〜205によって加算電流を切り換える。
【0062】
図10において、I205は加算電流Ic/2nの電流源であり、I206は加算電流Ic/4nの電流源であり、I207は加算電流Ic/8nの電流源であり、・・・、I208は加算電流Ic/2mnの電流源である。
【0063】
VCO200Bにおいて、D/A変換器1085に入力されるmビットの入力デジタルコードdに対して、加算電流は以下の式により得られ、最大でIc/nの電流ΔIを加えることができる。
【0064】
ΔI=Ic・d/n2m ・・・(3)
【0065】
周波数の変調速度α=(Δfopm−Δfop)/Δfopを定義する際、周波数の変調速度αは、出力クロック信号の発振周波数fopに依存するのではなく、以下の関係を維持する。
【0066】
α=kd ・・・(4)
【0067】
ここで、kは入力デジタルコードdの変調速度を決定する係数である。これは、上述の式(1)から求められる発振周波数fopと、電流比nとを得るための比例関係により決定される。
【0068】
上述のように、この実施例に係るVCO1083の顕著な特徴は、D/A変換器1085に入力されるデジタルコードdによって周波数変調の変調速度を表すことができることである。
【0069】
基準信号に同期した変調パターン(modulation pattern)を生成すると、基準信号に同期するとともに、周波数変調特性を有するPLL回路を実現することができる。
【0070】
図2において角速度が変化すると、同期信号の周期が変化するが、この実施例において、VCOの変調は、発振周波数に基づいて変化するのではなく、その比率に基づいて変化することから、クロック周波数に対応する変調パターンを別に設ける必要はない。
【0071】
この結果、この実施例において、図10の周波数変調D/A変換器を備えるVCOを用いて、図7に示すようなPLL回路108Aを構成して周波数変調を行う場合、変調用デジタルコードを基準信号の周期内で変化させることによって得られる基準信号Srに同期した変調用のデジタル信号DGTを入力すると、制御コードの平均値に関わらず、PLL機構において安定したロック状態を達成することができる。
【0072】
図11(A)はPLL回路に供給される基準信号Srのタイムチャートであり、図11(B)は図3の変調機能を持たないPLL回路の出力クロック信号CLKopのタイムチャートであり、図11(C)は図7のPLL回路により変調された出力クロック信号CLKopmのタイムチャートであり、図11(D)はVCOの変調のためのデジタル信号DGTのタイムチャートである。
【0073】
すなわち、図11(A)及び図11(B)は、通常のVCOを用いてPLL回路を構成した場合の基準信号Srと同期クロックとの関係を示している。
【0074】
また、図11(A)、図11(C)及び図11(D)は、図10に示すような変調D/A変換器を備えたVCO200Bを用い、VCO変調のためのデジタル信号DGTを入力した場合の、基準信号Sr、デジタル入力信号、変調出力クロック信号CLKopmの関係を示している。
【0075】
いずれの場合も、基準信号における同期クロックの総数は24である。これはプログラマブルカウンタ(PC)のカウント値をN=24とした場合と同じである。
【0076】
この実施例では、図11(D)に示すように、VCO変調のためのデジタル信号DGTを、基準信号Srの1同期期間内の8クロック間隔毎に周波数が3段階に変化するようにする。
【0077】
この実施例では、具体的には、1走査期間を3つの期間に分割し、最大の第1のデジタル値d0を第1の期間t1(走査開始時から所定時間経過後までの期間)に供給し、最小の第2のデジタル値d1を、第1の期間t1に続く第2の期間t2(走査期間のほぼ中央の期間)に供給し、第1のデジタル値d0と第2のデジタル値d1の間の中間値d2を、第2の期間t2に続く第3の期間t3(走査期間の終了時までの期間)に供給する。
【0078】
VCO1083の変調度(modulation degree、速度)は、図11(C)からも明らかなように、変調デジタル信号DGTの値が大きくなるほど高くなる。
【0079】
すなわち、この実施例に係るVCO1083は、基準信号に同期した状態において発振周波数を変調することができる。
【0080】
なお、この実施例では、PLL回路で得られる基準信号に同期した状態における変調された逓倍クロック(multiplication clock)を倍数で分割することにより得られる信号は、PLL動作によって基準信号に完全に同期する。
【0081】
次に、図11(A)、図11(C)、図11(D)及び図12を参照して、上述の構成の動作を説明する。
【0082】
なお、図12は、図6のレーザプリンタにおいてポリゴンミラーによって反射され、円周上を走査するレーザビームの軌跡を示す模式図である。
【0083】
まず、第1の期間t1において、クロック供給回路108を構成するPLL回路108AのVCO1083のD/A変換器1085に対して、最大の第1のデジタル値d0を変調デジタル信号DGTとして供給する。
【0084】
PLL回路108Aは、位相検出器1081により、基準信号Srとプログラマブルカウンタ1084からの分周信号Sdvの位相を比較し、その差分に基づいた信号S1081をループフィルタ1082に供給する。
【0085】
ループフィルタ1082は、位相検出器1081からの信号S1081に基づいてVCO1083用の制御電圧Vcを生成し、VCO1083に供給する。
【0086】
VCO1083の発振周波数は、D/A変換器1085からアナログ値として供給される変調速度を用いて変調され、VCO1083は、図11(C)に示すように、ループフィルタ1082からの制御電圧Vcに基づいて変調周波数f0で発振を開始する。そして、周波数f0(fop)を有するクロック信号CLKopmを発生して、レーザ光源101及びプログラマブルカウンタ1084に供給する。
【0087】
さらに、プログラマブルカウンタ1084は、VCO1083の出力変調クロック信号CLKopmの周波数fopmを余りの出ない整数Nで分周し、周波数がfopm/Nの分周信号Sdvを位相検出器1081に供給する。
【0088】
レーザ光源101は、変調周波数f0を有するクロック信号CLKopmが供給され、クロック信号CLKopmに同期して、所定の変調処理が施されたレーザビームL0を出射する。レーザ光源101からのレーザビームL0は、図6に示すように、コリメータレンズ102で平行光に変換された後、シリンドリカルレンズ103により集束され、ポリゴンミラー104の光反射面に集光される。
【0089】
ポリゴンミラー104は、シリンドリカルレンズ103からのレーザビームを、その光反射面1041によって、感光体ドラム107の取付位置とは反対の方向に向けて反射する。その結果、レーザ光源101からのレーザビームL0は、所定の回転速度で回転するポリゴンミラー104及びfθレンズ105により所定の範囲を走査し、反射光学系106を介して感光体ドラム107の一端から所定の領域に照射される。
【0090】
この場合、レーザビームは図12中T1で示す範囲を走査する。
【0091】
次に、第2の期間t2において、クロック供給回路108を構成するPLL回路108AのVCO1083のD/A変換器1085に対して、最小の第2のデジタル値d1を変調デジタル信号DGTとして供給する。
【0092】
PLL回路108AのVCO1083の発振周波数は、D/A変換器1085からアナログ値として供給される変調速度によって変調され、VCO0183は、図11(C)に示すように、ループフィルタ1082からの制御電圧Vcに基づいてf0よりも低い変調周波数f1で発振を開始する。そして、低い周波数f1(fopm)を有するクロック信号CLKopmを発生して、レーザ光源101及びプログラマブルカウンタ1084に供給する。
【0093】
レーザ光源101は、変調周波数f1を有するクロック信号CLKopmが供給され、クロック信号CLKopmに同期して、所定の変調処理が施されたレーザビームL0を出射する。レーザ光源101からのレーザビームL0は、コリメータレンズ102で平行光に変換され、シリンドリカルレンズ103により集束され、ポリゴンミラー104の光反射面に集光される。
【0094】
ポリゴンミラー104は、シリンドリカルレンズ103からのレーザビームを、その光反射面1041によって、感光体ドラム107の取付位置とは反対の方向に向けて反射する。その結果、レーザ光源101からのレーザビームL0は、所定の回転速度で回転するポリゴンミラー104及びfθレンズ105により所定の範囲を走査し、反射光学系106を介して感光体ドラム107のほぼ中央領域に照射される。
【0095】
この場合、レーザビームは図12中T2で示す範囲を走査する。
【0096】
次に、第3の期間t3において、クロック供給回路108を構成するPLL回路108AのVCO1083のD/A変換器1085に対して、中間値である第3のデジタル値d2を変調デジタル信号DGTとして供給する。
【0097】
PLL回路108AのVCO1083の発振周波数は、D/A変換器1085からアナログ値として供給される変調速度よって変調され、VCO1083は、図11(C)に示すように、ループフィルタ1082からの制御電圧Vcに基づいてf1よりも高い変調周波数f2で発振を開始する。そして、周波数f2(fopm)を有するクロック信号CLKopmを発生して、レーザ光源101及びプログラマブルカウンタ1084に供給する。
【0098】
レーザ光源101は、変調周波数f2を有するクロック信号CLKopmが供給され、クロック信号CLKopmに同期して、所定の変調処理が施されたレーザビームL0を出射する。レーザ光源101からのレーザビームL0は、コリメータレンズ102で平行光に変換され、シリンドリカルレンズ103により集束され、ポリゴンミラー104の光反射面に集光される。
【0099】
ポリゴンミラー104は、シリンドリカルレンズ103からのレーザビームを、その光反射面1041によって、感光体ドラム107の取付位置とは反対の方向に向けて反射する。その結果、レーザ光源101からのレーザビームL0は、所定の回転速度で回転するポリゴンミラー104及びfθレンズ105により所定の範囲を走査し、反射光学系106を介して感光体ドラム107の他端の領域に照射される。
【0100】
この場合、レーザビームは図12中T3で示す範囲を走査する。
【0101】
上述のように、本発明では、D/A変換器1085を備えたVCO1083を用いてPLL回路を構成し、ループフィルタ1082からの制御電圧Vcに基づいてD/A変換器1085からアナログ値として供給される変調速度によって周波数を変調した後に発振を開始し、周波数fopmのクロック信号CLKopmを発生してレーザ光源101に供給することにより、クロック周期をデジタル的に変調することが可能な可変周波数発振器を容易に構成することができ、PLL同期状態を維持したまま、同期期間において周波数変調を容易に行うことができる。
【0102】
さらに、アナログ量の電圧によりVCOを制御することから、外部からソフトウェアによってデジタル的に制御のするためのD/A変換器が必要となるが、この実施例では、VCOはD/A変換器を内蔵している。したがって、変調量をデジタル値としてそのまま取り扱うことができる。また、D/A変換器に変調機能と発振周波数比例機能を与えることができる。
【0103】
なお、この実施例においては、レーザプリンタを例として説明したが、本発明は、これに限定されるものではなく、周波数変調を必要とする用途であれば、いずれの場合にも用いることができることは明らかである。レーザプリンタ以外の用途としては、例えば、デジタル複写機、電子銃の水平走査を行うビデオ装置、液晶プロジェクタ等がある。
【0104】
また、上述の実施例は、D/A変換器を介してデジタル値により変調度を制御することによりVCOの発振周波数を変調するように構成したが、他の構成も可能である。
【0105】
例えば図13に示すように、他の構成によりPLL回路108Bの同期期間において発振周波数を変調するために、変調用の制御電圧信号SVcを加えるための新たな入力線と、VCO1083の制御電圧Vcの入力系に加算信号を生成する回路1080とを設けることが可能である。
【0106】
なお、PLL回路108Bにおいて、制御電圧Vcの変化の絶対値がそのまま発振周波数の変化の絶対値となるため、VCO1083の発振周波数が高いほど変化は小さくなり、逆に発振周波数が低いほど変化は大きくなるよう見える。
【0107】
その結果、比率を一定に維持するには、制御電圧Vcに基づいて変化する電圧を制御する回路を設けることが好ましい。
【0108】
なお、上述の実施例は本発明の容易に理解できるように説明したが、本発明は、この実施例に限定させるものではない。したがって、上述の実施例で開示した構成要素には、本発明の技術分野に属する設計上の変更や同等物は全て含まれる。
【図面の簡単な説明】
【0109】
【図1】レーザプリンタの構成を示す模式図である。
【図2】レーザプリンタにおいてポリゴンミラーによって反射され、円周上を走査するレーザビームの軌跡を示す模式図である。
【図3】図1のレーザプリンタにおけるレーザ光源のクロック制御系で用いられる一般的なPLL回路の具体的な構成を示すブロック図である。
【図4】(A)は図3のPLL回路に供給される基準信号のタイムチャートであり、(B)はPLL回路の出力信号のタイムチャートである。
【図5】レーザプリンタにおける光学系の位置ずれを説明するための図である。
【図6】本発明に係るPLL回路を用いたレーザプリンタのラスタスキャン出力方式の基本的な構成を示す模式図である。
【図7】実施例に係るPLL回路の具体的な構成を示すブロック図である。
【図8】一般的な種類の可変周波数発振器としてのリング発振器の構成を示す回路図である。
【図9】本発明に係る、電流を加えるように構成された電圧制御発振器の構成を示す回路図である。
【図10】本発明に係る、重み付けされた電流を加えるように構成された電圧制御発振器の構成を示す回路図である。
【図11】(A)はPLL回路に供給される基準信号Srのタイムチャートであり、(B)は変調機能を持たない図3のPLL回路の出力クロック信号CLKopのタイムチャートであり、(C)は図7のPLL回路により変調されたときの出力クロック信号CLKopmのタイムチャートであり、(D)は電圧制御発振器の変調のためのデジタル信号DGTのタイムチャートである。
【図12】図6のレーザプリンタにおいてポリゴンミラーによって反射され、円周上を走査するレーザビームの軌跡を示す模式図である。
【図13】変調機能を備えたPLL回路の他の具体的な構成を示すブロック図である。
【技術分野】
【0001】
本発明は、可変周波数発振器に関し、例えば位相同期回路内に設けられている位相同期ループ回路(PLL回路)に用いられる可変周波数発振器に関する。
【背景技術】
【0002】
図1は、レーザプリンタの一般的な構成の具体例を示す図である。
【0003】
レーザプリンタ1では、通常、ラスタスキャン出力方式が用いられている。レーザ光源2からのレーザビームLOは、所定の回転速度で回転するポリゴンミラー3によって所定の範囲を走査し、感光体ドラム4上に集束される。これにより、感光体ドラム4に荷電部分が露光され、感光体ドラム4に静電潜像が記録され、これが用紙に印刷される。
【0004】
図2は、レーザビームLOがポリゴンミラー3によって反射され、円周上を走査するときの軌跡を示す模式図である。図2において、実線Aは平面への画像の転写を示し、曲線Bは一定速度の走査軌跡を示す。
【0005】
レーザプリンタ1において、所定の回転速度で回転するポリゴンミラー3によってレーザビームLOが走査され、平面上、すなわち感光体ドラム4上に集束されたとき、ポリゴンミラー3の回転速度が一定であることから、感光体ドラム4上を走査するレーザビームLOの速度と、1ライン上に1画素を形成するドットを制御するための周波数比とは一定とならず、印刷に歪みが生じる。
【0006】
歪みを防止するため、図1のレーザプリンタ1は、ポリゴンミラー3から感光体ドラム4までの光路上にfθレンズ5等を備え、この光学系を用いて、走査速度と感光体ドラム4上に集束されるレーザビームのドットを制御するための周波数比を一定にしている。
【0007】
しかしながら、上述の構成を有するレーザプリンタでは、fθレンズを用いた光学系による補正精度を超えるレーザビームの微調整が必要である。この微調整は、クロックを発生するPLL回路において、クロック周波数を微調整する高精度の制御によって行われる。
【0008】
図3は、例えば図1のレーザプリンタ1におけるレーザ光源2のクロック制御系に用いられる一般的なPLL回路の構成の具体例を示すブロック図である。また、図4(A)は、PLL回路に供給される基準信号のタイムチャートであり、図4(B)はPLL回路の出力クロック信号のタイムチャートである。
【0009】
図3に示すように、PLL回路6は、負帰還回路からなり、位相検出器(PD)61と、ループフィルタ(LPF)62と、電圧制御発振器(VCO)63と、プログラマブルカウンタ(PC)64とを備える。
【0010】
位相検出器61は、基準信号Srとプログラマブルカウンタ64からの分周信号Sdvとの位相を比較し、その差分に基づいた信号S61をループフィルタ62に供給する。
【0011】
ループフィルタ62は、位相検出器61からの信号S61に基づいてVCO63用の制御電圧Vcを生成し、VCO63に供給する。
【0012】
VCO63は、ループフィルタ62からの制御電圧Vcに基づいた周波数で発振し、周波数がfopのクロック信号CLKopを発生してレーザ光源2及びプログラマブルカウンタ64に供給する。
【0013】
プログラマブルカウンタ64は、VCO63の出力クロック信号CLKopの周波数fopを余りが出ない整数N(ここではN=24)で分周し、周波数がfop/Nの分周信号Sdvを位相検出器61に供給する。
【0014】
このような構成のPLL回路6では、図4(A)及び図4(B)に示すように、基準信号Srの周波数frが固定されていることから、出力クロック信号CLKopは、fop=Nfrで計算される一定の周波数fopで、基準信号Srに同期して発生され、レーザ光源2に供給される。
【0015】
しかしながら、上述のPLL回路6を用いたレーザプリンタ1でも、図5に示す光学系の位置ずれを防止することはできない。
【0016】
特にカラー印刷の場合、異なる色用のレーザビームで同じ位置を走査するので、光学系の補正精度における誤差が直接的に色のずれとして現れる。
【発明の開示】
【発明が解決しようとする課題】
【0017】
本発明の目的は、制御信号だけではなく、周波数も制御可能な変調機能を有する発振器、及びその発振器を用いた位相同期ループ回路を提供することである。
【課題を解決するための手段】
【0018】
上述の目的を達成するため、本発明は、第1の側面として、制御信号に基づく周波数で発振する発振器において、上記制御信号に変調信号を加えることによって周波数を変調する変調手段を備える発振器を提供する。
【0019】
好ましくは、変調手段の変調速度(modulation rate)は、変調信号値に対する発振周波数の比によって制御される。
【0020】
より好ましくは、変調信号値はデジタル的に与えられるものである。
【0021】
また、本発明は、第2の側面として、インバータ又はバッファ及び制御信号により遅延値が制御されるカスケード接続された複数の遅延段を有し、反転位相により閉ループを形成するリング発振器であって、複数の遅延段の一部において制御信号に変調信号を加えることにより発振周波数を変調する変調手段を備えるリング発振器を提供する。
【0022】
好ましくは、変調手段の変調速度は、変調信号値に対する発振周波数の比によって制御される。
【0023】
より好ましくは、変調信号値は、制御信号値を1/nにし、さらに、mビットの可変範囲を有するように重み付けされる。
【0024】
また、本発明は、第3の側面として、出力信号の帰還信号と基準信号との位相を比較して、位相差を示す信号を出力する位相検出器と、位相検出器の出力信号が供給され、位相差をなくすための制御信号を出力するループフィルタと、ループフィルタからの制御信号に基づく周波数で発振する発振器とを備え、発振器は、制御信号に変調信号を加えることによって周波数を変調する変調手段を備える位相同期ループ回路(PLL回路)を提供する。
【0025】
好ましくは、発振器において、ループフィルタの制御信号により第2の制御信号が制御され、この第2の制御信号により周波数が制御される。
【0026】
また、本発明は、第4の側面として、出力信号の帰還信号と基準信号との位相を比較し、位相差を示す信号を出力する位相検出器と、上記位相検出器の出力信号が供給され、上記位相差をなくすための制御信号を出力するループフィルタと、上記ループフィルタからの制御信号に基づく周波数で発振する発振器とを備え、発振器は、インバータ又はバッファ及び制御信号により遅延値が制御されるカスケード接続された複数の遅延段を有し、反転位相により閉ループを形成するリング発振器からなり、複数の遅延段の一部において上記制御信号に変調信号を加えることにより発振周波数を変調する変調手段を備えるPLL回路を提供する。
【0027】
本発明によれば、基準同期信号に同期した、PLL回路により得られる逓倍クロック(multiplication clock)は、その同期信号において周波数変調されない。
【0028】
例えば、PLL回路内の発振器は、例えばデジタル値として与えられる変調速度により周波数変調を行い、ループフィルタの制御電圧Vcに対応する変調周波数で発振することにより、変調周波数を有するクロック信号を生成する。クロック信号は、ラスタスキャン出力方式の光源に供給される。
【0029】
本発明の上述及び他の目的並びに特徴については、添付図面を参照して以下に説明する好ましい実施形態の説明から、より明らかになるであろう。
【発明を実施するための最良の形態】
【0030】
以下、図面を参照して、本発明の実施例を説明する。
【0031】
図6は、本発明に係る位相同期ループ回路(PLL回路)を用いたレーザプリンタのラスタスキャン出力方式の基本的な構成を示す模式図である。
【0032】
ラスタスキャン出力方式のレーザプリンタ100は、図6に示すように、レーザ光源101と、コリメータレンズ102と、シリンドリカルレンズ103と、ポリゴンミラー104と、fθレンズ105と、反射光学系106と、感光体ドラム107と、クロック供給回路108とを備えている。
【0033】
レーザ光源101は、クロック供給回路108から供給される後述の周波数変調クロック信号CLKopmに同期して、所定の変調処理が施されたレーザビームLOを、コリメータレンズ102に出射する。
【0034】
コリメータレンズ102は、レーザ光源101から出射された変調レーザビームLOを平行光に変換して、シリンドリカルレンズ103に出射する。
【0035】
シリンドリカルレンズ103は、コリメータレンズ102によって平行光に変換されたレーザビームを、ポリゴンミラー104の光反射面に集光する。
【0036】
ポリゴンミラー104は、所定の回転速度で回転しており、複数の光反射面を有し、シリンドリカルレンズ103からのレーザビームを感光体ドラム107の取付位置とは反対の方向に向けて反射する。
【0037】
fθレンズ105は、走査速度と、ポリゴンミラー104により反射され、所定の光路を進み、感光体ドラム107上に集束するビームのドットとを制御するための周波数比が一定となるように補正を行い、レーザビームを反射光学系106に出射する。
【0038】
反射光学系106は、fθレンズ105から出射されたレーザビームを複数回反射して、感光体ドラム107の所定の範囲に集光する。
【0039】
このレーザプリンタ100は、ラスタスキャン方式を採用しており、所定の回転速度で回転するポリゴンミラー104及びfθレンズ105によって、レーザ光源101からのレーザビームLOを所定の範囲で走査し、反射光学系106を介して感光体ドラム107上に集光する。その結果、感光体ドラム107に荷電部分を露光し、感光体ドラム107上に静電潜像を記録し、これが用紙に印刷される。
【0040】
クロック供給回路108は、PLL回路を備えている。PLL回路は、制御信号によって周波数が制御される可変周波数発振器を備え、制御信号だけではなく、周波数も制御できる変調機能を有している。この変調機能は、制御信号値に対する発振周波数の比によって制御される。このPLL回路は、この変調処理が施されたクロック信号CLKopmを発生し、レーザ光源101に供給する。
【0041】
図7は、この実施例に係るPLL回路の具体的な構成を示すブロック図である。
【0042】
PLL回路108Aは、図7に示すように、負帰還回路からなり、位相検出器(PD)1081と、ループフィルタ1082と、周波数変調機能を有する電圧制御発振器(VCO)1083と、プログラマブルカウンタ(PC)1084とを備える。
【0043】
位相検出器1081は、基準信号Srとプログラマブルカウンタ1084からの分周信号Sdvとの位相を比較し、その差分に基づいた信号S1081をループフィルタ1082に供給する。
【0044】
ループフィルタ1082は、信号S1081に基づいて電圧制御発振器1083用の制御電圧Vcを生成し、電圧制御発振器1083に供給する。
【0045】
VCO1083は、デジタル/アナログ(D/A)変換器1085を備えており、D/A変換器1085からアナログ値として供給される変調速度(modulation rate)を用い、ループフィルタ1082の制御電圧Vcに基づいて周波数を変調することにより発振し、周波数fopmを有するクロック信号CLKopmを発生して、レーザ光源101及びプログラマブルカウンタ1084に出力する。
【0046】
プログラマブルカウンタ1084は、VCO1083の出力変調クロック信号CLKopmの周波数fopmを余りの出ない整数N(ここではN=24)で分周し、周波数fopm/Nを有する分周信号Sdvを位相検出器1081に供給する。
【0047】
次に、本発明に係る可変周波数発振器を実現するVCOについて、さらに詳細に説明する。
【0048】
一般的な可変周波数発振器として、図8に示すリング発振器がある。
【0049】
リング発振器200は、図8に示すように、リング状にカスケード接続された複数(図8R>8では3つ)のインバータINV201〜INV203と、電流源I201〜I203とを備えている。
【0050】
リング発振器200の発振周波数は、3つのパラメータVa、Cl、Icにより決定され、Vaはインバータ出力電圧の振幅であり、Clはインバータの出力に接続された負荷容量であり、Icは制御電流である。
【0051】
出力クロック信号CLKopの周波数fopは、インバータの段数により決定されるが、以下の式(1)で示す関係が存在する。
【0052】
fop ∝ Ic/ClVa ・・・(1)
【0053】
この可変周波数発振器は、入力として制御電流Icが直接供給される場合には、電流制御発振器(ICO)と呼ばれ、また、入力として制御電圧Vcが供給され、Icを制御する場合には、電圧制御発振器(VCO)と呼ばれる。例えば、VCOの場合、制御電圧Vcによって出力周波数fopが制御される。
【0054】
図9に示すように、制御電圧Vcによって決定されるVCO200Aに流れる制御電流Icから独立して、この制御電流Icに、電流源I204からのΔIcに比例した別の電流ΔIを、スイッチ201を介して加え、周波数fopmを有する変調クロック信号CLKopm出力を得る場合を考える。
【0055】
この場合、上述の場合と同様に、周波数及びC、V、Icは、上述の式(1)と同じになるので、上述の式(1)に基づいて以下の比例関係を有する。
【0056】
Ic:(Ic+ΔI) ∝ fop:fopm+Δf ・・・(2)
【0057】
上述のように、制御電流Icに定電流ΔIを加えることにより、図8の場合のクロック信号CLKopと比較して、出力クロック信号CLKopmの周波数を全体として上下させることが可能となる。
【0058】
図9のVCO200Aは、この実施例のVCO1083として用いることができる。
【0059】
この場合、出力クロック信号CLKopmは、一定の周波数比で上昇又は低下される。
【0060】
新たに加える電流ΔIを正又は負の値とすると、正の値のときは周波数を高めることができ、負の値のときは周波数を低めることがことができる。
【0061】
さらに制御性を向上させるために、制御電流Icに定電流ΔIを加えるのに加えて、この実施例のVCO1083(200B)を、図10に示すようなD/A(デジタル/アナログ)変換器として構成することができる。これは、制御電流Icをn(nは任意の数)で分割し、mビットの可変範囲(1/2、1/4、1/8、・・・、1/2m)を与えるように加算電流に重み付けを行い、スイッチSW202〜205によって加算電流を切り換える。
【0062】
図10において、I205は加算電流Ic/2nの電流源であり、I206は加算電流Ic/4nの電流源であり、I207は加算電流Ic/8nの電流源であり、・・・、I208は加算電流Ic/2mnの電流源である。
【0063】
VCO200Bにおいて、D/A変換器1085に入力されるmビットの入力デジタルコードdに対して、加算電流は以下の式により得られ、最大でIc/nの電流ΔIを加えることができる。
【0064】
ΔI=Ic・d/n2m ・・・(3)
【0065】
周波数の変調速度α=(Δfopm−Δfop)/Δfopを定義する際、周波数の変調速度αは、出力クロック信号の発振周波数fopに依存するのではなく、以下の関係を維持する。
【0066】
α=kd ・・・(4)
【0067】
ここで、kは入力デジタルコードdの変調速度を決定する係数である。これは、上述の式(1)から求められる発振周波数fopと、電流比nとを得るための比例関係により決定される。
【0068】
上述のように、この実施例に係るVCO1083の顕著な特徴は、D/A変換器1085に入力されるデジタルコードdによって周波数変調の変調速度を表すことができることである。
【0069】
基準信号に同期した変調パターン(modulation pattern)を生成すると、基準信号に同期するとともに、周波数変調特性を有するPLL回路を実現することができる。
【0070】
図2において角速度が変化すると、同期信号の周期が変化するが、この実施例において、VCOの変調は、発振周波数に基づいて変化するのではなく、その比率に基づいて変化することから、クロック周波数に対応する変調パターンを別に設ける必要はない。
【0071】
この結果、この実施例において、図10の周波数変調D/A変換器を備えるVCOを用いて、図7に示すようなPLL回路108Aを構成して周波数変調を行う場合、変調用デジタルコードを基準信号の周期内で変化させることによって得られる基準信号Srに同期した変調用のデジタル信号DGTを入力すると、制御コードの平均値に関わらず、PLL機構において安定したロック状態を達成することができる。
【0072】
図11(A)はPLL回路に供給される基準信号Srのタイムチャートであり、図11(B)は図3の変調機能を持たないPLL回路の出力クロック信号CLKopのタイムチャートであり、図11(C)は図7のPLL回路により変調された出力クロック信号CLKopmのタイムチャートであり、図11(D)はVCOの変調のためのデジタル信号DGTのタイムチャートである。
【0073】
すなわち、図11(A)及び図11(B)は、通常のVCOを用いてPLL回路を構成した場合の基準信号Srと同期クロックとの関係を示している。
【0074】
また、図11(A)、図11(C)及び図11(D)は、図10に示すような変調D/A変換器を備えたVCO200Bを用い、VCO変調のためのデジタル信号DGTを入力した場合の、基準信号Sr、デジタル入力信号、変調出力クロック信号CLKopmの関係を示している。
【0075】
いずれの場合も、基準信号における同期クロックの総数は24である。これはプログラマブルカウンタ(PC)のカウント値をN=24とした場合と同じである。
【0076】
この実施例では、図11(D)に示すように、VCO変調のためのデジタル信号DGTを、基準信号Srの1同期期間内の8クロック間隔毎に周波数が3段階に変化するようにする。
【0077】
この実施例では、具体的には、1走査期間を3つの期間に分割し、最大の第1のデジタル値d0を第1の期間t1(走査開始時から所定時間経過後までの期間)に供給し、最小の第2のデジタル値d1を、第1の期間t1に続く第2の期間t2(走査期間のほぼ中央の期間)に供給し、第1のデジタル値d0と第2のデジタル値d1の間の中間値d2を、第2の期間t2に続く第3の期間t3(走査期間の終了時までの期間)に供給する。
【0078】
VCO1083の変調度(modulation degree、速度)は、図11(C)からも明らかなように、変調デジタル信号DGTの値が大きくなるほど高くなる。
【0079】
すなわち、この実施例に係るVCO1083は、基準信号に同期した状態において発振周波数を変調することができる。
【0080】
なお、この実施例では、PLL回路で得られる基準信号に同期した状態における変調された逓倍クロック(multiplication clock)を倍数で分割することにより得られる信号は、PLL動作によって基準信号に完全に同期する。
【0081】
次に、図11(A)、図11(C)、図11(D)及び図12を参照して、上述の構成の動作を説明する。
【0082】
なお、図12は、図6のレーザプリンタにおいてポリゴンミラーによって反射され、円周上を走査するレーザビームの軌跡を示す模式図である。
【0083】
まず、第1の期間t1において、クロック供給回路108を構成するPLL回路108AのVCO1083のD/A変換器1085に対して、最大の第1のデジタル値d0を変調デジタル信号DGTとして供給する。
【0084】
PLL回路108Aは、位相検出器1081により、基準信号Srとプログラマブルカウンタ1084からの分周信号Sdvの位相を比較し、その差分に基づいた信号S1081をループフィルタ1082に供給する。
【0085】
ループフィルタ1082は、位相検出器1081からの信号S1081に基づいてVCO1083用の制御電圧Vcを生成し、VCO1083に供給する。
【0086】
VCO1083の発振周波数は、D/A変換器1085からアナログ値として供給される変調速度を用いて変調され、VCO1083は、図11(C)に示すように、ループフィルタ1082からの制御電圧Vcに基づいて変調周波数f0で発振を開始する。そして、周波数f0(fop)を有するクロック信号CLKopmを発生して、レーザ光源101及びプログラマブルカウンタ1084に供給する。
【0087】
さらに、プログラマブルカウンタ1084は、VCO1083の出力変調クロック信号CLKopmの周波数fopmを余りの出ない整数Nで分周し、周波数がfopm/Nの分周信号Sdvを位相検出器1081に供給する。
【0088】
レーザ光源101は、変調周波数f0を有するクロック信号CLKopmが供給され、クロック信号CLKopmに同期して、所定の変調処理が施されたレーザビームL0を出射する。レーザ光源101からのレーザビームL0は、図6に示すように、コリメータレンズ102で平行光に変換された後、シリンドリカルレンズ103により集束され、ポリゴンミラー104の光反射面に集光される。
【0089】
ポリゴンミラー104は、シリンドリカルレンズ103からのレーザビームを、その光反射面1041によって、感光体ドラム107の取付位置とは反対の方向に向けて反射する。その結果、レーザ光源101からのレーザビームL0は、所定の回転速度で回転するポリゴンミラー104及びfθレンズ105により所定の範囲を走査し、反射光学系106を介して感光体ドラム107の一端から所定の領域に照射される。
【0090】
この場合、レーザビームは図12中T1で示す範囲を走査する。
【0091】
次に、第2の期間t2において、クロック供給回路108を構成するPLL回路108AのVCO1083のD/A変換器1085に対して、最小の第2のデジタル値d1を変調デジタル信号DGTとして供給する。
【0092】
PLL回路108AのVCO1083の発振周波数は、D/A変換器1085からアナログ値として供給される変調速度によって変調され、VCO0183は、図11(C)に示すように、ループフィルタ1082からの制御電圧Vcに基づいてf0よりも低い変調周波数f1で発振を開始する。そして、低い周波数f1(fopm)を有するクロック信号CLKopmを発生して、レーザ光源101及びプログラマブルカウンタ1084に供給する。
【0093】
レーザ光源101は、変調周波数f1を有するクロック信号CLKopmが供給され、クロック信号CLKopmに同期して、所定の変調処理が施されたレーザビームL0を出射する。レーザ光源101からのレーザビームL0は、コリメータレンズ102で平行光に変換され、シリンドリカルレンズ103により集束され、ポリゴンミラー104の光反射面に集光される。
【0094】
ポリゴンミラー104は、シリンドリカルレンズ103からのレーザビームを、その光反射面1041によって、感光体ドラム107の取付位置とは反対の方向に向けて反射する。その結果、レーザ光源101からのレーザビームL0は、所定の回転速度で回転するポリゴンミラー104及びfθレンズ105により所定の範囲を走査し、反射光学系106を介して感光体ドラム107のほぼ中央領域に照射される。
【0095】
この場合、レーザビームは図12中T2で示す範囲を走査する。
【0096】
次に、第3の期間t3において、クロック供給回路108を構成するPLL回路108AのVCO1083のD/A変換器1085に対して、中間値である第3のデジタル値d2を変調デジタル信号DGTとして供給する。
【0097】
PLL回路108AのVCO1083の発振周波数は、D/A変換器1085からアナログ値として供給される変調速度よって変調され、VCO1083は、図11(C)に示すように、ループフィルタ1082からの制御電圧Vcに基づいてf1よりも高い変調周波数f2で発振を開始する。そして、周波数f2(fopm)を有するクロック信号CLKopmを発生して、レーザ光源101及びプログラマブルカウンタ1084に供給する。
【0098】
レーザ光源101は、変調周波数f2を有するクロック信号CLKopmが供給され、クロック信号CLKopmに同期して、所定の変調処理が施されたレーザビームL0を出射する。レーザ光源101からのレーザビームL0は、コリメータレンズ102で平行光に変換され、シリンドリカルレンズ103により集束され、ポリゴンミラー104の光反射面に集光される。
【0099】
ポリゴンミラー104は、シリンドリカルレンズ103からのレーザビームを、その光反射面1041によって、感光体ドラム107の取付位置とは反対の方向に向けて反射する。その結果、レーザ光源101からのレーザビームL0は、所定の回転速度で回転するポリゴンミラー104及びfθレンズ105により所定の範囲を走査し、反射光学系106を介して感光体ドラム107の他端の領域に照射される。
【0100】
この場合、レーザビームは図12中T3で示す範囲を走査する。
【0101】
上述のように、本発明では、D/A変換器1085を備えたVCO1083を用いてPLL回路を構成し、ループフィルタ1082からの制御電圧Vcに基づいてD/A変換器1085からアナログ値として供給される変調速度によって周波数を変調した後に発振を開始し、周波数fopmのクロック信号CLKopmを発生してレーザ光源101に供給することにより、クロック周期をデジタル的に変調することが可能な可変周波数発振器を容易に構成することができ、PLL同期状態を維持したまま、同期期間において周波数変調を容易に行うことができる。
【0102】
さらに、アナログ量の電圧によりVCOを制御することから、外部からソフトウェアによってデジタル的に制御のするためのD/A変換器が必要となるが、この実施例では、VCOはD/A変換器を内蔵している。したがって、変調量をデジタル値としてそのまま取り扱うことができる。また、D/A変換器に変調機能と発振周波数比例機能を与えることができる。
【0103】
なお、この実施例においては、レーザプリンタを例として説明したが、本発明は、これに限定されるものではなく、周波数変調を必要とする用途であれば、いずれの場合にも用いることができることは明らかである。レーザプリンタ以外の用途としては、例えば、デジタル複写機、電子銃の水平走査を行うビデオ装置、液晶プロジェクタ等がある。
【0104】
また、上述の実施例は、D/A変換器を介してデジタル値により変調度を制御することによりVCOの発振周波数を変調するように構成したが、他の構成も可能である。
【0105】
例えば図13に示すように、他の構成によりPLL回路108Bの同期期間において発振周波数を変調するために、変調用の制御電圧信号SVcを加えるための新たな入力線と、VCO1083の制御電圧Vcの入力系に加算信号を生成する回路1080とを設けることが可能である。
【0106】
なお、PLL回路108Bにおいて、制御電圧Vcの変化の絶対値がそのまま発振周波数の変化の絶対値となるため、VCO1083の発振周波数が高いほど変化は小さくなり、逆に発振周波数が低いほど変化は大きくなるよう見える。
【0107】
その結果、比率を一定に維持するには、制御電圧Vcに基づいて変化する電圧を制御する回路を設けることが好ましい。
【0108】
なお、上述の実施例は本発明の容易に理解できるように説明したが、本発明は、この実施例に限定させるものではない。したがって、上述の実施例で開示した構成要素には、本発明の技術分野に属する設計上の変更や同等物は全て含まれる。
【図面の簡単な説明】
【0109】
【図1】レーザプリンタの構成を示す模式図である。
【図2】レーザプリンタにおいてポリゴンミラーによって反射され、円周上を走査するレーザビームの軌跡を示す模式図である。
【図3】図1のレーザプリンタにおけるレーザ光源のクロック制御系で用いられる一般的なPLL回路の具体的な構成を示すブロック図である。
【図4】(A)は図3のPLL回路に供給される基準信号のタイムチャートであり、(B)はPLL回路の出力信号のタイムチャートである。
【図5】レーザプリンタにおける光学系の位置ずれを説明するための図である。
【図6】本発明に係るPLL回路を用いたレーザプリンタのラスタスキャン出力方式の基本的な構成を示す模式図である。
【図7】実施例に係るPLL回路の具体的な構成を示すブロック図である。
【図8】一般的な種類の可変周波数発振器としてのリング発振器の構成を示す回路図である。
【図9】本発明に係る、電流を加えるように構成された電圧制御発振器の構成を示す回路図である。
【図10】本発明に係る、重み付けされた電流を加えるように構成された電圧制御発振器の構成を示す回路図である。
【図11】(A)はPLL回路に供給される基準信号Srのタイムチャートであり、(B)は変調機能を持たない図3のPLL回路の出力クロック信号CLKopのタイムチャートであり、(C)は図7のPLL回路により変調されたときの出力クロック信号CLKopmのタイムチャートであり、(D)は電圧制御発振器の変調のためのデジタル信号DGTのタイムチャートである。
【図12】図6のレーザプリンタにおいてポリゴンミラーによって反射され、円周上を走査するレーザビームの軌跡を示す模式図である。
【図13】変調機能を備えたPLL回路の他の具体的な構成を示すブロック図である。
【特許請求の範囲】
【請求項1】
制御信号に基づく周波数で発振する発振器において、
上記制御信号に変調信号を加えることによって周波数を変調する変調手段を備える発振器。
【請求項2】
上記変調手段の変調速度は、上記変調信号値に対する発振周波数の比によって制御されることを特徴する請求項1に記載の発振器。
【請求項3】
上記変調信号値は、デジタル的に与えられることを特徴とする請求項2に記載の発振器。
【請求項4】
インバータ又はバッファ及び制御信号により遅延値が制御されるカスケード接続された複数の遅延段を有し、反転位相により閉ループを形成するリング発振器からなり、
上記複数の遅延段の一部において上記制御信号に変調信号を加えることにより発振周波数を変調する変調手段を備える請求項1に記載の発振器。
【請求項5】
上記変調手段の変調速度は、上記変調信号値に対する発振周波数の比によって制御されることを特徴とする請求項4に記載の発振器。
【請求項6】
上記変調信号値は、上記制御信号値を1/nにするとともに、さらにmビットの可変範囲を有するように重み付けされることを特徴とする請求項5に記載の発振器。
【請求項7】
出力信号の帰還信号と基準信号との位相を比較し、位相差を示す信号を出力する位相検出器と、
上記位相検出器の出力信号が供給され、上記位相差をなくすための制御信号を出力するループフィルタと、
上記ループフィルタからの制御信号に基づく周波数で発振する発振器とを備え、
上記発振器は、上記制御信号に変調信号を加えることによって周波数を変調する変調手段を備えることを特徴とする位相同期ループ回路。
【請求項8】
上記変調手段の変調速度は、上記変調信号値に対する発振周波数の比によって制御されることを特徴とする請求項7に記載の位相同期ループ回路。
【請求項9】
上記変調信号値は、デジタル的に与えられることを特徴とする請求項8に記載の位相同期ループ回路。
【請求項10】
上記発振器において、上記ループフィルタの制御信号により第2の制御信号が制御され、該第2の制御信号により周波数が制御されることを特徴とする請求項7に記載の位相同期ループ回路。
【請求項11】
上記発振器は、インバータ又はバッファ及び制御信号により遅延値が制御されるカスケード接続された複数の遅延段を有し、反転位相により閉ループを形成するリング発振器からなり、
上記複数の遅延段の一部において上記制御信号に変調信号を加えることにより発振周波数を変調する変調手段を備えることを特徴とする請求項7に記載の位相同期ループ回路。
【請求項12】
上記変調手段の変調速度は、上記変調信号値に対する発振周波数の比によって制御されることを特徴とする請求項11に記載の位相同期ループ回路。
【請求項13】
上記変調信号値は、上記制御信号値を1/nにするとともに、さらにmビットの可変範囲を有するように重み付けされることを特徴とする請求項12に記載の位相同期ループ回路。
【請求項14】
上記発振器において、上記ループフィルタの制御信号により第2の制御信号が制御され、該第2の制御信号により周波数が制御されることを特徴とする請求項11に記載の位相同期ループ回路。
【請求項1】
制御信号に基づく周波数で発振する発振器において、
上記制御信号に変調信号を加えることによって周波数を変調する変調手段を備える発振器。
【請求項2】
上記変調手段の変調速度は、上記変調信号値に対する発振周波数の比によって制御されることを特徴する請求項1に記載の発振器。
【請求項3】
上記変調信号値は、デジタル的に与えられることを特徴とする請求項2に記載の発振器。
【請求項4】
インバータ又はバッファ及び制御信号により遅延値が制御されるカスケード接続された複数の遅延段を有し、反転位相により閉ループを形成するリング発振器からなり、
上記複数の遅延段の一部において上記制御信号に変調信号を加えることにより発振周波数を変調する変調手段を備える請求項1に記載の発振器。
【請求項5】
上記変調手段の変調速度は、上記変調信号値に対する発振周波数の比によって制御されることを特徴とする請求項4に記載の発振器。
【請求項6】
上記変調信号値は、上記制御信号値を1/nにするとともに、さらにmビットの可変範囲を有するように重み付けされることを特徴とする請求項5に記載の発振器。
【請求項7】
出力信号の帰還信号と基準信号との位相を比較し、位相差を示す信号を出力する位相検出器と、
上記位相検出器の出力信号が供給され、上記位相差をなくすための制御信号を出力するループフィルタと、
上記ループフィルタからの制御信号に基づく周波数で発振する発振器とを備え、
上記発振器は、上記制御信号に変調信号を加えることによって周波数を変調する変調手段を備えることを特徴とする位相同期ループ回路。
【請求項8】
上記変調手段の変調速度は、上記変調信号値に対する発振周波数の比によって制御されることを特徴とする請求項7に記載の位相同期ループ回路。
【請求項9】
上記変調信号値は、デジタル的に与えられることを特徴とする請求項8に記載の位相同期ループ回路。
【請求項10】
上記発振器において、上記ループフィルタの制御信号により第2の制御信号が制御され、該第2の制御信号により周波数が制御されることを特徴とする請求項7に記載の位相同期ループ回路。
【請求項11】
上記発振器は、インバータ又はバッファ及び制御信号により遅延値が制御されるカスケード接続された複数の遅延段を有し、反転位相により閉ループを形成するリング発振器からなり、
上記複数の遅延段の一部において上記制御信号に変調信号を加えることにより発振周波数を変調する変調手段を備えることを特徴とする請求項7に記載の位相同期ループ回路。
【請求項12】
上記変調手段の変調速度は、上記変調信号値に対する発振周波数の比によって制御されることを特徴とする請求項11に記載の位相同期ループ回路。
【請求項13】
上記変調信号値は、上記制御信号値を1/nにするとともに、さらにmビットの可変範囲を有するように重み付けされることを特徴とする請求項12に記載の位相同期ループ回路。
【請求項14】
上記発振器において、上記ループフィルタの制御信号により第2の制御信号が制御され、該第2の制御信号により周波数が制御されることを特徴とする請求項11に記載の位相同期ループ回路。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図11C】
【図11D】
【図12】
【図13】
【図2】
【図3】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図11C】
【図11D】
【図12】
【図13】
【公表番号】特表2005−518744(P2005−518744A)
【公表日】平成17年6月23日(2005.6.23)
【国際特許分類】
【出願番号】特願2003−572164(P2003−572164)
【出願日】平成15年2月25日(2003.2.25)
【国際出願番号】PCT/US2003/005879
【国際公開番号】WO2003/073600
【国際公開日】平成15年9月4日(2003.9.4)
【出願人】(593181638)ソニー エレクトロニクス インク (371)
【Fターム(参考)】
【公表日】平成17年6月23日(2005.6.23)
【国際特許分類】
【出願日】平成15年2月25日(2003.2.25)
【国際出願番号】PCT/US2003/005879
【国際公開番号】WO2003/073600
【国際公開日】平成15年9月4日(2003.9.4)
【出願人】(593181638)ソニー エレクトロニクス インク (371)
【Fターム(参考)】
[ Back to top ]