シグマデルタ変調器を有する可変周波数シンセサイザ
シグマデルタ変調器を有する可変周波数シンセサイザが提供される。そのようなシンセサイザは瞬時的な周波数が変化しても正確な平均周波数を与える。シグマデルタ変調器はカスケード接続された複数のアキュムレータ段を有する。シグマデルタ変調器の一部をなすアキュムレータ(51,52,53,54)の少なくとも1つの入力値は、ある因子の乗算されたオーバーフロー信号(of1,of2,of3,of4)に等しい第2成分を有する。このフィードバックは瞬時的な周波数の最大変動を減らす。位相検出器、チャージポンプ及びVCOの非線形性に起因して生じる位相ジッタはそれ故に減少する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は一般に周波数シンセサイザに関連し、特に請求項1で前提とする周波数シンセサイザ、請求項5で前提とする分周比コントローラ及び請求項6で前提とする分周比コントローラを動作させる方法に関連する。
【背景技術】
【0002】
周波数シンセサイザは基準周波数を正確に逓倍した周波数を有する出力信号を生成する。出力信号周波数の正確さは基準周波数の精度及び安定性により決定される。背景技術における周波数シンセサイザはしばしば位相ロックループ(PLL)回路に基づく。
【0003】
典型的にはPLLは位相検出回路、増幅器又はチャージポンプ、フィルタ回路及び電圧制御発振器を有する。位相検出回路は2つの信号の位相差を検出する。これらの信号の一方は基準信号である。他方はPLLで生成されたものである。チャージポンプはVCOを制御するのに相応しい高い駆動電流を有するアナログ信号を生成する。通常的にはチャージポンプ信号は、同じ大きさの2つの一定の電流値を有するがそれらは位相検出器により与えられるディジタルの0及び1に対応する異なる符号を有し、位相検出器で比較された2つの信号間に位相差のあることを示す。基準信号及び基準信号と比較される信号が同期するまでVCOの周波数は調整される。
【0004】
チャージポンプで用意された信号がVCOに与えられる前に、通常は高周波ノイズがループフィルタで減衰させられる。このフィルタはローパスフィルタであり、チャージポンプで用意された信号を平均化する。VCOの信号は先ずディバイダにより分周され、その後に位相検出器に与えられる。従って分周比の逆数で与えられる因子の分だけ基準周波数より高い周波数をVCOは生成する。
【0005】
一般的には周波数分周回路は整数値で分周することしかできない。従って出力周波数の増分変化は基準周波数自身より小さくはなり得ない。従って小さなステップサイズを有する周波数シンセサイザを用意するには、非常に低い基準周波数が必要とされる。しかしながら低い基準周波数は周波数範囲を制限して整定時間(settling time)を長くするので、それは許容できない。
【0006】
分数分周器(fractional frequency divider)を用いて小さなステップサイズを達成することができる。そのような分周器は多数の分周サイクル期間中に整数値の間で分周比を変化させることで非整数の分周比を実現しており、これは西暦1973年12月23日付けでキングスフォード−スミスにより出願された米国特許第3,928,813号(特許文献1)に開示されている。所望の周波数が例えば1000.1Hzであって基準周波数が1MHzであったならば、分周比は9サイクルで1000及び1サイクルで1001とすればよい。
【0007】
そのようなPLL回路で提供される周波数は平均的にしか正確ではなく、瞬時的な分周比は決して正確ではなく、位相検出器の出力に位相誤差を生じさせる。この位相誤差信号はVCOの周波数を変調し、位相ジッタと呼ばれるスプリアス信号を以後生成してしまう。ジッタに関連する問題を緩和するため、位相誤差の補正信号を適用することができる(位相補間と呼ばれる技術である。)。しかしながら位相誤差の補償用に正確な信号を生成することは困難であり、且つその技術は複雑で高価な回路を要する。
【0008】
DE69023219(特許文献2)で開示される周波数シンセサイザでは分周比がシグマデルタ変調回路で制御される。有利なことに低周波数に起因する位相ノイズ及びその結果のスプリアス信号が抑制される。しかしながらその結果の分周比の変化は比較的大きくなり得る。そのような変化に対して、VCOに印加される信号はもはや位相検出器で検出された位相シフトに線形な関数ではなく、VCOは真に生成すべき平均周波数を生成しなくなる。その結果、PLL回路で生成された信号の平均周波数もかなりの量のノイズを含むかもしれない。
【0009】
西暦1984年4月11日付けでエヌ.ジェイ.ウェルズにより出願されたEP125790号(特許文献3)に開示される有利な周波数シンセサイザでは、加算してゼロになるパスカルの三角形の一連の行を表現する複数のシーケンスに従って分周比を変えることで位相ノイズが抑制される。しかしながらこの周波数シンセサイザも低周波数で非常にノイズが多く、上記の問題を招く。
【0010】
“Fractional-N Synthesizers” David Owen(IFR Americas, Inc.)の出願内容によれば、EP125790に記載されている周波数シンセサイザは図2に示されるような分周比コントローラを用いて実現可能である。この分周比コントローラはカスケード接続された複数のアキュムレータAC21,AC22,AC23,AC24から構成される。アキュムレータの出力はカスケード方式で次のアキュムレータの入力に接続される。分数(即ち、意図される平均的な分周比の分数成分)は第1のアキュムレータの入力に与えられる。アキュムレータに格納される値がアキュムレータ各自の容量に与えられた制限を上回ると、アキュムレータはオーバーフローし、オーバーフロー信号of1,of2,of3,of4を生成する。オーバーフロー信号は微分器DIF21,DIF22及びDIF23で微分され(differentiated)、整数ワード(即ち、意図される平均的な分周比の整数成分)に付加される信号ΔNを形成するように加算される。
【0011】
図3には基本的なアキュムレータ段のモデルが示されている。この表現では、zは離散的な時間領域でのラプラス変数であり、vii(z),voi(z)及びofi(z)はそれぞれアキュムレータ段の入力信号viiの、アキュムレータ段の出力信号voiの及びオーバーフロー信号ofiのz変換である(以下、vii(z)はviiのように略記され、それ以外も同様に略記される)。1/(1−z−1)はアキュムレータ段の伝達関数である。従ってviiは:
vii=(1−z−1)・(voi+ofi)−z−1・ofi (1)
のように表現できる。数式(1)を用いると、ofiは:
ofi=−voi・(1−z−1)+vii (2)
のように書ける。
【0012】
アキュムレータ段の出力信号voiは次のアキュムレータ段(即ち、i+1番目のアキュムレータ段)の入力信号vii+1である。従って、ofi+1は:
ofi+1=−voi+1・(1−z−1)+voi (3)
と表現できる。
【0013】
ofi+1を微分し(即ち、遅延演算子D=(1−z−1)を乗算し)、D・ofi+1とofiを加算すると、voiの補償成分になる:
D・ofi+1+ofi= −voi・(1−z−1)+vii
+(1−z−1)・((−voi+1・(1−z−1)+voi)) (4)
= vii−(1−z−1)2・voi+1
同様の手法がm個のアキュムレータ段を有するシステムに拡張できる。そのようなシステムについて、シグマデルタ変調器の出力信号ΔNは
ΔN=vi0−(1−z−1)m・vom (5)
により与えられる。
【0014】
アキュムレータの内容の変化率はその次数と共に増えるので、Nの変化率もアキュムレータの増加数と共に増える。Nの素早い変動はより低速に発振する可変周波数シンセサイザの動作を乱す、なぜなら、ローパスフィルタはその入力に与えられた信号に含まれる高周波ノイズを減衰させるからである。その結果位相ジッタは減らされる。
【0015】
z=ejωnとすると(ωnは標準化された周波数である)、|z1|≦1であり、ΔNの最大変動gmは:
gm=|(1−z−1)m・vom| (6)
のように評価できる。容量の周波数を規格化すると、vomは1より小さくなる(vom<1)。vm=1とすると、gmの値は実際の容量に依存しないことが分かる。
【0016】
図4を参照するに、意図される平均的な分周比Nint=10.62501526について、4段の分周比コントローラの出力信号のグラフが示されている。数式(6)によれば最大変動gmは16になる。
【特許文献1】米国特許第3,928,813号明細書
【特許文献2】独国特許出願公開第69023219号明細書
【特許文献3】欧州特許出願公開第125790号明細書
【発明の開示】
【発明が解決しようとする課題】
【0017】
本発明の課題は改良された可変周波数シンセサイザを提供することであり、更に、関連する分周比コントローラ及び分周比コントローラを動作させる有利な方法を提供することである。
【課題を解決するための手段】
【0018】
請求項1で前提とする可変周波数シンセサイザに関する本発明の課題は、請求項1の特徴部分により解決される。
【0019】
請求項1による可変周波数シンセサイザは:発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器;前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器;前記分周信号及び基準信号間の位相差に基づいて位相差信号を提供する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定するところの位相検出器;シグマデルタ変調器より成り前記分周比を与える分周比コントローラであって、前記シグマデルタ変調器はカスケード接続された複数のアキュムレータ段を有し、アキュムレータ段の各々は入力値を合計して最大値に達するとオーバーフロー信号を提供し、カスケード接続された最初のアキュムレータ段は意図される平均的な分周比の小数部分を入力値の第1成分として受信し、後続の各アキュムレータは、該後続のアキュムレータに先行し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し、前記シグマデルタ変調器の出力信号を生成するために全てのオーバーフロー信号の値が合計される前に、前記オーバーフロー信号の各々の値は、各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ微分され、前記分周比は前記シグマデルタ変調器の前記出力信号と意図される平均的な分周比の整数部分との合計であるところの分周比コントローラ;を有し、少なくとも1つの入力値は、ある因子の乗算されたオーバーフロー信号に等しい第2成分を有する可変周波数シンセサイザである。
【0020】
本発明の利点は分周比の変動、従って位相ジッタが減らされることである。
【0021】
本発明の1つの特徴によれば、アキュムレータ段の各々が第2成分を有する入力値を受信し、その第2成分は各自のアキュムレータ段のオーバーフロー信号に因子が乗算されたものに等しい。
【0022】
本発明の更なる特徴によれば、位相検出器及び電圧制御発振器の間にチャージポンプが接続され、位相検出信号を受信し、電圧制御発振器の入力にチャージポンプ信号を与える。
【0023】
本発明の更なる改善によれば、チャージポンプ及び電圧制御発振器の間にループフィルタが接続され、チャージポンプ信号を、それらが電圧制御発振器の入力に与えられる前に濾波する。
【0024】
請求項5で前提とする分周比コントローラに関する問題は、請求項5の特徴部分により解決される。
【0025】
請求項5による可変周波数シンセサイザの分周比コントローラは:発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器;前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器;前記分周信号及び基準信号間の位相差に基づいて位相差信号を提供する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定するところの位相検出器;を有する可変周波数シンセサイザの分周比コントローラ(DRC)であって:シグマデルタ変調器より成り前記分周比を与え、前記シグマデルタ変調器はカスケード接続された複数のアキュムレータ段を有し、アキュムレータ段の各々は入力値を合計して最大値に達するとオーバーフロー信号を提供し、カスケード接続された最初のアキュムレータ段は意図される平均的な分周比の小数部分を入力値の第1成分として受信し、後続の各アキュムレータは、該後続のアキュムレータに先行し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し、前記シグマデルタ変調器の出力信号を生成するために全てのオーバーフロー信号の値が合計される前に、前記オーバーフロー信号の各々の値は、各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ微分され、前記分周比は前記シグマデルタ変調器の前記出力信号と意図される平均的な分周比の整数部分との合計であるところの分周比コントローラ;を有し、少なくとも1つの入力値は、ある因子の乗算されたオーバーフロー信号に等しい第2成分を有する分周比コントローラである。
【0026】
請求項6で前提とする分周比コントローラに関する問題は、請求項6の特徴部分により解決される。
【0027】
請求項6によれば、発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器;前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器;前記分周信号及び基準信号間の位相差に基づいて位相差信号を提供する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定するところの位相検出器;を有する可変周波数シンセサイザの分周比コントローラを動作させる方法が使用され、前記分周比コントローラは、複数のアキュムレータ段を有するシグマデルタ変調器より成り前記分周比を与え、前記アキュムレータ段はカスケード接続され、当該方法は:カスケード接続された最初のアキュムレータ段が、意図される平均分周比の小数部分を入力値の第1成分として受信し、後続のアキュムレータの各々は、該後続のアキュムレータに先行し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し;各アキュムレータ段が入力値を合計し;最大値に達すると各アキュムレータ段がオーバーフロー信号を提供し;各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ各オーバーフロー信号の値が微分され;前記シグマデルタ変調器の前記オーバーフロー信号と意図される平均的な分周比の整数部分とを合計し、前記分周比を生成する;分周比コントローラを動作させる方法であって、オーバーフロー信号にはある因子が乗算され、オーバーフロー信号が入力値の第2成分として与えられる方法である。
【0028】
以下に図面を参照しながら単なる例示として本発明の実施例が説明される。
【発明を実施するための最良の形態】
【0029】
図5を参照するに、分周比コントローラはカスケード接続された複数のアキュムレータAC51,AC52,AC53,AC54から構成される。アキュムレータの出力はカスケード方式で次のアキュムレータの入力に接続されている。アキュムレータに格納される値がアキュムレータ各自の容量による制限を越えると、アキュムレータはオーバーフローし、オーバーフロー信号of1,of2,of3及びof4を生成する。これらのオーバーフロー信号は結合因子Kで除算された後にアキュムレータ各自の入力にフィードバックされる。従って各アキュムレータの入力信号は2つの成分を有する。第1のアキュムレータの入力信号は小数値(分数値)及びフィードバックオーバーフロー信号より成り、後続のアキュムレータの入力信号は先行するアキュムレータの出力信号及びフィードバックオーバーフロー信号より成る。これらのオーバーフロー信号は微分器DIF51,DIF52及びDIF53により微分され、信号ΔNを形成するために加算され、信号ΔNは整数値(整数ワード)に加算される。アキュムレータの段数は実際には任意的である。その数として4つのアキュムレータ段が選ばれたのは、基本的な動作原理を説明するのに非常に相応しいからである。
【0030】
図6には基本的なアキュムレータ段のモデルが示されている。
【0031】
数式(2)と同様に、ofiは:
【0032】
【数1】
のように書ける。アキュムレータ段の出力信号voiは次のアキュムレータ段(即ち、i+1番目のアキュムレータ段)の入力信号vii+1である。従って、ofi+1は:
【0033】
【数2】
のように表現できる。ofi+1を微分し(即ち、D=(1−z−1)を乗算し)、D・ofi+1及びofiを加算すると、背景技術のようなvoiの補正になる。
【0034】
同様の手法がm個のアキュムレータ段を有するシステムに更に拡張可能である。そのようなシステムに対して、シグマデルタ変調器の出力信号ΔNは:
【0035】
【数3】
により与えられる。従って、ΔNの最大変動gmは:
【0036】
【数4】
のように評価できる。K=0の場合に、数式(13)は数式(6)に対応し、数式(6)は従来のシグマデルタ変調器についての最大変動を表す。
【0037】
図7を参照するに、カップリング係数K=0.5及び意図される平均分周比Nint=0.62501526の場合の分周比コントローラの出力信号が示されている。数式(11)によれば、最大変動gmは10.66に等しい。従来の分周比コントローラと比較して、最大変動gmは明らかに減少している。
【0038】
図8を参照するに、カップリング係数K=0.75及び意図される平均分周比Nint=0.62501526の場合の分周比コントローラの出力信号が示されている。数式(11)によれば、最大変動gmは9.14に等しい。K=0.5の分周比コントローラと比較して、最大変動gmは更に減少している。
【0039】
図9は図5に示される分周比コントローラの動的な振る舞いを示す。この例では各アキュムレータの容量は31である。分数番号は0.625の数値に対応する10である。
【0040】
第1サイクルの間に分数ワード10がアキュムレータAC51にロードされる。後続のアキュムレータの入力値は直前のアキュムレータのアキュムレータ値(即ち、アキュムレータ各自に格納されている値)に対応する。従ってキャパシタAC51,AC52,AC53,AC54の内容は0から10に増える。
【0041】
第2サイクルの間に、アキュムレータ各自の内容に各アキュムレータの入力値が加えられる。アキュムレータAC52の入力値vi2はアキュムレータAC51の出力vo1に対応し、以下同様である。しかしアキュムレータAC53のアキュムレータ値は容量を上回る。従ってオーバーフロー信号of3が生成される。アキュムレータ53のアキュムレータ値は、オーバーフロー信号に対応する値(即ち、32)の分だけ減らされる。アキュムレータ54の入力値はアキュムレータ53のアキュムレータ値に再び対応する。オーバーフロー信号of3は微分器DIF52,DIF51で2回微分され、ゼロに等しい他のオーバーフロー信号に加算される。
【0042】
微分の各々は(1−z−1)の乗算に対応する。クロックサイクルiに関し、z−1はクロックサイクルi−1の間に生成されたオーバーフロー信号に等しく、z−2はクロックサイクルi−2の間に生成されたオーバーフロー信号に等しく、以下同様である。従って、オーバーフロー信号of3のΔNへの寄与con3は:
con3=(1−z−1)2・of3
=(1−2z−1+z−2)・of3
=(1−2・0+0)・1=1
により与えられる。
【0043】
そしてΔNは:
ΔN=con1+con2+con3+con4
=0+0+1+0
により与えられる。
【0044】
第3サイクルの間では、アキュムレータAC53の入力信号を形成するために、以前のクロックサイクルの間に生成されたオーバーフロー信号of3は、そのオーバーフロー信号に16を乗じた後にアキュムレータAC52の出力信号に加えられる(この乗算は分周比コントローラの図中で2による除算として示される。カップリング因子は実際にはオーバーフロー信号に対応する値、即ち32を参照している。)。このサイクルの間にアキュムレータAC52,54もオーバーフローする。アキュムレータAC52のオーバーフロー信号of2は、その寄与が付加される前に一度微分され、ここでcon2は:
con2=(1−z−1)・of4
=(1−0)・1=1
により与えられる。
【0045】
アキュムレータAC54のオーバーフロー信号of4は、その寄与con4が付加される前に3回微分され、ここでcon4は:
con4=(1−z−1)3・of4
=(1−3z−1+3z−2−z−3)・of4
=(1−3・0+3・0−0)・1=1
により与えられる。
【0046】
ΔNに対する更なる寄与con3は:
con3=(1−z−1)2・of3
=(1−2z−1+z−2)・of3
=(1−2・1+0)・1=−1
により与えられる。
【0047】
従ってΔNは:
ΔN=con1+con2+con3+con4
=0+1−1+1=1
に等しい。テーブル中の更なる値は同様な手法で算出可能である。図5に示されるように実施例のof4及びof3はof4が一度微分された後に実際に加算される。しかしながらその順序変更は数学的な結果に影響を及ぼさず、図示の実施例はより少ない微分器しか必要としない。
【0048】
図10乃至図12には分周比コントローラの代替実施例が示されている。一般に、オーバーフロー信号がアキュムレータ各自の入力にフィードバックされる前にアキュムレータのオーバーフロー信号に乗算される因子は如何なる値でもとることができ、その因子は同じ分周比コントローラの一部をなす様々なアキュムレータの間で相違してもよい。更に、全てのアキュムレータ段のオーバーフロー信号がフィードバックされることは必須ではない。アキュムレータの入力信号は、更なるアキュムレータからのオーバーフロー信号に依存する第3成分を有してもよい。最後に、アキュムレータの入力信号の第2成分は、アキュムレータ各自のオーバーフロー信号に依存せずに、別のアキュムレータのオーバーフロー信号に依存してもよい。
【0049】
図10を参照するに、アキュムレータ102の入力信号は先行するアキュムレータの出力信号だけから構成される。アキュムレータ102は何らの第2成分も有しない。アキュムレータ104のオーバーフロー信号は、それが各アキュムレータの入力にフィードバックされる前に4で除算される(1/4が乗算される)。
【0050】
図11を参照するに、アキュムレータ111の入力信号は第3成分を有し、第3成分は後続のアキュムレータ112の2で除算されたオーバーフロー信号により与えられる。アキュムレータ112のオーバーフロー信号は112の入力にはフィードバックされていない。
【0051】
図12を参照するに、アキュムレータ121の入力信号の第2成分は、アキュムレータ122の2で除算されたオーバーフロー信号により与えられる。アキュムレータ121のオーバーフロー信号は121の入力にフィードバックされていない。
【図面の簡単な説明】
【0052】
【図1】従来のPLL回路を示す図である。
【図2】関連する従来の分周比コントローラを示す図である。
【図3】従来のアキュムレータ段のモデルを示す図である。
【図4】従来の分周比コントローラの出力信号のグラフである。
【図5】本発明による分周比コントローラを示す図である。
【図6】本発明によるアキュムレータ段のモデルを示す図である。
【図7】本発明による分周比コントローラの出力信号のグラフ(K=0.5)である。
【図8】本発明による分周比コントローラの出力信号のグラフ(K=0.75)である。
【図9】本発明による分周比コントローラの挙動を示す図表である。
【図10】本発明の第1実施例による分周比コントローラを示す図である。
【図11】本発明の第2実施例による分周比コントローラを示す図である。
【図12】本発明の第3実施例による分周比コントローラを示す図である。
【技術分野】
【0001】
本発明は一般に周波数シンセサイザに関連し、特に請求項1で前提とする周波数シンセサイザ、請求項5で前提とする分周比コントローラ及び請求項6で前提とする分周比コントローラを動作させる方法に関連する。
【背景技術】
【0002】
周波数シンセサイザは基準周波数を正確に逓倍した周波数を有する出力信号を生成する。出力信号周波数の正確さは基準周波数の精度及び安定性により決定される。背景技術における周波数シンセサイザはしばしば位相ロックループ(PLL)回路に基づく。
【0003】
典型的にはPLLは位相検出回路、増幅器又はチャージポンプ、フィルタ回路及び電圧制御発振器を有する。位相検出回路は2つの信号の位相差を検出する。これらの信号の一方は基準信号である。他方はPLLで生成されたものである。チャージポンプはVCOを制御するのに相応しい高い駆動電流を有するアナログ信号を生成する。通常的にはチャージポンプ信号は、同じ大きさの2つの一定の電流値を有するがそれらは位相検出器により与えられるディジタルの0及び1に対応する異なる符号を有し、位相検出器で比較された2つの信号間に位相差のあることを示す。基準信号及び基準信号と比較される信号が同期するまでVCOの周波数は調整される。
【0004】
チャージポンプで用意された信号がVCOに与えられる前に、通常は高周波ノイズがループフィルタで減衰させられる。このフィルタはローパスフィルタであり、チャージポンプで用意された信号を平均化する。VCOの信号は先ずディバイダにより分周され、その後に位相検出器に与えられる。従って分周比の逆数で与えられる因子の分だけ基準周波数より高い周波数をVCOは生成する。
【0005】
一般的には周波数分周回路は整数値で分周することしかできない。従って出力周波数の増分変化は基準周波数自身より小さくはなり得ない。従って小さなステップサイズを有する周波数シンセサイザを用意するには、非常に低い基準周波数が必要とされる。しかしながら低い基準周波数は周波数範囲を制限して整定時間(settling time)を長くするので、それは許容できない。
【0006】
分数分周器(fractional frequency divider)を用いて小さなステップサイズを達成することができる。そのような分周器は多数の分周サイクル期間中に整数値の間で分周比を変化させることで非整数の分周比を実現しており、これは西暦1973年12月23日付けでキングスフォード−スミスにより出願された米国特許第3,928,813号(特許文献1)に開示されている。所望の周波数が例えば1000.1Hzであって基準周波数が1MHzであったならば、分周比は9サイクルで1000及び1サイクルで1001とすればよい。
【0007】
そのようなPLL回路で提供される周波数は平均的にしか正確ではなく、瞬時的な分周比は決して正確ではなく、位相検出器の出力に位相誤差を生じさせる。この位相誤差信号はVCOの周波数を変調し、位相ジッタと呼ばれるスプリアス信号を以後生成してしまう。ジッタに関連する問題を緩和するため、位相誤差の補正信号を適用することができる(位相補間と呼ばれる技術である。)。しかしながら位相誤差の補償用に正確な信号を生成することは困難であり、且つその技術は複雑で高価な回路を要する。
【0008】
DE69023219(特許文献2)で開示される周波数シンセサイザでは分周比がシグマデルタ変調回路で制御される。有利なことに低周波数に起因する位相ノイズ及びその結果のスプリアス信号が抑制される。しかしながらその結果の分周比の変化は比較的大きくなり得る。そのような変化に対して、VCOに印加される信号はもはや位相検出器で検出された位相シフトに線形な関数ではなく、VCOは真に生成すべき平均周波数を生成しなくなる。その結果、PLL回路で生成された信号の平均周波数もかなりの量のノイズを含むかもしれない。
【0009】
西暦1984年4月11日付けでエヌ.ジェイ.ウェルズにより出願されたEP125790号(特許文献3)に開示される有利な周波数シンセサイザでは、加算してゼロになるパスカルの三角形の一連の行を表現する複数のシーケンスに従って分周比を変えることで位相ノイズが抑制される。しかしながらこの周波数シンセサイザも低周波数で非常にノイズが多く、上記の問題を招く。
【0010】
“Fractional-N Synthesizers” David Owen(IFR Americas, Inc.)の出願内容によれば、EP125790に記載されている周波数シンセサイザは図2に示されるような分周比コントローラを用いて実現可能である。この分周比コントローラはカスケード接続された複数のアキュムレータAC21,AC22,AC23,AC24から構成される。アキュムレータの出力はカスケード方式で次のアキュムレータの入力に接続される。分数(即ち、意図される平均的な分周比の分数成分)は第1のアキュムレータの入力に与えられる。アキュムレータに格納される値がアキュムレータ各自の容量に与えられた制限を上回ると、アキュムレータはオーバーフローし、オーバーフロー信号of1,of2,of3,of4を生成する。オーバーフロー信号は微分器DIF21,DIF22及びDIF23で微分され(differentiated)、整数ワード(即ち、意図される平均的な分周比の整数成分)に付加される信号ΔNを形成するように加算される。
【0011】
図3には基本的なアキュムレータ段のモデルが示されている。この表現では、zは離散的な時間領域でのラプラス変数であり、vii(z),voi(z)及びofi(z)はそれぞれアキュムレータ段の入力信号viiの、アキュムレータ段の出力信号voiの及びオーバーフロー信号ofiのz変換である(以下、vii(z)はviiのように略記され、それ以外も同様に略記される)。1/(1−z−1)はアキュムレータ段の伝達関数である。従ってviiは:
vii=(1−z−1)・(voi+ofi)−z−1・ofi (1)
のように表現できる。数式(1)を用いると、ofiは:
ofi=−voi・(1−z−1)+vii (2)
のように書ける。
【0012】
アキュムレータ段の出力信号voiは次のアキュムレータ段(即ち、i+1番目のアキュムレータ段)の入力信号vii+1である。従って、ofi+1は:
ofi+1=−voi+1・(1−z−1)+voi (3)
と表現できる。
【0013】
ofi+1を微分し(即ち、遅延演算子D=(1−z−1)を乗算し)、D・ofi+1とofiを加算すると、voiの補償成分になる:
D・ofi+1+ofi= −voi・(1−z−1)+vii
+(1−z−1)・((−voi+1・(1−z−1)+voi)) (4)
= vii−(1−z−1)2・voi+1
同様の手法がm個のアキュムレータ段を有するシステムに拡張できる。そのようなシステムについて、シグマデルタ変調器の出力信号ΔNは
ΔN=vi0−(1−z−1)m・vom (5)
により与えられる。
【0014】
アキュムレータの内容の変化率はその次数と共に増えるので、Nの変化率もアキュムレータの増加数と共に増える。Nの素早い変動はより低速に発振する可変周波数シンセサイザの動作を乱す、なぜなら、ローパスフィルタはその入力に与えられた信号に含まれる高周波ノイズを減衰させるからである。その結果位相ジッタは減らされる。
【0015】
z=ejωnとすると(ωnは標準化された周波数である)、|z1|≦1であり、ΔNの最大変動gmは:
gm=|(1−z−1)m・vom| (6)
のように評価できる。容量の周波数を規格化すると、vomは1より小さくなる(vom<1)。vm=1とすると、gmの値は実際の容量に依存しないことが分かる。
【0016】
図4を参照するに、意図される平均的な分周比Nint=10.62501526について、4段の分周比コントローラの出力信号のグラフが示されている。数式(6)によれば最大変動gmは16になる。
【特許文献1】米国特許第3,928,813号明細書
【特許文献2】独国特許出願公開第69023219号明細書
【特許文献3】欧州特許出願公開第125790号明細書
【発明の開示】
【発明が解決しようとする課題】
【0017】
本発明の課題は改良された可変周波数シンセサイザを提供することであり、更に、関連する分周比コントローラ及び分周比コントローラを動作させる有利な方法を提供することである。
【課題を解決するための手段】
【0018】
請求項1で前提とする可変周波数シンセサイザに関する本発明の課題は、請求項1の特徴部分により解決される。
【0019】
請求項1による可変周波数シンセサイザは:発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器;前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器;前記分周信号及び基準信号間の位相差に基づいて位相差信号を提供する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定するところの位相検出器;シグマデルタ変調器より成り前記分周比を与える分周比コントローラであって、前記シグマデルタ変調器はカスケード接続された複数のアキュムレータ段を有し、アキュムレータ段の各々は入力値を合計して最大値に達するとオーバーフロー信号を提供し、カスケード接続された最初のアキュムレータ段は意図される平均的な分周比の小数部分を入力値の第1成分として受信し、後続の各アキュムレータは、該後続のアキュムレータに先行し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し、前記シグマデルタ変調器の出力信号を生成するために全てのオーバーフロー信号の値が合計される前に、前記オーバーフロー信号の各々の値は、各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ微分され、前記分周比は前記シグマデルタ変調器の前記出力信号と意図される平均的な分周比の整数部分との合計であるところの分周比コントローラ;を有し、少なくとも1つの入力値は、ある因子の乗算されたオーバーフロー信号に等しい第2成分を有する可変周波数シンセサイザである。
【0020】
本発明の利点は分周比の変動、従って位相ジッタが減らされることである。
【0021】
本発明の1つの特徴によれば、アキュムレータ段の各々が第2成分を有する入力値を受信し、その第2成分は各自のアキュムレータ段のオーバーフロー信号に因子が乗算されたものに等しい。
【0022】
本発明の更なる特徴によれば、位相検出器及び電圧制御発振器の間にチャージポンプが接続され、位相検出信号を受信し、電圧制御発振器の入力にチャージポンプ信号を与える。
【0023】
本発明の更なる改善によれば、チャージポンプ及び電圧制御発振器の間にループフィルタが接続され、チャージポンプ信号を、それらが電圧制御発振器の入力に与えられる前に濾波する。
【0024】
請求項5で前提とする分周比コントローラに関する問題は、請求項5の特徴部分により解決される。
【0025】
請求項5による可変周波数シンセサイザの分周比コントローラは:発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器;前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器;前記分周信号及び基準信号間の位相差に基づいて位相差信号を提供する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定するところの位相検出器;を有する可変周波数シンセサイザの分周比コントローラ(DRC)であって:シグマデルタ変調器より成り前記分周比を与え、前記シグマデルタ変調器はカスケード接続された複数のアキュムレータ段を有し、アキュムレータ段の各々は入力値を合計して最大値に達するとオーバーフロー信号を提供し、カスケード接続された最初のアキュムレータ段は意図される平均的な分周比の小数部分を入力値の第1成分として受信し、後続の各アキュムレータは、該後続のアキュムレータに先行し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し、前記シグマデルタ変調器の出力信号を生成するために全てのオーバーフロー信号の値が合計される前に、前記オーバーフロー信号の各々の値は、各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ微分され、前記分周比は前記シグマデルタ変調器の前記出力信号と意図される平均的な分周比の整数部分との合計であるところの分周比コントローラ;を有し、少なくとも1つの入力値は、ある因子の乗算されたオーバーフロー信号に等しい第2成分を有する分周比コントローラである。
【0026】
請求項6で前提とする分周比コントローラに関する問題は、請求項6の特徴部分により解決される。
【0027】
請求項6によれば、発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器;前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器;前記分周信号及び基準信号間の位相差に基づいて位相差信号を提供する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定するところの位相検出器;を有する可変周波数シンセサイザの分周比コントローラを動作させる方法が使用され、前記分周比コントローラは、複数のアキュムレータ段を有するシグマデルタ変調器より成り前記分周比を与え、前記アキュムレータ段はカスケード接続され、当該方法は:カスケード接続された最初のアキュムレータ段が、意図される平均分周比の小数部分を入力値の第1成分として受信し、後続のアキュムレータの各々は、該後続のアキュムレータに先行し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し;各アキュムレータ段が入力値を合計し;最大値に達すると各アキュムレータ段がオーバーフロー信号を提供し;各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ各オーバーフロー信号の値が微分され;前記シグマデルタ変調器の前記オーバーフロー信号と意図される平均的な分周比の整数部分とを合計し、前記分周比を生成する;分周比コントローラを動作させる方法であって、オーバーフロー信号にはある因子が乗算され、オーバーフロー信号が入力値の第2成分として与えられる方法である。
【0028】
以下に図面を参照しながら単なる例示として本発明の実施例が説明される。
【発明を実施するための最良の形態】
【0029】
図5を参照するに、分周比コントローラはカスケード接続された複数のアキュムレータAC51,AC52,AC53,AC54から構成される。アキュムレータの出力はカスケード方式で次のアキュムレータの入力に接続されている。アキュムレータに格納される値がアキュムレータ各自の容量による制限を越えると、アキュムレータはオーバーフローし、オーバーフロー信号of1,of2,of3及びof4を生成する。これらのオーバーフロー信号は結合因子Kで除算された後にアキュムレータ各自の入力にフィードバックされる。従って各アキュムレータの入力信号は2つの成分を有する。第1のアキュムレータの入力信号は小数値(分数値)及びフィードバックオーバーフロー信号より成り、後続のアキュムレータの入力信号は先行するアキュムレータの出力信号及びフィードバックオーバーフロー信号より成る。これらのオーバーフロー信号は微分器DIF51,DIF52及びDIF53により微分され、信号ΔNを形成するために加算され、信号ΔNは整数値(整数ワード)に加算される。アキュムレータの段数は実際には任意的である。その数として4つのアキュムレータ段が選ばれたのは、基本的な動作原理を説明するのに非常に相応しいからである。
【0030】
図6には基本的なアキュムレータ段のモデルが示されている。
【0031】
数式(2)と同様に、ofiは:
【0032】
【数1】
のように書ける。アキュムレータ段の出力信号voiは次のアキュムレータ段(即ち、i+1番目のアキュムレータ段)の入力信号vii+1である。従って、ofi+1は:
【0033】
【数2】
のように表現できる。ofi+1を微分し(即ち、D=(1−z−1)を乗算し)、D・ofi+1及びofiを加算すると、背景技術のようなvoiの補正になる。
【0034】
同様の手法がm個のアキュムレータ段を有するシステムに更に拡張可能である。そのようなシステムに対して、シグマデルタ変調器の出力信号ΔNは:
【0035】
【数3】
により与えられる。従って、ΔNの最大変動gmは:
【0036】
【数4】
のように評価できる。K=0の場合に、数式(13)は数式(6)に対応し、数式(6)は従来のシグマデルタ変調器についての最大変動を表す。
【0037】
図7を参照するに、カップリング係数K=0.5及び意図される平均分周比Nint=0.62501526の場合の分周比コントローラの出力信号が示されている。数式(11)によれば、最大変動gmは10.66に等しい。従来の分周比コントローラと比較して、最大変動gmは明らかに減少している。
【0038】
図8を参照するに、カップリング係数K=0.75及び意図される平均分周比Nint=0.62501526の場合の分周比コントローラの出力信号が示されている。数式(11)によれば、最大変動gmは9.14に等しい。K=0.5の分周比コントローラと比較して、最大変動gmは更に減少している。
【0039】
図9は図5に示される分周比コントローラの動的な振る舞いを示す。この例では各アキュムレータの容量は31である。分数番号は0.625の数値に対応する10である。
【0040】
第1サイクルの間に分数ワード10がアキュムレータAC51にロードされる。後続のアキュムレータの入力値は直前のアキュムレータのアキュムレータ値(即ち、アキュムレータ各自に格納されている値)に対応する。従ってキャパシタAC51,AC52,AC53,AC54の内容は0から10に増える。
【0041】
第2サイクルの間に、アキュムレータ各自の内容に各アキュムレータの入力値が加えられる。アキュムレータAC52の入力値vi2はアキュムレータAC51の出力vo1に対応し、以下同様である。しかしアキュムレータAC53のアキュムレータ値は容量を上回る。従ってオーバーフロー信号of3が生成される。アキュムレータ53のアキュムレータ値は、オーバーフロー信号に対応する値(即ち、32)の分だけ減らされる。アキュムレータ54の入力値はアキュムレータ53のアキュムレータ値に再び対応する。オーバーフロー信号of3は微分器DIF52,DIF51で2回微分され、ゼロに等しい他のオーバーフロー信号に加算される。
【0042】
微分の各々は(1−z−1)の乗算に対応する。クロックサイクルiに関し、z−1はクロックサイクルi−1の間に生成されたオーバーフロー信号に等しく、z−2はクロックサイクルi−2の間に生成されたオーバーフロー信号に等しく、以下同様である。従って、オーバーフロー信号of3のΔNへの寄与con3は:
con3=(1−z−1)2・of3
=(1−2z−1+z−2)・of3
=(1−2・0+0)・1=1
により与えられる。
【0043】
そしてΔNは:
ΔN=con1+con2+con3+con4
=0+0+1+0
により与えられる。
【0044】
第3サイクルの間では、アキュムレータAC53の入力信号を形成するために、以前のクロックサイクルの間に生成されたオーバーフロー信号of3は、そのオーバーフロー信号に16を乗じた後にアキュムレータAC52の出力信号に加えられる(この乗算は分周比コントローラの図中で2による除算として示される。カップリング因子は実際にはオーバーフロー信号に対応する値、即ち32を参照している。)。このサイクルの間にアキュムレータAC52,54もオーバーフローする。アキュムレータAC52のオーバーフロー信号of2は、その寄与が付加される前に一度微分され、ここでcon2は:
con2=(1−z−1)・of4
=(1−0)・1=1
により与えられる。
【0045】
アキュムレータAC54のオーバーフロー信号of4は、その寄与con4が付加される前に3回微分され、ここでcon4は:
con4=(1−z−1)3・of4
=(1−3z−1+3z−2−z−3)・of4
=(1−3・0+3・0−0)・1=1
により与えられる。
【0046】
ΔNに対する更なる寄与con3は:
con3=(1−z−1)2・of3
=(1−2z−1+z−2)・of3
=(1−2・1+0)・1=−1
により与えられる。
【0047】
従ってΔNは:
ΔN=con1+con2+con3+con4
=0+1−1+1=1
に等しい。テーブル中の更なる値は同様な手法で算出可能である。図5に示されるように実施例のof4及びof3はof4が一度微分された後に実際に加算される。しかしながらその順序変更は数学的な結果に影響を及ぼさず、図示の実施例はより少ない微分器しか必要としない。
【0048】
図10乃至図12には分周比コントローラの代替実施例が示されている。一般に、オーバーフロー信号がアキュムレータ各自の入力にフィードバックされる前にアキュムレータのオーバーフロー信号に乗算される因子は如何なる値でもとることができ、その因子は同じ分周比コントローラの一部をなす様々なアキュムレータの間で相違してもよい。更に、全てのアキュムレータ段のオーバーフロー信号がフィードバックされることは必須ではない。アキュムレータの入力信号は、更なるアキュムレータからのオーバーフロー信号に依存する第3成分を有してもよい。最後に、アキュムレータの入力信号の第2成分は、アキュムレータ各自のオーバーフロー信号に依存せずに、別のアキュムレータのオーバーフロー信号に依存してもよい。
【0049】
図10を参照するに、アキュムレータ102の入力信号は先行するアキュムレータの出力信号だけから構成される。アキュムレータ102は何らの第2成分も有しない。アキュムレータ104のオーバーフロー信号は、それが各アキュムレータの入力にフィードバックされる前に4で除算される(1/4が乗算される)。
【0050】
図11を参照するに、アキュムレータ111の入力信号は第3成分を有し、第3成分は後続のアキュムレータ112の2で除算されたオーバーフロー信号により与えられる。アキュムレータ112のオーバーフロー信号は112の入力にはフィードバックされていない。
【0051】
図12を参照するに、アキュムレータ121の入力信号の第2成分は、アキュムレータ122の2で除算されたオーバーフロー信号により与えられる。アキュムレータ121のオーバーフロー信号は121の入力にフィードバックされていない。
【図面の簡単な説明】
【0052】
【図1】従来のPLL回路を示す図である。
【図2】関連する従来の分周比コントローラを示す図である。
【図3】従来のアキュムレータ段のモデルを示す図である。
【図4】従来の分周比コントローラの出力信号のグラフである。
【図5】本発明による分周比コントローラを示す図である。
【図6】本発明によるアキュムレータ段のモデルを示す図である。
【図7】本発明による分周比コントローラの出力信号のグラフ(K=0.5)である。
【図8】本発明による分周比コントローラの出力信号のグラフ(K=0.75)である。
【図9】本発明による分周比コントローラの挙動を示す図表である。
【図10】本発明の第1実施例による分周比コントローラを示す図である。
【図11】本発明の第2実施例による分周比コントローラを示す図である。
【図12】本発明の第3実施例による分周比コントローラを示す図である。
【特許請求の範囲】
【請求項1】
可変周波数シンセサイザであって:
発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器と、
前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器と、
前記分周信号と基準信号との位相差に基づいて位相差信号を出力する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定する位相検出器と、
シグマデルタ変調器より成り前記分周比を与える分周比コントローラであって、前記シグマデルタ変調器はカスケード接続された複数のアキュムレータを有し、該アキュムレータの各々は入力値を合計して最大値に達するとオーバーフロー信号を出力し、カスケード接続された最初のアキュムレータは意図される平均的な分周比の小数部分を入力値の第1成分として受信し、後続のアキュムレータは、該後続のアキュムレータよりも前に存在し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し、前記シグマデルタ変調器の出力信号を生成するために全てのオーバーフロー信号の値が合計される前に、前記オーバーフロー信号の各々の値は、各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ微分され、前記分周比は前記シグマデルタ変調器の前記出力信号と意図される平均的な分周比の整数部分との合計であるところの分周比コントローラと
を有し、少なくとも1つの入力値は、ある因子の乗算されたオーバーフロー信号に等しい第2成分を有すること
を特徴とする可変周波数シンセサイザ。
【請求項2】
アキュムレータ段の各々は、アキュムレータ段各自のオーバーフロー信号にある因子が乗算されたものに等しい第2成分を有する入力値を受信する
ことを特徴とする請求項1記載の可変周波数シンセサイザ。
【請求項3】
前記位相検出器及び前記電圧制御発振器の間にチャージポンプが接続され、前記位相検出信号を受信し、チャージポンプ信号を前記電圧制御発振器の入力に与える
ことを特徴とする請求項1又は2記載の可変周波数シンセサイザ。
【請求項4】
前記チャージポンプ及び前記電圧制御発振器の間にループフィルタが接続され、前記チャージポンプ信号を前記電圧制御発振器の入力に与える前に濾波する
ことを特徴とする請求項3記載の可変周波数シンセサイザ。
【請求項5】
発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器と、
前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器と、
前記分周信号及び基準信号間の位相差に基づいて位相差信号を提供する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定するところの位相検出器と、
を有する可変周波数シンセサイザの分周比コントローラであって、
シグマデルタ変調器より成り前記分周比を与え、前記シグマデルタ変調器はカスケード接続された複数のアキュムレータ段を有し、アキュムレータ段の各々は入力値を合計して最大値に達するとオーバーフロー信号を提供し、カスケード接続された最初のアキュムレータ段は意図される平均的な分周比の小数部分を入力値の第1成分として受信し、後続の各アキュムレータは、該後続のアキュムレータよりも前に存在し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し、前記シグマデルタ変調器の出力信号を生成するために全てのオーバーフロー信号の値が合計される前に、前記オーバーフロー信号の各々の値は、各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ微分され、前記分周比は前記シグマデルタ変調器の前記出力信号と意図される平均的な分周比の整数部分との合計であるところの分周比コントローラと、
を有し、少なくとも1つの入力値は、ある因子の乗算されたオーバーフロー信号に等しい第2成分を有すること
を特徴とする分周比コントローラ。
【請求項6】
発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器と、
前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器と、
前記分周信号及び基準信号間の位相差に基づいて位相差信号を提供する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定するところの位相検出器と、
を有する可変周波数シンセサイザの分周比コントローラを動作させる方法であって、
前記分周比コントローラは、複数のアキュムレータ段を有するシグマデルタ変調器より成り前記分周比を与え、前記アキュムレータ段はカスケード接続され、当該方法は
カスケード接続された最初のアキュムレータ段が、意図される平均分周比の小数部分を入力値の第1成分として受信し、後続のアキュムレータの各々は、該後続のアキュムレータに先行し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し、
各アキュムレータ段が入力値を合計し、
最大値に達すると各アキュムレータ段がオーバーフロー信号を提供し、
各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ各オーバーフロー信号の値が微分され、
前記シグマデルタ変調器の前記オーバーフロー信号と意図される平均的な分周比の整数部分とを合計し、前記分周比を生成する
分周比コントローラを動作させる方法であって、
オーバーフロー信号にはある因子が乗算され、オーバーフロー信号が入力値の第2成分として与えられること
を特徴とする方法。
【請求項1】
可変周波数シンセサイザであって:
発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器と、
前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器と、
前記分周信号と基準信号との位相差に基づいて位相差信号を出力する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定する位相検出器と、
シグマデルタ変調器より成り前記分周比を与える分周比コントローラであって、前記シグマデルタ変調器はカスケード接続された複数のアキュムレータを有し、該アキュムレータの各々は入力値を合計して最大値に達するとオーバーフロー信号を出力し、カスケード接続された最初のアキュムレータは意図される平均的な分周比の小数部分を入力値の第1成分として受信し、後続のアキュムレータは、該後続のアキュムレータよりも前に存在し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し、前記シグマデルタ変調器の出力信号を生成するために全てのオーバーフロー信号の値が合計される前に、前記オーバーフロー信号の各々の値は、各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ微分され、前記分周比は前記シグマデルタ変調器の前記出力信号と意図される平均的な分周比の整数部分との合計であるところの分周比コントローラと
を有し、少なくとも1つの入力値は、ある因子の乗算されたオーバーフロー信号に等しい第2成分を有すること
を特徴とする可変周波数シンセサイザ。
【請求項2】
アキュムレータ段の各々は、アキュムレータ段各自のオーバーフロー信号にある因子が乗算されたものに等しい第2成分を有する入力値を受信する
ことを特徴とする請求項1記載の可変周波数シンセサイザ。
【請求項3】
前記位相検出器及び前記電圧制御発振器の間にチャージポンプが接続され、前記位相検出信号を受信し、チャージポンプ信号を前記電圧制御発振器の入力に与える
ことを特徴とする請求項1又は2記載の可変周波数シンセサイザ。
【請求項4】
前記チャージポンプ及び前記電圧制御発振器の間にループフィルタが接続され、前記チャージポンプ信号を前記電圧制御発振器の入力に与える前に濾波する
ことを特徴とする請求項3記載の可変周波数シンセサイザ。
【請求項5】
発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器と、
前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器と、
前記分周信号及び基準信号間の位相差に基づいて位相差信号を提供する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定するところの位相検出器と、
を有する可変周波数シンセサイザの分周比コントローラであって、
シグマデルタ変調器より成り前記分周比を与え、前記シグマデルタ変調器はカスケード接続された複数のアキュムレータ段を有し、アキュムレータ段の各々は入力値を合計して最大値に達するとオーバーフロー信号を提供し、カスケード接続された最初のアキュムレータ段は意図される平均的な分周比の小数部分を入力値の第1成分として受信し、後続の各アキュムレータは、該後続のアキュムレータよりも前に存在し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し、前記シグマデルタ変調器の出力信号を生成するために全てのオーバーフロー信号の値が合計される前に、前記オーバーフロー信号の各々の値は、各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ微分され、前記分周比は前記シグマデルタ変調器の前記出力信号と意図される平均的な分周比の整数部分との合計であるところの分周比コントローラと、
を有し、少なくとも1つの入力値は、ある因子の乗算されたオーバーフロー信号に等しい第2成分を有すること
を特徴とする分周比コントローラ。
【請求項6】
発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器と、
前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器と、
前記分周信号及び基準信号間の位相差に基づいて位相差信号を提供する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定するところの位相検出器と、
を有する可変周波数シンセサイザの分周比コントローラを動作させる方法であって、
前記分周比コントローラは、複数のアキュムレータ段を有するシグマデルタ変調器より成り前記分周比を与え、前記アキュムレータ段はカスケード接続され、当該方法は
カスケード接続された最初のアキュムレータ段が、意図される平均分周比の小数部分を入力値の第1成分として受信し、後続のアキュムレータの各々は、該後続のアキュムレータに先行し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し、
各アキュムレータ段が入力値を合計し、
最大値に達すると各アキュムレータ段がオーバーフロー信号を提供し、
各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ各オーバーフロー信号の値が微分され、
前記シグマデルタ変調器の前記オーバーフロー信号と意図される平均的な分周比の整数部分とを合計し、前記分周比を生成する
分周比コントローラを動作させる方法であって、
オーバーフロー信号にはある因子が乗算され、オーバーフロー信号が入力値の第2成分として与えられること
を特徴とする方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公表番号】特表2007−515813(P2007−515813A)
【公表日】平成19年6月14日(2007.6.14)
【国際特許分類】
【出願番号】特願2005−507502(P2005−507502)
【出願日】平成15年7月25日(2003.7.25)
【国際出願番号】PCT/EP2003/008233
【国際公開番号】WO2005/015744
【国際公開日】平成17年2月17日(2005.2.17)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公表日】平成19年6月14日(2007.6.14)
【国際特許分類】
【出願日】平成15年7月25日(2003.7.25)
【国際出願番号】PCT/EP2003/008233
【国際公開番号】WO2005/015744
【国際公開日】平成17年2月17日(2005.2.17)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]