【課題】 複数種類の異なった記録モードで記録するための記録信号が入力され、入力信号に含まれる雑音成分を取り除いた純度の高い信号を出力するＰＬＬ回路を実現する。
【解決手段】 入力信号を１／Ｌにして第１分周器４１から第１周波数信号を出力し、入力信号に対応するマスタクロック信号を発振器４６ａで発振し、マスタクロック信号の周波数を１／Ｍにして第２周波数信号を第２分周器５２から出力し、第１周波数信号と第２周波数信号との位相差信号を位相比較器４３から出力し、第１周波数信号と第２周波数信号とが一致しているか否かをロック検出器４４で検出し、一致しない場合には第１分周器のＬ及び第２分周器のＭを可変させ、一致した場合にはＬ及びＭを固定させる制御信号を制御回路４８から出力し、マスタクロック信号を1／Ｎにして真の信号成分を第３分周器から出力するようにしたＰＬＬ回路を構成した。 （もっと読む）

【課題】ユーザ領域で用いるトラッキング用位相比較器では、ＰＬＬの引込み範囲が狭く、所定長のＲＵＮ−ＩＮ領域だけでは、ＰＬＬの引込みが完了できない課題があった。
【解決手段】ゼロクロス検出手段と、ゼロクロス検出手段の通過タイミングに合わせて動作を開始しカウント値を出力する周期カウンタと、前記ゼロクロス検出手段から出力された通過方向情報と前記カウント値から、再生信号がゼロクロスするタイミングを予測し、初期位相誤差を出力するアクイジション用位相誤差検出器を備える。ゼロクロス検出手段は、プリアンブル領域に含まれる特定パターンの立上り又は立下りエッジのゼロクロス点を検出し、検出されたゼロクロス点から所定周期の周期カウンタを動作させ、プリアンブル領域の特定パターンから予測されるゼロクロス点を予測し、アクイジション用位相誤差を出力する。 （もっと読む）

【課題】 数ギガヘルツ以上の高周波域においても、高精度のクロック信号を生成し分配可能なクロック生成分配装置を提供すること、及び20GHzに達するような高周波域においても、各電圧制御発振器が同一位相で発振し、希望する周波数のクロック信号が生成でき、高周波クロック信号を、より安定にチップ内の各部に分配する分散VCO型クロック生成分配装置を提供すること。
【解決手段】 各電圧制御発振器としてLC共振型電圧制御発振器を採用し、さらにその発振ノード間の接続配線のインダクタ成分を相対的に小さくして、あるいは、LC共振発振器を注入同期により同期して発振させることにより、各LC共振型電圧制御発振器が安定して同一位相で発振するようにする。 （もっと読む）

オフセット信号位相調整を用いる同調可能な多重周波数源システムが、第１の周波数源と、位相遅延素子と、第１の周波数源と同時に動作するように構成された第２の周波数源とを含む。第１の周波数源は、基準入力信号を受け取るように結合された入力と、第１の周波数源信号を提供する出力とを含む。位相遅延は、入力基準信号を受け取るように結合された入力と、出力とを含み、位相遅延素子は、入力基準信号に既定の位相遅延を適用して位相遅延入力信号を生み出すように動作する。第２の周波数源は、位相遅延入力信号を受け取るように結合された入力と、第２の周波数源信号を提供する出力とを含む。 （もっと読む）

【課題】受信機参照周波数信号から受信機周波数信号を合成するように構成されるプライマリ周波数シンセサイザを提供し、フラクショナル−Ｎ分周を使用することにより受信機周波数信号から送信機周波数信号を合成するように構成されるオフセット周波数シンセサイザを提供することに基づく、送受信機の周波数合成に関する方法および装置である。かかる構成が、要求される受信および送信周波数間の非整数のデュプレックス距離を可能とする。プライマリ周波数シンセサイザは、フラクショナル−Ｎ周波数シンセサイザとして作動されることもできる。これは受信機周波数信号が受信機参照周波数信号との非整数の関係を有することもできることを意味する。フラクショナル−Ｎ周波数合成と共に作動するようにプライマリおよびオフセット周波数シンセサイザを構成することが、プライマリおよびセカンダリ周波数シンセサイザの独立した周波数の調整／最適化を許容する。 （もっと読む）

【課題】供給される信号と帰還信号が一定の位相になるよう負帰還により調整を行う回路において、供給される信号がない場合、外部からのノイズにより、クロックの周波数が変動し通信に不具合が生じる問題を課題とする。
【解決手段】ＰＬＬ回路と、発振回路とを有し、ＰＬＬ回路からの信号と、発振回路からの信号との出力を切り替えるためのスイッチが設け、受信信号が無い場合にＰＬＬ回路との接続を発振回路との接続に切り替える。 （もっと読む）

【課題】小規模な制御回路により、出力クロックの位相変動を抑圧するＰＬＬ回路を得る。
【解決手段】出力クロックの位相変動を抑圧するＰＬＬ回路において、入力信号とＶＣＯの出力クロックとの位相差を検出する位相比較手段２と、前記位相比較手段の出力を入力とし低周波数成分のみを通過させるＬＰＦ３と、前記ＬＰＦの出力を入力としＰＬＬ回路の定常位相誤差を検出する定常位相誤差検出手段５と、前記定常位相誤差検出手段の出力を入力としＶＣＯ発振周波数オフセット制御電圧を生成するＶＣＯ発振周波数オフセット制御手段６と、前記ＬＰＦの出力を入力とするＶＣＯ発振周波数制御端子および前記ＶＣＯ発振周波数オフセット制御手段の出力を入力とするＶＣＯ発振周波数オフセット制御端子を有するＶＣＯ４とを備える。 （もっと読む）

【課題】 送信信号の変調および受信信号の復調やアップコンバート、ダウンコンバートの機能を有する通信用半導体集積回路（高周波ＩＣ）およびベースバンド回路を備えた無線通信装置におけるトータルの消費電力を低減する。
【解決手段】 送信信号の変調送信信号の変調および受信信号の復調および受信信号の復調処理に用いられる基準クロック信号を生成するクロック生成回路（２６０）を内蔵した通信用半導体集積回路（高周波ＩＣ）において、前記クロック生成回路には、振動子が接続されることにより該振動子の固有振動数と印加される制御電圧とに応じた周波数で発振する電圧制御型発振回路（ＶＣＸＯ２６２）を設け、該電圧制御型発振回路は、ベースバンドＩＣから供給されるディジタル周波数制御情報を内部のＤＡ変換回路（２７０）で変換した結果を前記制御電圧としてその電圧に応じた周波数で発振するように構成した。 （もっと読む）

【課題】 二つの電圧制御型発振器のそれぞれの発振波形を位相は同期せずに周波数のみを等しくするような周波数差補償器を提供する。
【解決手段】 入力制御端子から得る制御電圧Ｖ_cntに応じた周波数ｆで発振する発振器０１と、発振周波数ｆに依存した直流電圧値Ｖ_fを出力する周波数変換器０２と、一定周波数ｆ_rで発振する発振器０３と、周波数ｆ_rに依存した直流電圧値Ｖ_frを出力する周波数変換器０４と、周波数変換器０２及び周波数変換器０４の各出力値の差分に基づき出力値Ｖ_cmpを出力する比較器０５と、出力値Ｖ_cmpに基づいて発振周波数Ｖ_fが発振周波数Ｖ_frと等しくなるように入力制御端子へ制御電圧Ｖ_cntを出力する制御器０６から構成される周波数差補償器とした。 （もっと読む）

【課題】 歪みのないクロックを出力できる２重化クロック位相同期装置、およびこれを用いた通信装置を提供することである。
【解決手段】 無線基地局１０は、外部から受信した信号から抽出されたクロックに位相同期した基準クロックを生成するクロック位相同期部１２ａ，１２ｂを備えた通信装置である。クロック位相同期部１２ａ，１２ｂは、位相ロックループ回路を２重化したものであり、待機系は運用系よりも速い応答速度で動作する。こうした構成によって、運用系と待機系との間の位相差が少なくなり、系の切替が起こったとしても、出力クロックに歪みが生じることがなくなる。 （もっと読む）

テレビジョン放送受信機等の無線装置に用いられるＶＣＯ（電圧制御発振回路）装置に関する。発振周波数が広帯域にわたり、かつ低消費電力化が実現できるＶＣＯ装置を提供する。ＶＣＯ回路群（４）は、周波数制御電圧端子（８）に印加される制御電圧（Ｖｔ）に応じた周波数の信号を発振する。ＬＯ信号選択手段（３）はＶＣＯ回路群（４）の中から所望の出力信号を選択する。ＰＬＬ（６）は、ＬＯ信号選択手段（３）で選択された局部信号（ｆｖｃｏ）を分周して基準信号との位相を比較し位相差から変換した信号を出力する。ループフィルタ（７）は、ＰＬＬ（６）の出力信号を平滑して周波数制御電圧である制御電圧（Ｖｔ）を出力し、ＬＯ信号選択手段（３）で選択された局部信号を高周波信号処理手段（１）へ出力する。
（もっと読む）

ＶＣＯの周波数と基準周波数との間の位相差を決定し、ＶＣＯの周波数と基準周波数との位相差が２πラジアン以上の場合に誤差信号を出力する位相周波数検出器（ＰＦＤ）を有する位相同期ループ（ＰＬＬ）シンセサイザ（２００）において、少なくとも１つの電圧制御発振器（ＶＣＯ）（２１１）を粗調整するためのシステムに関する。続いて、ＰＦＤに生成された誤差信号の数を追従するために、監視装置（２１５）が用いられる。監視装置の回路が所定のレベルに到達する場合、ＶＣＯの自走周波数が粗調整され得る。本発明によって、回路の動作に影響を与える動作因子にかかわらずＰＬＬのＶＣＯが動作レンジに留まることが可能なようにＰＬＬを粗調整することを可能とする、大きな利点が示される。
（もっと読む）

【課題】使用周波数帯に応じて発振器を、また使用通信システムに応じて後段の変復調回路を切り換えて、発振器個数を減らし後段の変復調回路を共通化する。
【解決手段】複数の周波数帯，通信システムのモードで使用するため第１の発振器１００と第２の発振器１０１の出力に第１のスイッチ回路１０２を設けて、第１，第２，第３の分周器１０３，１０４，１０５の分周信号を選択する。第１，第２の増幅器１０７，１０８の前段に第２，第３のスイッチ回路１２２，１２３を設け、信号を通信システムのモードに応じて選択し、第１，第２の増幅器１０７，１０８に入力して増幅する。この出力を第１，第２のミキサ１０９，１１１で通信システムのベースバンド信号と合成する。合成信号を第３，第４の増幅器１１０，１１２で増幅して出力する。各スイッチによって、所定モードの周波数帯，通信システムに応じた回路を選択することにより共通化する。 （もっと読む）

【課題】 従来のＰＬＬ回路においては、分周比の切替え後可変分周器の出力（帰還側パルス）の最初の立上がりが基準側分周器の出力（基準側パルス）の立上がりよりも早くなるか遅くなるかは、一義的に決まっておらず、分周比の切替えタイミングに依存してしまい、周波数引込み時間が変動するという問題点があった。
【解決手段】 発振系回路から供給される局部発振信号の周波数は、フィルタからの出力電圧に従って変更され、アンテナから受信される信号と上記局部発振信号とを合成する受信系回路と、第２の制御信号に応答して、上記フィルタに所定の電圧をセットする設定手段と、上記第１の制御信号を生成し、上記発振系回路から供給され上記第１の周波数から上記第２の周波数へ変更される局部発振信号の変化に応じて上記第２の制御信号を生成する制御手段とを含むことようにした。 （もっと読む）

【課題】位相比較器で検出の位相誤差をループフィルタに入力／遮断する信号断接手段を備え、ＣＶラインが暴れる範囲では遮断するように信号断接手段を制御し、ＣＶラインの暴れをカットしてループフィルタの入出力電圧の応答遅延を改善したＰＬＬを提供する。
【解決手段】ＰＬＬ回路１００は、基準周波数信号Ｆを発生の基準周波数信号発生器１と、分周器９で分周された信号と基準周波数信号Ｆの位相を比較の位相比較器２と、位相比較器２で検出の位相誤差εをループフィルタ４に入力／遮断する信号断接手段３と、位相比較器２で比較の位相誤差εを積分するループフィルタ４と、制御電圧ｖに基づいて発振周波数ｆが制御されるＶＣＯ（電圧制御発振器）−Ａ５と、ＶＣＯ（電圧制御発振器）−Ｂ６と、分周器９への分周比の設定及び信号断接手段３を制御のＣＰＵ（制御手段）８と、ＶＣＯＡ５、Ｂ６で発振の発振信号周波数ｆを所定の分周比で分周の分周器９とで構成。 （もっと読む）

【課題】周波数比較機能を有さない位相比較器を用いた場合において、確実に周波数引き込みが可能であって、確実にロックはずれを検知できる位相同期発振器を提供する。
【解決手段】周波数比較機能を有さない位相比較器と電圧制御発振器とを有するメインＰＬＬ回路と、電圧制御発振器からの周波数を精度良くモニターするクオリファイＰＬＬ回路と、モニターした周波数が所定範囲からはずれると、固有周波数を有する振動子を用いた固定周波数の発振器に電圧制御発振器を同期させるスターターＰＬＬ回路とを備える。 （もっと読む）

【課題】 シグマデルタ変調器を共有して、チップで占める面積を減少させることができる受信及び送信用の分数分周位相固定ループを利用した周波数合成器及び周波数合成方法を提供する。
【解決手段】 ＣＤＭＡ技術等を利用した無線移動通信で、送信チャンネル周波数と受信チャンネル周波数とは一定の間隔を維持する。これを利用して、基準周波数を出力するカウンタの値を調節して、周波数合成器を構成する送信用と受信用の分数分周位相固定ループの小数分周比を同一に維持させると、シグマデルタ変調器と基準周波数を決定するカウンタの数を一つに減少させることができる。従って、周波数合成器のチップ面積を大幅に減少させ、消耗電流量も減少させることができる。 （もっと読む）

【課題】 複数の発振帯域を有するＶＣＯ、又は異なる発信帯域を有する複数のＶＣＯを備えたＰＬＬ回路において、設定した発振周波数に最適なＶＣＯを選択完了するまでに要する時間を短縮すること。
【解決手段】 ＰＬＬ回路の各出力周波数に対応する最適なＶＣＯを予め記憶回路１１に記憶しておき、このデータを利用してＰＬＬ回路の出力周波数が変化した時に最初に選択するＶＣＯを決定する。また、各出力周波数に対応する最適なＶＣＯは、当該出力周波数の選択完了後に書き換えることができるようにする。また、当該出力周波数に対応するＶＣＯデータの代替として、前後の出力周波数のデータを利用する。また、コンパレータの出力を利用してＶＣＯの制御電圧の動きを観測することにより、選択しているＶＣＯの可否を判断するまでの時間を短縮する。 （もっと読む）

【課題】 障害時に現用系原子発振器から予備系原子発振器に切り替える際の不整合を簡易な構成で防止する基準周波数発生装置を提供する。
【解決手段】 原子の共鳴周波数に応じた周波数の発振出力を行う現用系原子発振器と、原子の共鳴周波数に応じた周波数を制御信号に基づいて制御して発振出力を行う予備系原子発振器と、前記現用系原子発振器の発振出力と該予備系原子発振器の発振出力との差を検出し、この差に応じた前記制御信号を予備系原子発振器に入力することで、前記予備系原子発振器の発振周波数を前記現用系原子発振器の発振周波数と同期させる制御信号入力部と、前記現用系原子発振器の正常時には該現用系原子発振器の出力を基準周波数信号として外部へ出力し、前記現用系原子発振器の障害時には前記予備系原子発振器の出力を基準周波数信号として外部へ出力する切替器とを備えた。 （もっと読む）

従来技術の不利な点を取り除き、特性（１）高い長期安定性、（２）低位相雑音、（３）高耐熱性、（４）その基準発振器の周波数についての正確な値、を改善したＭＥＭＳ基準発振器を提供することが、本発明の目的である。
（もっと読む）