【課題】受信機特性の固体差や時間変動に応じて適切なループゲインを設定することができるようにする。
【解決手段】周波数・位相同期回路においては、主PLL回路３１−１によって同期検波を継続しながら、副PLL回路３１−２によって、ループゲインを順次変化させて制御誤差値の計測が行われる。２系統のPLL回路である主PLL回路３１−１と副PLL回路３１−２は、同じ特性を有する部材を用い、同じ回路構成を有するようにして作成された回路である。また、主PLL回路３１−１に設定しているループゲインよりも小さい制御誤差値を求めることができるループゲインが見つかる度に、主PLL回路３１−１のループゲインを副PLL回路３１−２のループゲインで置き換えていくことが行われる。本発明は、デジタルテレビジョン放送を受信するテレビジョン受像機、録画機器に適用することができる。 （もっと読む）

【課題】バラツキ耐性を強くし、温度変動のときに、ＶＣＯの周波数変動を補償する周波数シンセサイザの提供。
【解決手段】ＶＣＯ５と、ＶＣＯの発振出力を可変分周回路４で分周した信号２２と基準発振回路１の基準信号２１を位相比較する位相比較器２と、位相比較結果に基づきＶＣＯへの制御電圧２３を生成するループフィルタ３とがＰＬＬを構成し、ＶＣＯは、複数の重み付けされた容量素子５６〜５８と制御信号に基づきオン・オフされる複数のスイッチを備えた容量バンクと、バラクタ５４を備える。温度補償ブロック７は、バラクタの補正電位発生回路７３と、容量バンクの寄生容量の補正電位発生回路７１と、該補正電位発生回路の出力電位を制御信号に基づき重み付け処理するゲイン可変アンプと、バラクタの補正電位発生回路の出力電圧とゲイン可変アンプの出力電圧を加算する加算回路７９とを備え、加算回路の出力２５によりＶＣＯのバラクタが制御される。 （もっと読む）

【課題】 発振周波数を補正するためのメモリなどが不要な温特補正機能付き発振回路およびその製造方法を実現する。
【解決手段】 温特補正機能付き発振回路１０は、第１の発振回路２１と、第２の発振回路２２と、第１の発振回路２１が発生する発振周波数を理想の発振周波数に近い発振周波数に補正するための補正回路５０とを備える。補正回路５０は、第１の発振回路２１の発振周波数ｆ１と、第２の発振回路２２の発振周波数ｆ２との差分（ｆ１−ｆ２）を検出し、その検出した差分に補正係数αを乗じ（α・（ｆ１−ｆ２））、その補正された差分を第１の発振回路２１の発振周波数に加算し（ｆ１＋α・（ｆ１−ｆ２））、それを出力する動作を行う。 （もっと読む）

【課題】小型でＩＣ化が可能な位相同期発振器を実現すること。
【解決手段】 位相同期した複数の発振信号を得る位相同期発振器アレイにおいて、位相が１８０度異なる２つの信号を入力する第１入力端子と第２入力端子とを有したｎ個の第１差動増幅器から第ｎ差動増幅器と、１≦ｋ＜ｎの全ての自然数ｋに対して、第ｋ差動増幅器の第２入力端子と第ｋ＋１差動増幅器の第１入力端子との間の全て、及び、第ｎ差動増幅器の第２入力端子と第１差動増幅器の第１入力端子との間を、それぞれ、逆相で結合するｎ個のフィルタＦと、を設けたことを特徴とする位相同期発振器アレイ。フィルタＦは、一方の差動増幅器１の第２入力端子Ｂ１２と接地間に配設された第２インダクタＬ１２と、他方の差動増幅器２の第１入力端子Ｂ２１と接地間に配設された第１インダクタとＬ２１、一方の差動増幅器１の第２入力端子と他方の差動増幅器２の第１入力端子との間を接続する第３容量Ｃ１５と第３インダクタＬ２３との直列接続回路とを有する。 （もっと読む）

【課題】複数のＶＣＯ間の発振周波数のばらつきを補償し、ジッタを低減する。
【解決手段】第１の発振回路および第２の発振回路はそれぞれ２つの周波数制御端子を備え、それぞれの一方の周波数制御端子に周波数制御信号Ａを入力する構成であり、第２の発振回路の他方の周波数制御端子に固定の周波数制御信号Ｂを与え、第１の発振回路および第２の発振回路の各発振周波数を比較し、その周波数誤差に応じた周波数制御信号Ｃを第１の発振回路の他方の周波数制御端子に与えるばらつき補償回路を備える。 （もっと読む）

【課題】実装スペースとコストの更なる低減のため、電子機器内の水晶部品を１つに集約するためには、消費電流や周波数精度の問題があった。
【解決手段】本発明の水晶発振器は、音叉型水晶振動体と、この振動体の温度による発振周波数の変化を、時間領域で連続的に補正するための温度補償回路を含んだ発振回路とを備え、この発振回路の出力を源振として高周波クロック信号を出力する、複数のＰＬＬ（フェイズロックループ）回路を備える。このような構成にすることにより、電子機器内で必要とされる全てのクロック信号を、精度良く提供することができる。 （もっと読む）

【課題】冗長化された基準周波数発生システムにおいて、現用側と予備側での出力切替時に出力信号のタイミングが急激に変動するのを防止する。
【解決手段】現用側の基準周波数発生装置５１においては、自機のＧＰＳ受信機２１ａが生成する１ＰＰＳ信号がＰＬＬ回路２２ａに供給される。予備側の基準周波数発生装置５２においては、現用側の基準周波数発生装置５１のＰＬＬ回路２２ａから出力された１Ｈｚの信号が、第１伝送経路を経由してＰＬＬ回路２２ｂに供給される。予備側に入力された１Ｈｚの信号は、前記第１伝送経路と遅延量が等しい第２伝送経路を経由して現用側に戻される。現用側の基準周波数発生装置５１は、自機のＰＬＬ回路２２ａからの１Ｈｚの信号と、予備側に出力して戻された１Ｈｚの信号と、の時間差に基づき補正用信号を出力する。予備側の基準周波数発生装置５２は、補正用信号に基づいて、ＰＬＬ回路２２ｂの出力信号の位相を調整する。 （もっと読む）

【課題】スイープ時間を短時間にする。
【解決手段】マイクロ波ＭＷに基づき共鳴信号ＲＳを発生する原子共鳴器１と、原子共鳴器１が発生する共鳴信号ＲＳを増幅する増幅器２と、位相変調信号ＬＷを出力する低周波発振器１０と、共鳴信号ＲＳと位相変調信号ＬＷとに基づき制御電圧ＶＣを出力する周波数制御部４と、制御電圧ＶＣによって発振信号ＯＵＴの周波数が制御される電圧制御発振器８と、発振信号ＯＵＴを位相変調信号ＬＷに基づき逓倍及び位相変調してマイクロ波ＭＷを出力する逓倍位相変調部９と、記憶部２７と、共鳴信号ＲＳの周波数がロックされたロック状態の時に制御電圧ＶＣを所定の時間間隔ＴＳで記憶部２７に同期電圧ＳＶとして記憶させ、共鳴信号ＲＳの周波数がロックされていない非ロック状態の時に制御電圧ＶＣと同期電圧ＳＶとに基づき周波数制御部４に制御信号Ｓ２を出力する制御部２６と、を含むルビジウム原子発振器１００。 （もっと読む）

【解決手段】複数の同調ループ、例えば微同調ループと粗同調ループ、を有する周波数シンセサイザが述べられる。微同調ループは、制限された同調レンジにわたって動作し、細かい周波数分解能を有し得る。粗同調ループは、広い同調レンジにわたって動作し、粗な周波数分解能を有し得る。微同調ループは、参照周波数の参照信号を受信し、細かいステップで調整可能な第１周波数の微同調信号を生成し得る。粗同調ループは、参照信号を受信し、出力信号と微同調信号とに基づいて第２周波数の微同調信号を生成し得る。第２周波数は、粗なステップ、例えば参照周波数の整数倍で調整可能であり得る。出力周波数は、第１周波数及び第２周波数に基づいて決定され得る。 （もっと読む）

【課題】ジッタ信号に対応したジッタ付加信号を出力できるジッタ発生装置を実現することを目的にする。
【解決手段】本発明は、ジッタ信号を増幅する増幅回路と、基準信号が入力され、増幅回路の出力によりジッタを付加する第１のＰＬＬ回路と、基準信号が入力される第２のＰＬＬ回路と、第１、第２のＰＬＬ回路の出力を位相比較する位相比較回路と、ジッタ信号を平滑する第１の平滑回路と、位相比較回路の比較結果を入力し、平滑する第２の平滑回路と、第１、第２の平滑回路の出力を比較し、増幅回路の増幅を制御する電圧差比較回路とを備えたことを特徴とするものである。 （もっと読む）

【課題】ＶＣＯの出力帯域を選択設定可能な周波数シンセサイザにおける消費電力を低減すること。
【解決手段】互いに並列に接続されたミキサ１１１と分周器１１２とを有する周波数変換回路１１０を設け、ＶＣＯ１０１の周波数帯域選択時に分周器１１２を用いることにより、ＶＣＯ１０１の周波数帯域選択時の位相比較器１０２の最高動作周波数を低くすることができ、消費電力を低減できる。また、送信時にはミキサ１１１を用いることにより、送信時のループゲインを下げずに済む。 （もっと読む）

【課題】スプリアス特性の向上が実現可能なＰＬＬ回路およびそれを搭載した通信用半導体集積回路装置を提供する。
【解決手段】例えば、ＰＬＬ回路を含む高周波ＩＣチップＲＦ＿ＣＰ３において、ＰＬＬ回路内に複数の電圧制御発振回路ブロックＶＣＯ＿ＢＫ１〜ＶＣＯ＿ＢＫ３を設ける。そして、ループフィルタの一部となる２次のループフィルタＦＬＴ＿Ａを位相検出等を行うシンセサイザブロックＳＹＮに配置し、他の一部となる１次のループフィルタＦＬＴ＿ＢをＶＣＯ＿ＢＫ１〜ＶＣＯ＿ＢＫ３のそれぞれに配置する。さらに、ＶＣＯ＿ＢＫ１〜ＶＣＯ＿ＢＫ３のそれぞれにおいては、インダクタＬ１，Ｌ２をＲＦ＿ＣＰ３の内側でなく外側（外周の一辺）に近くなるような向きにレイアウトする。 （もっと読む）

【課題】分配器を用いることなく、位相同期した多数の発振信号を供給すること。
【解決手段】発振信号の位相差が９０度である４位相の同一周波数の発振信号を出力する位相同期発振器アレイである。複数の閉線路２１〜２３から成る複数のリング共振器と、閉線路の全長を１／４分割した位置に設けられた４つのポート２１ａ〜２１ｄのうち隣接する２つのポート２１ｂ、２１ｃと、この閉線路２１に隣接する閉線路２２の隣接する２つのポート２２ａ、２２ｄ間を、それぞれ、負性抵抗として、接続する差動発振器３１ａ、３１ｂと、少なくとも何れか１方の端部に配置される閉線路２１において、その閉線路の４つのポートのうち、差動発振器が接続されていない２つのポート２１ａ、２１ｄに対して、９０度の位相差を有した信号を励振する励振装置３０とを有する。 （もっと読む）

【課題】周波数シンセサイザがロック状態にあり、かつ、電圧制御発振器の電圧制御信号が一定の電圧範囲からはずれたときに、ロック状態を保ったまま、電圧制御信号を一定の電圧範囲に戻す。
【解決手段】ローパスフィルタ３が生成する制御電圧信号１１によって直流バイアス電圧が制御された可変容量ダイオード５２の他に補償用可変容量ダイオード５３、５４を電圧制御発振器５に設け、制御電圧信号１１をモニタし、制御電圧信号１１の電圧が可変容量ダイオード５２の容量を容易に変えられる範囲外の電圧となったときに制御信号１６、１７のレベルを変化させるモニタ回路８と、その制御信号１６、１７のレベルの変化をロック状態が解除されないゆっくりとした電圧変化に鈍らせて補償用可変容量ダイオードに直流バイアス電圧を与える時定数回路７２とを備える。 （もっと読む）

【課題】ＰＶＴに依存せずに安定した周波数を出力する。
【解決手段】出力する第１の出力信号Ｖｆ１の周波数を第１の制御電圧ＶＣ１で制御する第１の電圧制御発振器１１と、第１の出力信号Ｖｆ１及び基準信号ＣＬＫに基づき第１の出力信号Ｖｆ１の周波数を一定に維持する第１の制御電圧ＶＣ１を生成する制御電圧生成部１３と、を含む位相同期回路１０と、出力する第２の出力信号Ｖｆ２の周波数を第２の制御電圧ＶＣ２で制御する第２の電圧制御発振器２０と、第１の制御電圧ＶＣ１に基づき第２の出力信号Ｖｆ２の周波数を一定に維持する第２の制御電圧ＶＣ２を生成する制御電圧変換部３０と、を含むパルス発生回路１。 （もっと読む）

【課題】再生クロックのジッタを低減する。
【解決手段】ＣＤＲ回路は、入力データが遷移したときにパルスを出力するゲーティング回路２と、ゲーティング回路２の出力パルスにより発振位相が制御されるクロックを生成するゲーテッドＶＣＯ３と、フィードバック入力端子にゲーテッドＶＣＯ３の出力クロックが入力され、ゲーテッドＶＣＯ３の出力クロックと同じ周波数の再生クロックを生成するＶＣＯ４と、入力データを遅延させる遅延回路５と、遅延回路５を通過した入力データのデータ識別を再生クロックに基づいて行うフリップフロップ１とを備える。 （もっと読む）

【課題】発振周波数帯域がそれぞれ互いに異なる複数のＶＣＯを備えつつ、発振信号の周波数のアンロック状態を短時間にすることが可能なＰＬＬ回路を提供することを目的とする。
【解決手段】ＶＣＯ２２−１〜２２−８と、ＶＣＯ出力回路１６と、プログラマブル分周器１４と、位相比較器１７と、チャージポンプ２０と、ループフィルタ２１と、ＶＣＯ２２−１〜２２−８からそれぞれ出力される発振信号が順次選択されるようにＶＣＯ選択信号を出力するとともに、ＶｔｕｎｅがＶＣＯ選択判定用の所定範囲に入ると、ＶＣＯ選択信号を固定するＶＣＯ選択回路１５とを備えてＰＬＬ回路１１を構成し、ＶｔｕｎｅがＶＣＯ切り替え判定用の所定範囲に入らなくなると、ＶｔｕｎｅがＶＣＯ選択判定用の所定範囲に入るように、ＶＣＯ選択信号を切り替える。 （もっと読む）

【課題】通信機などが必要とする発振装置の発振周波数範囲の広帯域化が、簡単な構成で精度よく行えるようにする。
【解決手段】８ＧＨｚから１２ＧＨｚなどの第１の周波数帯域幅の可変範囲を持つ低位相雑音な発振手段と、発振手段の発振出力を分周する周波数分周器とを備える。発振手段が出力する発振信号の周波数と、周波数分周器で分周する分周比を制御して、周波数分周器の出力周波数を、発振手段の発振周波数以下の周波数で、第１の周波数帯域幅と同じかそれ以上の周波数帯域幅で可変設定される所望の周波数とする制御を行う。 （もっと読む）

【課題】発振周波数可変域の異なる複数の電圧制御発振器を有する局部発振信号発生装置を検査するための検査方法であって、安価な半導体検査装置を用いて実現可能であり且つ検査効率のよい検査方法を提供する。
【解決手段】発振周波数可変域の異なる複数の電圧制御発振器１＿１〜１＿ｎを有する局部発振信号発生装置を検査するための検査方法であって、前記複数の電圧制御発振器１＿１〜１＿ｎの各発振周波数可変域の上端周波数及び下端周波数のうち一部のみ（例えばｆ_A，ｆ_B）を探索し、その探索結果を用いた演算によって得られた周波数ポイント（例えばｆ_D）の正常発振の有無を判定することにより、発振周波数可変域が隣接する電圧制御発振器同士において発振周波数可変域が規定以上重複していることを検査する検査方法。 （もっと読む）

【課題】複数のＶＣＯを切り替えて使用するＰＬＬ回路において、ＶＣＯの位相雑音を最適化することである。
【解決手段】ＰＬＬ回路１１の複数のＶＣＯ１２−１〜１２−ｎの内の１つの選択は、ＶＣＯ選択データにより行われ、キャパシタの選択はＶＳＢデータにより行われる。バイアス電流設定回路２５は、ＶＣＯ選択データとＶＳＢデータと制御電圧のデジタル変換値ＶＴＤをデコードして、予め定めたバイアス設定値を可変電流源Ｉ１に出力する。 （もっと読む）