【課題】スイープ電圧発生のための回路規模を小型化し、且つ非ロック時における周波数引き込み動作を自動的に行なうことが可能なルビジウム原子発振器を提供する。
【解決手段】このルビジウム原子発振器１００は、ＯＭＵ１と、増幅器２と、出力信号をデジタル信号に変換するＡ／Ｄ変換器３と、ロック状態又は非ロック状態を判定する状態判定部１１と、位相変調信号ｆｍの周波数成分を選択的に出力するＢＰＦ１３と、スイープ電圧データを生成するスイープ電圧データ生成手段１２と、タイマ１５と、第１のＢＰＦ１３の出力信号又はスイープ電圧データ生成手段１２の出力信号を選択するＳＷ−Ａ１４と、アナログ信号に変換するＤ／Ａ変換器５と、位相検波して周波数制御信号を生成する位相検波器６と、周波数制御信号を積分処理する積分回路７と、周波数制御信号に従い出力周波数が制御されるＶＣＸＯ８と、を備えて構成されている。 （もっと読む）

【課題】ジッタをデジタル的に発生させることにより、ジッタに関する調整が可能でありジッタ非注入時の信号劣化が生じることを防止したジッタ発生装置を提供する。
【解決手段】本実施の形態におけるジッタ発生装置では、第２カウンタ５が出力する−１〜１の範囲内のランダムな整数値のカウンタ値を第１カウンタ２が出力するカウンタ値に加算して、波形メモリ３にアドレスとして入力し振幅データから波形を得ることにより、ジッタをデジタル的に発生させ、波形２０に対して波形２１，２２の波形の間をランダムにゆらいだ、ジッタが注入された波形を得ることが可能となる。 （もっと読む）

【課題】マルチ・ギガヘルツ範囲で動作し且つ低ジッタの、調整可能な利得を有する位相ロック・ループ（ＰＬＬ）を提供する。
【解決手段】
１つの実施形態では、ＰＬＬのｆ_ＶＣＯ 信号の諸特性を取得する。これらの特性は、ｆ_ＶＣＯ 信号及びＰＬＬの位相ロック状態に関する異なるタイプのジッタの出現回数を含む。利得制御モジュールは、前記取得した諸特性の分析に基づき、少なくともＰＬＬの一部を制御する。例えば、ＰＬＬが位相ロックされているか、又はループ・フィルタの漏洩がある場合、ＰＬＬ内にあるチャージ・ポンプの利得が減少される。前記取得した特性に基づいて、チャージ・ポンプのミスマッチが検出される場合、当該ミスマッチを修正するために、追加の制御信号がチャージ・ポンプに供給される。 （もっと読む）

【課題】位相雑音特性が良好で、かつ低消費電力、小型化に適した発振装置を提供すること。
【解決手段】固定電圧Ｖｒｅｆが印加される第１の端子と、可変電圧Ｖｃが印加される第２の端子と、前記第１の端子と前記第２の端子との間に直列接続された、抵抗値ｒのｍ個の抵抗器及び抵抗値ＲＩＮの入力抵抗器と、前記ｍ個の抵抗器のうちｎ個の抵抗器を選択するための複数のスイッチと、制御電圧を出力する第３の端子と、を有する抵抗切替部と、前記複数の抵抗器に流す定電流の電流値Ｉｏｆｆを設定し当該定電流を供給する電流供給部とから構成され、｛Ｖｒｅｆ＋ｎ×ｒ×［（ＶＣ−Ｖｒｅｆ）／（ｍ×ｒ＋ＲＩＮ）］｝で与えられる第１の電圧と、｛−（ｎ×ｒ×Ｉｏｆｆ）｝で与えられる第２の電圧との重ね合わせにより規定される第３の電圧を、前記第３の端子から制御電圧として出力する。 （もっと読む）

【課題】 中心周波数と周波数可変範囲を自在に設定できる高安定、高精度な電圧制御発振器を提供すること。
【解決手段】 第１の水晶発振器の第１の周波数成分と、第２の水晶発振器の第２の周波数成分とを加算器等で加算する等して、所望の中心周波数および所望の可変周波数範囲を作る。 （もっと読む）

【課題】ＶＣＯ回路の特性バラツキや温度変動によらず、簡単な構成及び制御で常に高安定なＶＣＯ出力が得られることを課題とする。
【解決手段】位相比較器と、ローパスフィルタと、主制御を行う制御部と、該制御部出力の制御電圧で駆動されるＶＣＯ回路と、その出力を分周する可変分周器とからなるＰＬＬループを備える位相同期発振器であって、制御部は、ＰＬＬループを複数周波数でロックさせて各ロック時の制御電圧を測定し、該測定した各制御電圧に基づき、ＶＣＯ回路のリニアリティー校正された変調感度を求めると共に、該ＰＬＬループを所定周波数でロックさせた後、該ＰＬＬループを開放した状態で、前記求めた変調感度に基づきＶＣＯ回路に所定周波数を中心とするリニアリティー補正された周波数変化を発生させるための制御電圧信号を生成する。 （もっと読む）

【課題】 二連式水晶発振器を組み込んだ、水晶振動子を用いたクロック発振器において温度を補償するための機器及び方法である。
【解決手段】 二つの発振器の同期を担当するプロセッサの効率的な使用によって、最小限の電力消費が達成される。この発明は、特に、携帯式無線位置測定機器に精密な基準クロックを供給するのに適している。 （もっと読む）

【課題】基準周波数を得る場合、安定した周波数、もしくは遅延要素を得る回路を提供する。
【解決手段】第１の温度変動率を持つ第１のインピーダンス回路１と第１の能動回路３で構成した第１の発振回路６と、第１の温度変動率とは逆の変動方向となる第２の温度変動率を持つ第２のインピーダンス回路２と第２の能動回路４で構成した第２の発振回路７との出力を時系列的に交互に切替器５で選択する。第１のインピーダンス回路１の温度係数の絶対値が第２のインピーダンス回路２の温度係数より大きいとき、第１の発振回路６の使用時間を短くし、温度係数の小さい第２の発振回路７の使用時間を長く動作させるように、温度係数の比と逆の比率で発振回路の使用時間の比率を設定する。温度変動方向が逆の２つの温度係数を有することから、平均値として温度変動がほぼなく軽減される。時間平均値として温度変動が極めて小さく温度変動率の改善された発振周波数を得る。 （もっと読む）

【課題】複数のＶＣＯを有するＰＬＬ回路のチップ上の占有面積を削減でき、且つ、ＰＬＬ回路に対するマイコンの負担を軽減できる。
【解決手段】本発明の例に関わるＰＬＬ回路は、位相差信号を出力する位相比較回路１と、位相差信号に基づくチューニング電圧を出力するチャージポンプ回路２と、チューニング電圧に基づく発振周波数を出力する複数のＶＣＯ５１〜５ｎと、複数のＶＣＯの中から１つのＶＣＯを自動的に選択するオートセレクト回路を具備し、オートセレクト回路は、チャージポンプ回路２と接続される比較回路３と、比較回路３とＶＣＯ５１〜５ｎと接続されるカウンタ４とを具備し、比較回路３は、チューニング電圧に基づき、カウンタ４をアップカウント、又は、ダウンカウントさせるアップ／ダウン信号を出力し、カウンタ４は、アップ／ダウン信号に基づき、複数のＶＣＯ５１〜５ｎの中から１つのＶＣＯを選択するセレクト信号を出力することを備える。 （もっと読む）

【課題】ＰＬＬループの電圧制御発振器にかかる回路負担を抑えることにより、電圧制御発振器の性能が低下することの無い変調回路方式及びその電圧制御発振器を提供することを目的とする。
【解決手段】電圧制御発振器１２を具備するＰＬＬループと、変調信号とＰＬＬループ外調整電圧とを加算する加算手段１７と、加算手段１７の出力を電圧制御発振器１２へ供給する周波数粗調整手段１８とを有し、加算手段１７において加算されて出力された、変調信号とＰＬＬループ外調整電圧との加算信号を、周波数粗調整手段１８を介して電圧制御発振器１２へ供給し、ＰＬＬループにおける電圧制御発振器１２の発振周波数信号に加算信号を重畳して変調信号を生成する。 （もっと読む）

【課題】入力データに含まれているジッタを削除した再生データを得る。
【解決手段】入力データのデータレート周波数と同じ周波数の参照クロックを入力データにより位相合わせして再生クロックを作成し、該再生クロックにより前記入力データをＦＩＦＯ１０１に書き込む。該ＦＩＦＯ１０１からの読み出しには、前記再生クロックと同期関係にない前記参照クロック又は別のクロックを使用し、前記ＦＩＦＯ１０１から再生データを出力させる。 （もっと読む）

【課題】使用する電圧制御発振器の選択、および、その発振周波数範囲の設定をより効率的に行うことができる位相同期ループ回路を実現する。
【解決手段】位相同期ループ回路１００の制御部１０３は、位相同期ループ回路１００に接続する電圧制御発振器として、複数の電圧制御発振器ＶＣＯ1〜ＶＣＯnのうちから、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択し、その後、選択された電圧制御発振器の発振周波数範囲を、選局周波数を含む副発振周波数範囲に設定する。 （もっと読む）

【課題】周波数安定性と位相雑音特性に優れた局部発振装置を提供すること。
【解決手段】所定の信号処理手段に入力される少なくとも２つの局部発振信号を出力する局部発振装置であって、固定周波数である第１の局部発振信号を発する第１の発振手段と、可変周波数である第２の局部発振信号を発する第２の発振手段と、を備え、第２の発振手段は、第１の局部発振信号を入力して当該第１の局部発振信号の変化を補正する第２の局部発振信号を出力する。 （もっと読む）

【課題】クロック源となる発振器の経年変化によって生じた周波数変動を定期的な保守時に周波数測定を行うことなく検出する。
【解決手段】制御電圧によって制御されるＯＣＶＣＸＯ１０２の出力に応じたクロック信号を生成する現用系クロック生成回路１００と、ＯＣＶＣＸＯ１０２の出力を用いて生成されたリファレンス信号ＲＥＦｎを用いて現用系クロック生成回路１００と同期するように決定される制御電圧によって制御されるＯＣＶＣＸＯの出力に応じたクロック信号を生成する予備系クロック生成回路２００とからなり、制御電圧の値を監視することにより、ＯＣＶＣＸＯ１０２における周波数変動を検出する。 （もっと読む）

【課題】ノイズ抑制の困難度を簡易な回路素子で簡単化するための発振器結合システムを提供する。
【解決手段】複数の発振素子と、複数の遅延素子とを備え、該遅延素子は、少なくとも２つの発振素子の間に接続され、それらの複数の遅延素子の間には特定の位相または時間遅延関係があり、該遅延素子により少なくとも該２つの発振素子の位相または周波数のノイズ抑制関連特性が結合されることで、回路システム動作中においてノイズの自己相関性が低下し、位相または周波数のノイズ抑制効果が増進し、スペースを取るような固体（ｓｏｌｉｄ ｓｔａｔｅ）サーキュレータ（ｃｉｒｃｕｌａｔｏｒ）またはアイソレーター（ｉｓｏｌａｔｏｒ）または共振器（ｒｅｓｏｎａｔｏｒ）の使用はなく、信号のひずみが低減され、システムの安定性が向上している。 （もっと読む）

【課題】地上デジタル放送の中継装置のローカル信号発生源として好適な広帯域高周波発振回路を提供する。
【解決手段】第１のＰＬＬループ１０のＤＤＳ回路１６は、基準信号より高い周波数で発振する電圧制御水晶発振回路１３の出力信号をシステムクロックとして基準信号と同一の周波数の信号Ｆc1を生成する。位相比較器１１は、信号Ｆc1と基準信号とを位相比較して電圧制御水晶発振回路１３を制御し参照信号Ｆrefを生成する。第２のＰＬＬループ２０の電圧制御発振回路２３ａ〜２３ｃは、切換回路２４により選択され、参照信号Ｆrefによりローカル信号を生成する。ＤＤＳ回路２６は、ローカル信号を２分周し、システムクロックとして参照信号Ｆrefと同一周波数の信号Ｆc2を生成する。位相比較器２１は、信号Ｆc2と参照信号Ｆrefを位相比較し、上記選択された電圧制御発振回路を周波数制御する。 （もっと読む）

単一のソースの設計、マルチプレクサの設計、分数分周器の設計、または周波数逓倍器と周波数分周器の設計で実装可能なデジタル周波数シンセサイザである。実装は、制御器のディザリング回路またはデルタシグマ変調器を利用可能である。この周波数シンセサイザは、ＣＭＯＳ構成において実装可能であり、クリーンアップ位相ロックループ（ＰＬＬ）を利用可能である。
（もっと読む）

【課題】位相の変化に迅速に追従しつつ、クロックスリップが起こり難い（安定した）クロック信号を再生するクロック信号発生装置等を提供することである。
【解決手段】位相比較器１Ａは、データ信号と、デジタルＶＣＯ１Ｃの再生クロック信号を基準としたデータ信号の位相の遅れ及び進みを検出する。ランダムウォークフィルタ１Ｂは、この遅れ進みの回数差を計測して、回数差の絶対値が所定値に達すると、差を打ち消す方向に再生クロック信号の位相を変化させるようデジタルＶＣＯ１Ｃを制御し、計測結果をリセットして計測を再開する。再生位相比較器３は、デジタルＶＣＯ１Ｃ及び２Ｃの各再生クロック信号の位相差を検出してランダムウォークフィルタ１Ｂに通知する。ランダムウォークフィルタ１Ｂは、通知された位相差が所定量に達している間は、計測結果のリセットやデジタルＶＣＯ１Ｃの再生クロック信号の位相の変更を行わない。 （もっと読む）

本願に記載した実施例は、通信インタフェース（例えば、ＵＡＲＴポート（７６））を駆動させるために使用する安定クロック信号を生成するための、低コストの信号調節又は信号校正の方法及び装置に関する。特に、マイクロコントローラ（６０）内のプロセッサ（６１）は、低周波水晶発振器（７２）及びスケーリング・モジュール（７８）を使用して、高周波ＲＣ発振器（６４）によって生成される不安定クロック信号に含まれる周波数オフセット・エラーを除去する。特定のトリガ・イベントが生じた場合（マイクロコントローラの電源が投入された場合、マイクロコントローラが、スリープ・モード又は待機モードからウェイクアップされた場合、マイクロコントローラに通信エラーが生じた場合など）、プロセッサは周波数オフセット・エラーを検出し、除去する。
（もっと読む）

【課題】チャンネル周波数が整数と分数との和で表現される複雑な周波数に適合可能なＰＬＬ周波数シンセサイザを提供することを目的とする。
【解決手段】マルチループ構成を持つＰＬＬ周波数シンセサイザであって、出力周波数の整数部分の比較周波数を設定するメインループ１０と、出力周波数の分数部分の比較周波数を設定するサブループ１５とを備え、メインループ１０で設定された出力周波数の整数部分とサブループ１５で設定された出力周波数の分数部分との和となる周波数を出力周波数として出力することにより上記課題を解決する。 （もっと読む）