位相同期発振器アレイ
【課題】小型でＩＣ化が可能な位相同期発振器を実現すること。
【解決手段】 位相同期した複数の発振信号を得る位相同期発振器アレイにおいて、位相が１８０度異なる２つの信号を入力する第１入力端子と第２入力端子とを有したｎ個の第１差動増幅器から第ｎ差動増幅器と、１≦ｋ＜ｎの全ての自然数ｋに対して、第ｋ差動増幅器の第２入力端子と第ｋ＋１差動増幅器の第１入力端子との間の全て、及び、第ｎ差動増幅器の第２入力端子と第１差動増幅器の第１入力端子との間を、それぞれ、逆相で結合するｎ個のフィルタＦと、を設けたことを特徴とする位相同期発振器アレイ。フィルタＦは、一方の差動増幅器１の第２入力端子Ｂ１２と接地間に配設された第２インダクタＬ１２と、他方の差動増幅器２の第１入力端子Ｂ２１と接地間に配設された第１インダクタとＬ２１、一方の差動増幅器１の第２入力端子と他方の差動増幅器２の第１入力端子との間を接続する第３容量Ｃ１５と第３インダクタＬ２３との直列接続回路とを有する。
【解決手段】 位相同期した複数の発振信号を得る位相同期発振器アレイにおいて、位相が１８０度異なる２つの信号を入力する第１入力端子と第２入力端子とを有したｎ個の第１差動増幅器から第ｎ差動増幅器と、１≦ｋ＜ｎの全ての自然数ｋに対して、第ｋ差動増幅器の第２入力端子と第ｋ＋１差動増幅器の第１入力端子との間の全て、及び、第ｎ差動増幅器の第２入力端子と第１差動増幅器の第１入力端子との間を、それぞれ、逆相で結合するｎ個のフィルタＦと、を設けたことを特徴とする位相同期発振器アレイ。フィルタＦは、一方の差動増幅器１の第２入力端子Ｂ１２と接地間に配設された第２インダクタＬ１２と、他方の差動増幅器２の第１入力端子Ｂ２１と接地間に配設された第１インダクタとＬ２１、一方の差動増幅器１の第２入力端子と他方の差動増幅器２の第１入力端子との間を接続する第３容量Ｃ１５と第３インダクタＬ２３との直列接続回路とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の発振器の発振信号の位相を同期させた位相同期発振器アレイに関する。本発明は、指向性を可変制御できるフェーズドアレイアンテナの各アンテナへの搬送波の生成に用いることができる。
【背景技術】
【０００２】
特許文献１は、図 （ａ）に示すように、独立した複数の発振器が、λ／２、λ／４線路で構成される帯域阻止フィルタによって接続される。帯域阻止フィルタにより、自己の発振器に返る反射波と隣の発振器から自己の発振器に漏洩してくる透過波との周波数が一致する周波数で、各発振器の発振周波数は安定して発振する。帯域阻止フィルタを各発振器の発振信号が漏洩することにより、全発振器は、同一周波数で同期して発振することになる。
【０００３】
また、特許文献２は、図 （ｂ）に示すように、各スレーブ発振器は、スレーブ自励制御手段から出力される電圧に比例した自励発振周波数ｆs で発振する。隣接するスレーブ発振器間を一方向に結合させて、隣のスレーブ発振器の出力信号を自己のスレーブ発振器に同期注入させて、隣のスレーブ発振器の出力信号の周波数と同一周波数の発振信号を得るものである。そして、最左端のスレーブ発振器に対しては、マスタ発振器による発振信号を注入し、マスタ発振器の発振周波数を変化させることで、マスタ発振器の発振信号と各スレーブ発振器の発振信号とを同期させつつ、各スレーブ発振器の出力信号を周波数変調させるものである。
【０００４】
また、あるスレーブ発振器への注入信号の位相と、その信号が注入されてその信号の周波数に同期発振したスレーブ発振器の出力信号との位相差Δφは、各スレーブ発振器の自励周波数ｆs と注入する発振信号の周波数ｆ0 ( マスタ発振器の発振周波数に等しい) との周波数偏差と、注入信号の振幅と自励発振信号成分の振幅及び外部品質ファクターＱとによって決定される。各スレーブ発振器において、自励発振の信号レベルに対して、注入信号の信号レベルを十分に小さくして、各スレーブ発振器の出力信号のレベルを、信号が注入されても変化しないとものとし、回路の同一性から外部部品品質ファクターＱを同一にできれば、上記の位相差Δφは、全てのスレーブ発振器において、同一とすることができる。その結果、各スレーブ発振器の出力信号の位相は、下流段に移行するに連れて、出力信号の位相は、Δφ、２Δφ、…、ｎΔφとなる。これにより、マスタ発振器の発振周波数ｆ0 を変化させることで、位相差Δφを変化させることができ、アレイアンテナの指向性を走査することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３８６１１５５
【特許文献２】特開２００２−２９９９４３
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示の技術は、帯域阻止フィルタにλ／２線路、終端抵抗、λ／２線路、２本のλ／４のスタブを用いている。このため、帯域阻止フィルタが大きくなり、同期発振器アレイを集積回路で構成することが困難である。
【０００７】
また、特許文献２に開示の技術は、マスタ発振器の発振周波数により、スレーブ発振器の発振周波数及び位相が決定されるので、制御された指向性の方向と周波数との関係が、所定の関係となる。したがって、ＡＳＫ、ＦＳＫ，ＰＳＫ，ＦＭなどのようにブロードな周波数成分を有する変調信号を用いるレーダにおいては、各周波数成分毎に、各アンテナから出力される位相差Δφが異なるために、特許文献２の方式を用いることができない。
【０００８】
本発明は、上記の課題を解決するために成されたものであり、その目的は、集積回路で構成できる複数の同期発振信号を得る同期発振器アレイを実現することである。
【課題を解決するための手段】
【０００９】
本第１発明は、位相同期した複数の発振信号を得る位相同期発振器アレイにおいて、位相が１８０度異なる２つの信号を入力する第１入力端子と第２入力端子とを有したｎ個の第１差動増幅器から第ｎ差動増幅器と、１≦ｋ＜ｎの全ての自然数ｋに対して、第ｋ差動増幅器の第２入力端子と第ｋ＋１差動増幅器の第１入力端子との間の全て、及び、第ｎ差動増幅器の第２入力端子と第１差動増幅器の第１入力端子との間を、それぞれ、逆相で結合するｎ個のフィルタとを設けたことを特徴とする位相同期発振器アレイである。
【００１０】
上記の第１入力端子と第２入力端子とは、１８０度位相が異なる高周波信号が入力される差動対入力端子のことである。２つの差動増幅器の入力端子間がフィルタで接続される場合に、一方の端子が第２入力端子であり、他方の端子が第１入力端子とされるだけであるので、入力端子の第１、第２の命名は、任意のものである。フィルタで接続される２つの差動増幅器のうちの一方の差動増幅器の第２入力端子と、他方の差動増幅器の第１入力端子とは、逆相となる。したがって、一方の差動増幅器の第２入力端子が、非反転入力端子の場合には、他方の差動増幅器の第１入力端子は、反転入力端子となる。逆に、一方の差動増幅器の第２入力端子が、反転入力端子の場合には、他方の差動増幅器の第１入力端子は、非反転入力端子となる。第１入力端子と第２入力端子に入力される高周波信号により制御される差動対トランジスタを流れる電流の位相や、差動対トランジスタのコレクタ又はエミッタの端子電圧は、相互に、１８０度異なる。本発明では、ｎ個の差動増幅器の入力端子が、リング状に接続される。
【００１１】
このように、異なる差動増幅器の入力端子間が、順次、ループ状に、入力端子と出力端子とにおける信号の位相が１８０度異なるフィルタで結合される。このようにフィルタにより差動増幅器の入力端子間をループ状に結合したので、各差動増幅器は同一周波数で同期発振することができる。また、得られる発振信号の位相は、０度と１８０度との２種類となる。
【００１２】
本第１発明では、フィルタは、入力端子と出力端子とにおける２つの信号の位相が、１８０度位相差を有するものであれば、任意の構成のものを用いることができる。たとえば、フィルタは、このフィルタで結合される２つの差動増幅器において、一方の差動増幅器の第２入力端子と接地間に配設された第２インダクタと、他方の差動増幅器の第１入力端子と接地間に配設された第１インダクタと、一方の差動増幅器の第２入力端子と他方の差動増幅器の第１入力端子との間を接続する第３容量と第３インダクタとの直列接続回路とを有するフィルタで構成することができる。この構成のフィルタでは、フィルタを伝搬する高周波信号は、１８０度の位相変移を受ける。
【００１３】
また、第２発明は、位相同期した複数の発振信号を得る位相同期発振器アレイにおいて、位相が１８０度異なる２つの信号を入力する第１入力端子と第２入力端子とを有した偶数ｎ個の第１差動増幅器から第ｎ差動増幅器と、１≦ｋ＜ｎの全ての自然数ｋに対して、第ｋ差動増幅器の第２入力端子と第ｋ＋１差動増幅器の第１入力端子との間の全て、及び、第ｎ差動増幅器の第２入力端子と第１差動増幅器の第１入力端子との間を、それぞれ、同相で結合するフィルタとを設けたことを特徴とする位相同期発振器アレイである。
【００１４】
本第２発明は、第１発明と異なり、２つの差動増幅器の入力端子を結合させるフィルタが、同相で結合させることが特徴である。他の構成は、第１発明と同一である。フィルタで接続される２つの差動増幅器のうちの一方の差動増幅器の第２入力端子と、他方の差動増幅器の第１入力端子とは、同相となる。したがって、一方の差動増幅器の第２入力端子が、非反転入力端子の場合には、他方の差動増幅器の第１入力端子も、非反転入力端子となる。逆に、一方の差動増幅器の第２入力端子が、反転入力端子の場合には、他方の差動増幅器の第１入力端子も、反転入力端子となる。第１入力端子と第２入力端子に入力される高周波信号により制御される差動対トランジスタを流れる電流の位相や、差動対トランジスタのコレクタ又はエミッタの端子電圧は、相互に、１８０度異なる。本発明では、偶数ｎ個の差動増幅器の入力端子が、リング状に接続される。
【００１５】
このように、異なる差動増幅器の入力端子間が、順次、ループ状に、入力端子と出力端子とにおける信号の位相が等しいフィルタで結合される。このようにフィルタにより差動増幅器の入力端子間をループ状に結合したので、各差動増幅器は同一周波数で同期発振することができる。また、得られる発振信号の位相は、０度と１８０度との２種類となる。
【００１６】
本第２発明では、フィルタは、入力端子と出力端子とにおける２つの信号の位相が、同相となるものであれば、任意の構成のものを用いることができる。例えば、フィルタは、このフィルタで結合される２つの差動増幅器において、一方の差動増幅器の第２入力端子と接地間に配設された第２インダクタと、他方の差動増幅器の第１入力端子と接地間に配設された第１インダクタと、一方の差動増幅器の第２入力端子と他方の差動増幅器の第１入力端子との間を接続する第４容量と第５容量との直列接続回路と、第４容量と第５容量との接続点と接地間に配設された第６容量とを有するフィルタで構成することができる。この構成のフィルタでは、フィルタを伝搬する高周波信号は、位相が変位しない。
【００１７】
また、第１発明及び第２発明において、第１インダクタと接地間に第１容量が配設され、第２インダクタと接地間に第２容量が配設されており、第１入力端子は抵抗と第１インダクタを介してバイアスされ、第２入力端子は抵抗と第２インダクタを介してバイアスされていることが望ましい。第１容量と第２容量とは、第１入力端子と第２入力端子を高周波信号に対しては接地する作用をする。また、第１発明及び第２発明において、差動増幅器の第１入力端子及び第２入力端子を構成するトランジスタのエミッタ／ソース回路に第７容量が設けられていても良い。この第７容量がフィルタの発振周波数を決定する一回路要素となる。また、本発明では、差動増幅器は、集積回路で構成することができる。
【発明の効果】
【００１８】
本発明によると、差動増幅器の２つの入力端子をフィルタで、ループ状に接続するだけで、複数の差動発振器は、位相及び周波数が同期した発振が可能となる。したがって、同期発振器アレイを集積回路で構成することが可能となり、小型のレーダ装置の実現が可能となる。また、複数の差動増幅器の入力端子をループ状に接続していることから、複数の差動増幅器の同期発振器となり、発振条件が狭い範囲に限定されるために、位相雑音を低下させることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の具体的な実施例１に係る位相同期発振器アレイを示した回路図。
【図２】実施例１の位相同期発振器アレイの等価回路。
【図３】実施例１に係る位相同期発振器アレイ発振装置のフィルタの等価回路。
【図４】実施例１に係る位相同期発振器アレイ発振装置の全体の接続関係を示した回路図。
【図５】実施例１に係る位相同期発振器アレイ発振装置のフィルタの回路定数を示した等価回路。
【図６】実施例１に係る位相同期発振器アレイ発振装置のフィルタの伝送特性と位相特定を示した特性図。
【図７】実施例１に係る位相同期発振器アレイ発振装置の発振特性を示した波形図。
【図８】実施例１に係る位相同期発振器アレイ発振装置の発振信号のスペクトルを示した特性図。
【図９】実施例１に係る位相同期発振器アレイ発振装置の発振信号の位相雑音を示した特性図。
【図１０】本発明の具体的な実施例２に係る位相同期発振器アレイを示した回路図。
【図１１】実施例２の位相同期発振器アレイの等価回路。
【図１２】実施例２に係る位相同期発振器アレイ発振装置のフィルタの等価回路。
【図１３】実施例２に係る位相同期発振器アレイ発振装置のフィルタの回路定数を示した等価回路。
【図１４】実施例２に係る位相同期発振器アレイ発振装置のフィルタの伝送特性と位相特定を示した特性図。
【図１５】実施例２に係る位相同期発振器アレイ発振装置において第６容量の値を変化させた時の発振周波数と発振信号の利得とを示した特性図。
【図１６】実施例２に係る位相同期発振器アレイ発振装置の発振特性を示した波形図。
【図１７】実施例２に係る位相同期発振器アレイ発振装置の発振信号のスペクトルを示した特性図。
【図１８】実施例２に係る位相同期発振器アレイ発振装置の発振信号の位相雑音を示した特性図。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の具体的な実施例を図を参照しながら説明するが、本発明は実施例に限定されるものではない。
【実施例１】
【００２１】
図１は、位相同期発振器アレイの一部分である第１差動増幅器１と第２差動増幅器２との接続を示した回路図、図２はフィルタの回路図である。第１差動増幅器１は、差動対トランジスタＴｒ１１、Ｔｒ１２と、直列接続された電流源トランジスタＴｒ１３、Ｔｒ１４を有している。また、トランジスタＴｒ１１のエミッタとトランジスタＴｒ１３のコレクタとの間には、容量Ｃ１１（第７容量）と抵抗Ｒ１１の並列回路が接続されており、トランジスタＴｒ１２のエミッタとトランジスタＴｒ１３のコレクタとの間には、容量Ｃ１２（第７容量）と抵抗Ｒ１２の並列回路が接続されている。これらの容量Ｃ１１、Ｃ１２は、第１差動増幅器１の発振周波数を決定する一つの回路要素となる。抵抗Ｒ１３、トランジスタＴｒ１５、Ｔｒ１６の直列接続回路は、電流源トランジスタＴｒ１３、Ｔｒ１４との間でカレントミラー回路を構成するものであり、電流源トランジスタＴｒ１３、Ｔｒ１４を流れる電流を一定に制御する作用をする。
【００２２】
第２差動増幅器２についても、第１差動増幅器１と同一の回路で構成されている。すなわち、第２差動増幅器２は、差動対トランジスタＴｒ２１、Ｔｒ２２と、直列接続された電流源トランジスタＴｒ２３、Ｔｒ２４を有している。また、トランジスタＴｒ２１のエミッタとトランジスタＴｒ２３のコレクタとの間には、容量Ｃ２１（第７容量）と抵抗Ｒ２１の並列回路が接続されており、トランジスタＴｒ２２のエミッタとトランジスタＴｒ２３のコレクタとの間には、容量Ｃ２２（第７容量）と抵抗Ｒ１２の並列回路が接続されている。これらの容量Ｃ２１、Ｃ２２は、第２差動増幅器２の発振周波数を決定する一つの回路要素となる。抵抗Ｒ２３、トランジスタＴｒ２５、Ｔｒ２６の直列接続回路は、電流源トランジスタＴｒ２３、Ｔｒ２４との間でカレントミラー回路を構成するものであり、電流源トランジスタＴｒ２３、Ｔｒ２４を流れる電流を一定に制御する作用をする。
【００２３】
また、第１差動増幅器１の第２入力端子である、トランジスタＴｒ１２のベース端子Ｂ１２と、第２差動増幅器２の第１入力端子である、トランジスタＴｒ２１のベース端子Ｂ２１との間には、第３容量Ｃ１５と第３インダクタＬ２３との直列接続回路が接続されている。また、第１差動増幅器１のトランジスタＴｒ１２のベース端子Ｂ１２と接地との間には、第２インダクタＬ１２と第２容量Ｃ１４との直列接続回路が設けられ、第２差動増幅器２のトランジスタＴｒ２１のベース端子Ｂ２１と接地との間には、第１インダクタＬ２１と第１容量Ｃ２３との直列接続回路が設けられている。第２入力端子であるベース端子Ｂ１２と、第１入力端子であるベース端子Ｂ２１とを結合するフィルタＦ２は、第３容量Ｃ１５と第３インダクタＬ２３との直列接続回路、第２インダクタＬ１２と第２容量Ｃ１４との直列接続回路、及び、第１インダクタＬ２１と第１容量Ｃ２３との直列接続回路による、π型のフィルタで構成されている。
【００２４】
また、トランジスタＴｒ１１のベース端子Ｂ１１は、抵抗Ｒ１４と第１インダクタＬ１１を介してバイアスされ、トランジスタＴｒ１２のベース端子Ｂ１２は、抵抗Ｒ１５と第２インダクタＬ１２を介してバイアスされ、トランジスタＴｒ２１のベース端子Ｂ２１は、抵抗Ｒ２４と第１インダクタＬ２１を介してバイアスされ、トランジスタＴｒ２２のベース端子Ｂ２２は、抵抗Ｒ２５と第２インダクタＬ２２を介してバイアスされている。第１差動増幅器１の第１容量Ｃ１３と第２容量Ｃ１４は、それぞれ、ベース端子Ｂ１１、Ｂ１２に印加される高周波信号を接地にバイパスするためのものであり、それぞれ、ベース端子Ｂ１１、Ｂ１２に直流電圧を印加させるものである。同様に、第２差動増幅器２の第１容量Ｃ２３と第２容量Ｃ２４は、それぞれ、ベース端子Ｂ２１、Ｂ２２に印加される高周波信号を接地にバイパスするためのものであり、それぞれ、ベース端子Ｂ２１、Ｂ２２に直流電圧を印加させるものである。
【００２５】
第１差動増幅器１では、トランジスタＴｒ１１のベース端子Ｂ１１が第１入力端子、トランジスタＴｒ１２のベース端子Ｂ１２が第２入力端子である。また、第１差動増幅器１のトランジスタＴｒ１１のベース端子Ｂ１１が第１入力端子、トランジスタＴｒ１２のベース端子Ｂ１２が第２入力端子である。
【００２６】
上記の第１差動増幅器１の第２入力端子（トランジスタＴｒ１２のベース端子Ｂ１２）と、第２差動増幅器２の第１入力端子（トランジスタＴｒ２１のベース端子Ｂ２１）とは、フィルタＦにより逆相で結合されている。したがって、第１差動増幅器１の第２入力端子（ベース端子Ｂ１２）が非反転入力端子ならば、第１差動増幅器１の第１入力端子（ベース端子Ｂ１１）は反転入力端子となり、第２差動増幅器２の第１入力端子（ベース端子Ｂ２１）は反転入力端子となり、第２差動増幅器２の第２入力端子（ベース端子Ｂ２２）は非反転入力端子となる。逆に、第１差動増幅器１の第２入力端子（ベース端子Ｂ１２）が反転入力端子ならば、第１差動増幅器１の第１入力端子（ベース端子Ｂ１１）は非反転入力端子となり、第２差動増幅器２の第１入力端子（ベース端子Ｂ２１）は非反転入力端子となり、第２差動増幅器２の第２入力端子（ベース端子Ｂ２２）は反転入力端子となる。
【００２７】
子Ｂ１２）と、第２差動増幅器２の第１入力端子（トランジスタＴｒ２１のベース端子Ｂ２１）とは、第２フィルタにより同相で結合されている。したがって、第１差動増幅器１の第２入力端子が非反転入力端子ならば、第２差動増幅器の第１入力端子も非反転入力端子となる。逆に、第１差動増幅器１の第１入力端子が反転入力端子ならば、第２差動増幅器の第２入力端子も反転入力端子となる。
【００２８】
同様に、第２差動増幅器２の第２入力端子と、図示しない次段の第３差動増幅器の第１入力端子との間には、逆相で端子間を結合する上記のフィルタＦが接続されている。これらの接続が、ｎ個の第ｎ差動増幅器まで、繰り返される。そして、第ｎ差動増幅器の第２入力端子と、第１差動増幅器１の第１入力端子（トランジスタＴｒ１１のベース端子Ｂ１１）との間に、上記のフィルタＦが接続されている。フィルタＦは、そのフィルタの入力端子と出力端子とでは、信号が逆相となるので、第ｎ差動増幅器の第２入力端子は非反転入力端子又は反転入力端子ならば、第１差動増幅器の第１入力端子は反転入力端子又は非反転入力端子となる。
【００２９】
図４に、ｎ個の差動増幅器の２つの入力端子を、フィルタＦでループ状に接続した回路を示す。図４において、端子ａが第１入力端子、端子ｂが第２入力端子である。第ｋ差動増幅器の第２入力端子ｂと、隣接する第ｋ＋１差動増幅器の第１入力端子ａとが、フィルタＦで逆相（１８０度位相差）に結合されている。この場合には、全ての差動増幅器において、第１入力端子ａは反転入力端子となり、第２入力端子ｂは非反転入力端子となる。
【００３０】
フィルタＦの等価回路は、図２に示すものとなる。次に、フィルタＦの動作について説明する。第１差動増幅器１のトランジスタＴｒ１２を切り離し、すなわち、第２入力端子Ｂ１２からトランジスタＴｒ１２側を見た入力インピーダンスＺａを無限大と仮定する。第２差動増幅器２のトランジスタＴｒ２１の発振を考えると、フィルタＦ及びトランジスタＴｒ２１に関して、高周波信号に対する等価回路は図３のようになる。なお、第１容量Ｃ１３、Ｃ２３、第２容量Ｃ１４、Ｃ２４は、高周波信号に対してはショートであるので、図２、３の等価回路には現れていない。また、トランジスタＴｒ２１のベース端子Ｂ２１とエミッタ端子間の浮遊容量Ｃ２５が表現されている。図３において、容量Ｃ２１（第７容量）は、トランジスタＴｒ２１のエミッタ回路に挿入された容量である。Ｃ２１は、トランジスタＴｒ２１のエミッタコレクタ間に配設される容量となり、Ｃ２５は、エミッタベース間の浮遊容量である。第２インダクタＬ１２と第３容量Ｃ１５と第３インダクタＬ２３の直列接続回路と、第１インダクタＬ２１との並列接続回路をコレクタベース間に配設されるインダクタＬｓとすれば、図３の等価回路は、コルピッツ発振回路となる。したがって、トランジスタＴｒ２１は、容量Ｃ２１と容量Ｃ２５の直列接続の容量ＣｓのキャパシタンスをＣ、インダクタＬｓのインダクタンスをＬとすれば、ｆ＝１／［２π（ＬＣ）1/］の周波数で発振する。実際には、第２差動増幅器２のトランジスタＴｒ２１のベース端子Ｂ２１と、第１差動増幅器１のトランジスタＴｒ１２のベース端子Ｂ１２とは、フィルタＦで結合されているので、発振周波数は、他のトランジスタの入力インピーダンスの影響を受けて、上記の値から変化する。なお、フィルタＦは、ベース端子間に配設される第２インダクタＬ１２、第１インダクタＬ２１、第３容量Ｃ１５、第３インダクタＬ２３の他、差動増幅器のトランジスタＴｒ２１のエミッタ回路に挿入された第７容量Ｃ２１を含んで構成されている。
【００３１】
図５は、図３の等価回路に示されたフィルタＦの各回路素子の定数を示す。図６（ａ）に、このフィルタＦの入力端子から出力端子への伝送特性のシミュレーション結果を示す。また、図６（ｂ）に、入力端子から出力端子への位相特性のシミュレーション結果を示す。伝送損失が最小で、位相特性が１８０度となる周波数７８．５ＧＨｚで発振することが分かる。ただし、ポートインピーダンスは２００Ωである。図７（ａ）は、図１に示す位相同期発振器アレイの発振信号の時間特性のシミュレーション結果を示し、図７（ｂ）は、図１に示す位相同期発振器アレイの第２差動増幅器２の第１入力端子（ベース端子Ｂ２１）の電圧Ｖａと、第２入力端子（ベース端子Ｂ２２）の電圧Ｖｂの電圧波形のシミュレーション結果を示す。１８０度の位相差で、発振していることが理解される。また、図８は、第２差動増幅器２の第１入力端子（ベース端子Ｂ２１）の電圧Ｖａの周波数スペクトルのシミュレーション結果を示す。７９．３１ＧＨｚの基本周波数と、その高調波が生成されていることが分かる。
【００３２】
図９（ａ）、（ｂ）は、差動増幅器を２個、４個、６個とした場合の第２差動増幅器２の第１入力端子（ベース端子Ｂ２１）の電圧Ｖａの位相雑音特性を示している。図の曲線の番号は、差動増幅器の数を表している。差動増幅器の数が増加するに連れて、協調効果により、位相雑音が減少していることが理解される。
【実施例２】
【００３３】
次に、他の実施例について説明する。図１０は、実施例２に係る位相同期差動増幅器アレイのうちの２つの差動増幅器を示している。本実施例は、図１に示す実施例１の構成に対して、２つの差動増幅器の入力端子間を結合させるフィルタＦの構成が異なるだけである。このフィルタＦは、それらの入力端子間を同相で結合させるものである。図１の回路における同一構成部分には、同一の符号が付されている。
【００３４】
第１差動増幅器１の第２入力端子である、トランジスタＴｒ１２のベース端子Ｂ１２と、第２差動増幅器２の第１入力端子である、トランジスタＴｒ２１のベース端子Ｂ２１との間には、第４容量Ｃ１６と第５容量Ｃ２６との直列接続回路が接続されている。また、第４容量Ｃ１６と第５容量Ｃ２６との接続点と接地間には、第６容量Ｃ１７が配設されている。２つの差動増幅器の入力端子間に配設されるフィルタＦは、このＴ型の容量回路と、第１差動増幅器１のトランジスタＴｒ１２のベース端子Ｂ１２と接地との間に設けられた第２インダクタＬ１２と、第２差動増幅器２のトランジスタＴｒ２１のベース端子Ｂ２１と接地との間に設けられた第１インダクタＬ２１とを有している。
【００３５】
フィルタＦの等価回路は、図２に示すものとなる。次に、フィルタＦの動作について説明する。第１差動増幅器１のトランジスタＴｒ１２を切り離し、すなわち、第２入力端子Ｂ１２からトランジスタＴｒ１２側を見た入力インピーダンスＺａを無限大と仮定する。第２差動増幅器２のトランジスタＴｒ２１の発振を考えると、フィルタＦ及びトランジスタＴｒ２１に関して、高周波信号に対する等価回路は図１２のようになる。なお、第１容量Ｃ１３、Ｃ２３、第２容量Ｃ１４、Ｃ２４は、高周波信号に対してはショートであるので、図１１、図１２の等価回路には現れていない。また、トランジスタＴｒ２１のベース端子Ｂ２１とエミッタ端子間の浮遊容量Ｃ２５が表現されている。図１２において、容量Ｃ２１（第７容量）は、トランジスタＴｒ２１のエミッタ回路に挿入された容量である。Ｃ２１は、トランジスタＴｒ２１のエミッタコレクタ間に配設される容量となり、Ｃ２５は、エミッタベース間の浮遊容量である。トランジスタＴｒ１のコレクタベース間に配設される、第２インダクタＬ１２、第４容量Ｃ１６、第５容量Ｃ２６、第６容量Ｃ１７、第１インダクタＬ２１で構成される回路のインピーダンスが誘導性のリアクタンス成分となり、その回路がインダクタＬｓで表されるとする。すると、図３の等価回路は、コルピッツ発振回路となる。
【００３６】
したがって、トランジスタＴｒ２１は、容量Ｃ２１と容量Ｃ２５の直列接続の容量ＣｓのキャパシタンスをＣ、インダクタＬｓのインダクタンスをＬとすれば、ｆ＝１／［２π（ＬＣ）1/］の周波数で発振する。実際には、第２差動増幅器２のトランジスタＴｒ２１のベース端子Ｂ２１と、第１差動増幅器１のトランジスタＴｒ１２のベース端子Ｂ１２とは、フィルタＦで結合されているので、発振周波数は、他のトランジスタの入力インピーダンスの影響を受けて、上記の値から変化する。なお、フィルタＦは、ベース端子間に配設される第２インダクタＬ１２、第１インダクタＬ２１、第４容量Ｃ１６、第５容量Ｃ２６、第６容量Ｃ１７の他、差動増幅器のトランジスタＴｒ２１のエミッタ回路に挿入された第７容量Ｃ２１を含んで構成されている。
【００３７】
第２インダクタＬ１２と第１インダクタＬ２１との値が等しく、第４容量Ｃ１６、第５容量Ｃ２６、第６容量Ｃ１７の値が等しい場合には、フィルタＦにおいて、図１２のＡ点とＢ点の電位は同相となる。第４容量Ｃ１６、第５容量Ｃ２６、第６容量Ｃ１７の交点Ｃ点とする。Ａ点からＣ点間の回路構成は、Ｂ点からＣ点の回路構成と等しい。したがって、Ａ点とＢ点の電位の位相は等しく、Ｃ点の電位の位相は、これらの位相と１８０度異なる。よって、このフィルタＦは、第１差動増幅器１の第２入力端子Ｂ１２と第２差動増幅器２の第１入力端子Ｂ２１を、同相で結合することになる。
【００３８】
実施例２の場合には、図４に示すように、複数の差動増幅器の入力端子間をフィルタＦＤで結合させる場合には、同相の結合となるために、第ｎ差動増幅器の第２入力端子と第１差動増幅器１の第１入力端子とが同相である必要がある。このため、本実施例のようにフィルタＦが同相で結合させる場合、すなわち、フィルタの入出力の位相差が零である場合には、差動増幅器の数ｎは、偶数である必要がある。
【００３９】
図１３は、図１２の等価回路に示されたフィルタＦの各回路素子の定数を示す。図１４（ａ）に、このフィルタＦの入力端子から出力端子への伝送特性のシミュレーション結果を示す。また、図１４（ｂ）に、入力端子から出力端子への位相特性のシミュレーション結果を示す。伝送損失が最小で、位相特性が０度となる周波数７９ＧＨｚで発振することが分かる。ただし、ポートインピーダンスは２００Ωである。
【００４０】
実施例１の場合には、図５に示すように、第１インダクタＬ２１、第２インダクタＬ１２、第３インダクタＬ２３の値、及び、第３容量Ｃ１５の値が非常に小さくなる。しかし、実施例２の場合には、実施例１と同一発振周波数において、図１３に示すように、第４容量Ｃ１６、第５容量Ｃ２６、第６容量Ｃ１７の値を大きくで、また、それに伴い、第１インダクタＬ２１、第２インダクタＬ１２の値も大きくすることができる。この場合に、発振周波数を可変とする場合には、実施例１においては、第３容量Ｃ１５の値を変化させ、実施例２の場合には、第６容量Ｃ１７の値を変化させることになる。この値を変化させるには、容量を電圧制御のバラクタダイオードを用いることになるが、実施例２の方が実施例１に比べて容量の値が一桁程、大きくできる。したがって、実施例２の構成とすることで、第６容量Ｃ１７をバラクタダイオードで構成することが可能となり、周波数を容易に変化させることができる。
【００４１】
図１５（ａ）、（ｂ）は、第６容量Ｃ１７をバラクタダイオードで構成して、その値を電圧で制御して変化させることで、発振周波数が変化することを示した特性図である。図１５（ａ）は、差動増幅器を２つ接続した場合の位相同期発振器において、第３容量Ｃ１５の値と、発振周波数との関係を示している。７６．５ＧＨｚ〜８１．５ＧＨｚまで、変化できることが分かる。図１５（ｂ）は、第３容量Ｃ１５の値と、ベース端子Ｂ２１の電圧値との関係を示した特性である。
【００４２】
図１６（ａ）は、図１０に示す位相同期発振器アレイの発振信号の時間特性のシミュレーション結果を示し、図１６（ｂ）は、図１０に示す位相同期発振器アレイの第２差動増幅器２の第１入力端子（ベース端子Ｂ２１）の電圧Ｖａと、第２入力端子（ベース端子Ｂ２２）の電圧Ｖｂの電圧波形のシミュレーション結果を示す。１８０度の位相差で、発振していることが理解される。また、図１７は、第２差動増幅器２の第１入力端子（ベース端子Ｂ２１）の電圧Ｖａの周波数スペクトルのシミュレーション結果を示す。７８．９３ＧＨｚの基本周波数と、その高調波が生成されていることが分かる。
【００４３】
図１８（ａ）、（ｂ）は、差動増幅器を２個、４個、６個とした場合の第２差動増幅器２の第１入力端子（ベース端子Ｂ２１）の電圧Ｖａの位相雑音特性を示している。図の曲線の番号は、差動増幅器の数を表している。差動増幅器の数が増加するに連れて、協調効果により、位相雑音が減少していることが理解される。
【産業上の利用可能性】
【００４４】
本発明は、指向性を制御できるフェーズドアレイアンテナ装置のための発振器に用いることかできる。
【符号の説明】
【００４５】
１…第１差動増幅器
２…第２差動増幅器
Ｌ１１、Ｌ２１…第１インダクタ
Ｌ１２、Ｌ２２…第２インダクタ
Ｌ２３…第３インダクタ
Ｃ１３、Ｃ２３…第１容量
Ｃ１４、Ｃ２４…第２容量
Ｃ１５…第３容量
Ｃ１６…第４容量
Ｃ２６…第５容量
Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２…第７容量
【技術分野】
【０００１】
本発明は、複数の発振器の発振信号の位相を同期させた位相同期発振器アレイに関する。本発明は、指向性を可変制御できるフェーズドアレイアンテナの各アンテナへの搬送波の生成に用いることができる。
【背景技術】
【０００２】
特許文献１は、図 （ａ）に示すように、独立した複数の発振器が、λ／２、λ／４線路で構成される帯域阻止フィルタによって接続される。帯域阻止フィルタにより、自己の発振器に返る反射波と隣の発振器から自己の発振器に漏洩してくる透過波との周波数が一致する周波数で、各発振器の発振周波数は安定して発振する。帯域阻止フィルタを各発振器の発振信号が漏洩することにより、全発振器は、同一周波数で同期して発振することになる。
【０００３】
また、特許文献２は、図 （ｂ）に示すように、各スレーブ発振器は、スレーブ自励制御手段から出力される電圧に比例した自励発振周波数ｆs で発振する。隣接するスレーブ発振器間を一方向に結合させて、隣のスレーブ発振器の出力信号を自己のスレーブ発振器に同期注入させて、隣のスレーブ発振器の出力信号の周波数と同一周波数の発振信号を得るものである。そして、最左端のスレーブ発振器に対しては、マスタ発振器による発振信号を注入し、マスタ発振器の発振周波数を変化させることで、マスタ発振器の発振信号と各スレーブ発振器の発振信号とを同期させつつ、各スレーブ発振器の出力信号を周波数変調させるものである。
【０００４】
また、あるスレーブ発振器への注入信号の位相と、その信号が注入されてその信号の周波数に同期発振したスレーブ発振器の出力信号との位相差Δφは、各スレーブ発振器の自励周波数ｆs と注入する発振信号の周波数ｆ0 ( マスタ発振器の発振周波数に等しい) との周波数偏差と、注入信号の振幅と自励発振信号成分の振幅及び外部品質ファクターＱとによって決定される。各スレーブ発振器において、自励発振の信号レベルに対して、注入信号の信号レベルを十分に小さくして、各スレーブ発振器の出力信号のレベルを、信号が注入されても変化しないとものとし、回路の同一性から外部部品品質ファクターＱを同一にできれば、上記の位相差Δφは、全てのスレーブ発振器において、同一とすることができる。その結果、各スレーブ発振器の出力信号の位相は、下流段に移行するに連れて、出力信号の位相は、Δφ、２Δφ、…、ｎΔφとなる。これにより、マスタ発振器の発振周波数ｆ0 を変化させることで、位相差Δφを変化させることができ、アレイアンテナの指向性を走査することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３８６１１５５
【特許文献２】特開２００２−２９９９４３
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示の技術は、帯域阻止フィルタにλ／２線路、終端抵抗、λ／２線路、２本のλ／４のスタブを用いている。このため、帯域阻止フィルタが大きくなり、同期発振器アレイを集積回路で構成することが困難である。
【０００７】
また、特許文献２に開示の技術は、マスタ発振器の発振周波数により、スレーブ発振器の発振周波数及び位相が決定されるので、制御された指向性の方向と周波数との関係が、所定の関係となる。したがって、ＡＳＫ、ＦＳＫ，ＰＳＫ，ＦＭなどのようにブロードな周波数成分を有する変調信号を用いるレーダにおいては、各周波数成分毎に、各アンテナから出力される位相差Δφが異なるために、特許文献２の方式を用いることができない。
【０００８】
本発明は、上記の課題を解決するために成されたものであり、その目的は、集積回路で構成できる複数の同期発振信号を得る同期発振器アレイを実現することである。
【課題を解決するための手段】
【０００９】
本第１発明は、位相同期した複数の発振信号を得る位相同期発振器アレイにおいて、位相が１８０度異なる２つの信号を入力する第１入力端子と第２入力端子とを有したｎ個の第１差動増幅器から第ｎ差動増幅器と、１≦ｋ＜ｎの全ての自然数ｋに対して、第ｋ差動増幅器の第２入力端子と第ｋ＋１差動増幅器の第１入力端子との間の全て、及び、第ｎ差動増幅器の第２入力端子と第１差動増幅器の第１入力端子との間を、それぞれ、逆相で結合するｎ個のフィルタとを設けたことを特徴とする位相同期発振器アレイである。
【００１０】
上記の第１入力端子と第２入力端子とは、１８０度位相が異なる高周波信号が入力される差動対入力端子のことである。２つの差動増幅器の入力端子間がフィルタで接続される場合に、一方の端子が第２入力端子であり、他方の端子が第１入力端子とされるだけであるので、入力端子の第１、第２の命名は、任意のものである。フィルタで接続される２つの差動増幅器のうちの一方の差動増幅器の第２入力端子と、他方の差動増幅器の第１入力端子とは、逆相となる。したがって、一方の差動増幅器の第２入力端子が、非反転入力端子の場合には、他方の差動増幅器の第１入力端子は、反転入力端子となる。逆に、一方の差動増幅器の第２入力端子が、反転入力端子の場合には、他方の差動増幅器の第１入力端子は、非反転入力端子となる。第１入力端子と第２入力端子に入力される高周波信号により制御される差動対トランジスタを流れる電流の位相や、差動対トランジスタのコレクタ又はエミッタの端子電圧は、相互に、１８０度異なる。本発明では、ｎ個の差動増幅器の入力端子が、リング状に接続される。
【００１１】
このように、異なる差動増幅器の入力端子間が、順次、ループ状に、入力端子と出力端子とにおける信号の位相が１８０度異なるフィルタで結合される。このようにフィルタにより差動増幅器の入力端子間をループ状に結合したので、各差動増幅器は同一周波数で同期発振することができる。また、得られる発振信号の位相は、０度と１８０度との２種類となる。
【００１２】
本第１発明では、フィルタは、入力端子と出力端子とにおける２つの信号の位相が、１８０度位相差を有するものであれば、任意の構成のものを用いることができる。たとえば、フィルタは、このフィルタで結合される２つの差動増幅器において、一方の差動増幅器の第２入力端子と接地間に配設された第２インダクタと、他方の差動増幅器の第１入力端子と接地間に配設された第１インダクタと、一方の差動増幅器の第２入力端子と他方の差動増幅器の第１入力端子との間を接続する第３容量と第３インダクタとの直列接続回路とを有するフィルタで構成することができる。この構成のフィルタでは、フィルタを伝搬する高周波信号は、１８０度の位相変移を受ける。
【００１３】
また、第２発明は、位相同期した複数の発振信号を得る位相同期発振器アレイにおいて、位相が１８０度異なる２つの信号を入力する第１入力端子と第２入力端子とを有した偶数ｎ個の第１差動増幅器から第ｎ差動増幅器と、１≦ｋ＜ｎの全ての自然数ｋに対して、第ｋ差動増幅器の第２入力端子と第ｋ＋１差動増幅器の第１入力端子との間の全て、及び、第ｎ差動増幅器の第２入力端子と第１差動増幅器の第１入力端子との間を、それぞれ、同相で結合するフィルタとを設けたことを特徴とする位相同期発振器アレイである。
【００１４】
本第２発明は、第１発明と異なり、２つの差動増幅器の入力端子を結合させるフィルタが、同相で結合させることが特徴である。他の構成は、第１発明と同一である。フィルタで接続される２つの差動増幅器のうちの一方の差動増幅器の第２入力端子と、他方の差動増幅器の第１入力端子とは、同相となる。したがって、一方の差動増幅器の第２入力端子が、非反転入力端子の場合には、他方の差動増幅器の第１入力端子も、非反転入力端子となる。逆に、一方の差動増幅器の第２入力端子が、反転入力端子の場合には、他方の差動増幅器の第１入力端子も、反転入力端子となる。第１入力端子と第２入力端子に入力される高周波信号により制御される差動対トランジスタを流れる電流の位相や、差動対トランジスタのコレクタ又はエミッタの端子電圧は、相互に、１８０度異なる。本発明では、偶数ｎ個の差動増幅器の入力端子が、リング状に接続される。
【００１５】
このように、異なる差動増幅器の入力端子間が、順次、ループ状に、入力端子と出力端子とにおける信号の位相が等しいフィルタで結合される。このようにフィルタにより差動増幅器の入力端子間をループ状に結合したので、各差動増幅器は同一周波数で同期発振することができる。また、得られる発振信号の位相は、０度と１８０度との２種類となる。
【００１６】
本第２発明では、フィルタは、入力端子と出力端子とにおける２つの信号の位相が、同相となるものであれば、任意の構成のものを用いることができる。例えば、フィルタは、このフィルタで結合される２つの差動増幅器において、一方の差動増幅器の第２入力端子と接地間に配設された第２インダクタと、他方の差動増幅器の第１入力端子と接地間に配設された第１インダクタと、一方の差動増幅器の第２入力端子と他方の差動増幅器の第１入力端子との間を接続する第４容量と第５容量との直列接続回路と、第４容量と第５容量との接続点と接地間に配設された第６容量とを有するフィルタで構成することができる。この構成のフィルタでは、フィルタを伝搬する高周波信号は、位相が変位しない。
【００１７】
また、第１発明及び第２発明において、第１インダクタと接地間に第１容量が配設され、第２インダクタと接地間に第２容量が配設されており、第１入力端子は抵抗と第１インダクタを介してバイアスされ、第２入力端子は抵抗と第２インダクタを介してバイアスされていることが望ましい。第１容量と第２容量とは、第１入力端子と第２入力端子を高周波信号に対しては接地する作用をする。また、第１発明及び第２発明において、差動増幅器の第１入力端子及び第２入力端子を構成するトランジスタのエミッタ／ソース回路に第７容量が設けられていても良い。この第７容量がフィルタの発振周波数を決定する一回路要素となる。また、本発明では、差動増幅器は、集積回路で構成することができる。
【発明の効果】
【００１８】
本発明によると、差動増幅器の２つの入力端子をフィルタで、ループ状に接続するだけで、複数の差動発振器は、位相及び周波数が同期した発振が可能となる。したがって、同期発振器アレイを集積回路で構成することが可能となり、小型のレーダ装置の実現が可能となる。また、複数の差動増幅器の入力端子をループ状に接続していることから、複数の差動増幅器の同期発振器となり、発振条件が狭い範囲に限定されるために、位相雑音を低下させることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の具体的な実施例１に係る位相同期発振器アレイを示した回路図。
【図２】実施例１の位相同期発振器アレイの等価回路。
【図３】実施例１に係る位相同期発振器アレイ発振装置のフィルタの等価回路。
【図４】実施例１に係る位相同期発振器アレイ発振装置の全体の接続関係を示した回路図。
【図５】実施例１に係る位相同期発振器アレイ発振装置のフィルタの回路定数を示した等価回路。
【図６】実施例１に係る位相同期発振器アレイ発振装置のフィルタの伝送特性と位相特定を示した特性図。
【図７】実施例１に係る位相同期発振器アレイ発振装置の発振特性を示した波形図。
【図８】実施例１に係る位相同期発振器アレイ発振装置の発振信号のスペクトルを示した特性図。
【図９】実施例１に係る位相同期発振器アレイ発振装置の発振信号の位相雑音を示した特性図。
【図１０】本発明の具体的な実施例２に係る位相同期発振器アレイを示した回路図。
【図１１】実施例２の位相同期発振器アレイの等価回路。
【図１２】実施例２に係る位相同期発振器アレイ発振装置のフィルタの等価回路。
【図１３】実施例２に係る位相同期発振器アレイ発振装置のフィルタの回路定数を示した等価回路。
【図１４】実施例２に係る位相同期発振器アレイ発振装置のフィルタの伝送特性と位相特定を示した特性図。
【図１５】実施例２に係る位相同期発振器アレイ発振装置において第６容量の値を変化させた時の発振周波数と発振信号の利得とを示した特性図。
【図１６】実施例２に係る位相同期発振器アレイ発振装置の発振特性を示した波形図。
【図１７】実施例２に係る位相同期発振器アレイ発振装置の発振信号のスペクトルを示した特性図。
【図１８】実施例２に係る位相同期発振器アレイ発振装置の発振信号の位相雑音を示した特性図。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の具体的な実施例を図を参照しながら説明するが、本発明は実施例に限定されるものではない。
【実施例１】
【００２１】
図１は、位相同期発振器アレイの一部分である第１差動増幅器１と第２差動増幅器２との接続を示した回路図、図２はフィルタの回路図である。第１差動増幅器１は、差動対トランジスタＴｒ１１、Ｔｒ１２と、直列接続された電流源トランジスタＴｒ１３、Ｔｒ１４を有している。また、トランジスタＴｒ１１のエミッタとトランジスタＴｒ１３のコレクタとの間には、容量Ｃ１１（第７容量）と抵抗Ｒ１１の並列回路が接続されており、トランジスタＴｒ１２のエミッタとトランジスタＴｒ１３のコレクタとの間には、容量Ｃ１２（第７容量）と抵抗Ｒ１２の並列回路が接続されている。これらの容量Ｃ１１、Ｃ１２は、第１差動増幅器１の発振周波数を決定する一つの回路要素となる。抵抗Ｒ１３、トランジスタＴｒ１５、Ｔｒ１６の直列接続回路は、電流源トランジスタＴｒ１３、Ｔｒ１４との間でカレントミラー回路を構成するものであり、電流源トランジスタＴｒ１３、Ｔｒ１４を流れる電流を一定に制御する作用をする。
【００２２】
第２差動増幅器２についても、第１差動増幅器１と同一の回路で構成されている。すなわち、第２差動増幅器２は、差動対トランジスタＴｒ２１、Ｔｒ２２と、直列接続された電流源トランジスタＴｒ２３、Ｔｒ２４を有している。また、トランジスタＴｒ２１のエミッタとトランジスタＴｒ２３のコレクタとの間には、容量Ｃ２１（第７容量）と抵抗Ｒ２１の並列回路が接続されており、トランジスタＴｒ２２のエミッタとトランジスタＴｒ２３のコレクタとの間には、容量Ｃ２２（第７容量）と抵抗Ｒ１２の並列回路が接続されている。これらの容量Ｃ２１、Ｃ２２は、第２差動増幅器２の発振周波数を決定する一つの回路要素となる。抵抗Ｒ２３、トランジスタＴｒ２５、Ｔｒ２６の直列接続回路は、電流源トランジスタＴｒ２３、Ｔｒ２４との間でカレントミラー回路を構成するものであり、電流源トランジスタＴｒ２３、Ｔｒ２４を流れる電流を一定に制御する作用をする。
【００２３】
また、第１差動増幅器１の第２入力端子である、トランジスタＴｒ１２のベース端子Ｂ１２と、第２差動増幅器２の第１入力端子である、トランジスタＴｒ２１のベース端子Ｂ２１との間には、第３容量Ｃ１５と第３インダクタＬ２３との直列接続回路が接続されている。また、第１差動増幅器１のトランジスタＴｒ１２のベース端子Ｂ１２と接地との間には、第２インダクタＬ１２と第２容量Ｃ１４との直列接続回路が設けられ、第２差動増幅器２のトランジスタＴｒ２１のベース端子Ｂ２１と接地との間には、第１インダクタＬ２１と第１容量Ｃ２３との直列接続回路が設けられている。第２入力端子であるベース端子Ｂ１２と、第１入力端子であるベース端子Ｂ２１とを結合するフィルタＦ２は、第３容量Ｃ１５と第３インダクタＬ２３との直列接続回路、第２インダクタＬ１２と第２容量Ｃ１４との直列接続回路、及び、第１インダクタＬ２１と第１容量Ｃ２３との直列接続回路による、π型のフィルタで構成されている。
【００２４】
また、トランジスタＴｒ１１のベース端子Ｂ１１は、抵抗Ｒ１４と第１インダクタＬ１１を介してバイアスされ、トランジスタＴｒ１２のベース端子Ｂ１２は、抵抗Ｒ１５と第２インダクタＬ１２を介してバイアスされ、トランジスタＴｒ２１のベース端子Ｂ２１は、抵抗Ｒ２４と第１インダクタＬ２１を介してバイアスされ、トランジスタＴｒ２２のベース端子Ｂ２２は、抵抗Ｒ２５と第２インダクタＬ２２を介してバイアスされている。第１差動増幅器１の第１容量Ｃ１３と第２容量Ｃ１４は、それぞれ、ベース端子Ｂ１１、Ｂ１２に印加される高周波信号を接地にバイパスするためのものであり、それぞれ、ベース端子Ｂ１１、Ｂ１２に直流電圧を印加させるものである。同様に、第２差動増幅器２の第１容量Ｃ２３と第２容量Ｃ２４は、それぞれ、ベース端子Ｂ２１、Ｂ２２に印加される高周波信号を接地にバイパスするためのものであり、それぞれ、ベース端子Ｂ２１、Ｂ２２に直流電圧を印加させるものである。
【００２５】
第１差動増幅器１では、トランジスタＴｒ１１のベース端子Ｂ１１が第１入力端子、トランジスタＴｒ１２のベース端子Ｂ１２が第２入力端子である。また、第１差動増幅器１のトランジスタＴｒ１１のベース端子Ｂ１１が第１入力端子、トランジスタＴｒ１２のベース端子Ｂ１２が第２入力端子である。
【００２６】
上記の第１差動増幅器１の第２入力端子（トランジスタＴｒ１２のベース端子Ｂ１２）と、第２差動増幅器２の第１入力端子（トランジスタＴｒ２１のベース端子Ｂ２１）とは、フィルタＦにより逆相で結合されている。したがって、第１差動増幅器１の第２入力端子（ベース端子Ｂ１２）が非反転入力端子ならば、第１差動増幅器１の第１入力端子（ベース端子Ｂ１１）は反転入力端子となり、第２差動増幅器２の第１入力端子（ベース端子Ｂ２１）は反転入力端子となり、第２差動増幅器２の第２入力端子（ベース端子Ｂ２２）は非反転入力端子となる。逆に、第１差動増幅器１の第２入力端子（ベース端子Ｂ１２）が反転入力端子ならば、第１差動増幅器１の第１入力端子（ベース端子Ｂ１１）は非反転入力端子となり、第２差動増幅器２の第１入力端子（ベース端子Ｂ２１）は非反転入力端子となり、第２差動増幅器２の第２入力端子（ベース端子Ｂ２２）は反転入力端子となる。
【００２７】
子Ｂ１２）と、第２差動増幅器２の第１入力端子（トランジスタＴｒ２１のベース端子Ｂ２１）とは、第２フィルタにより同相で結合されている。したがって、第１差動増幅器１の第２入力端子が非反転入力端子ならば、第２差動増幅器の第１入力端子も非反転入力端子となる。逆に、第１差動増幅器１の第１入力端子が反転入力端子ならば、第２差動増幅器の第２入力端子も反転入力端子となる。
【００２８】
同様に、第２差動増幅器２の第２入力端子と、図示しない次段の第３差動増幅器の第１入力端子との間には、逆相で端子間を結合する上記のフィルタＦが接続されている。これらの接続が、ｎ個の第ｎ差動増幅器まで、繰り返される。そして、第ｎ差動増幅器の第２入力端子と、第１差動増幅器１の第１入力端子（トランジスタＴｒ１１のベース端子Ｂ１１）との間に、上記のフィルタＦが接続されている。フィルタＦは、そのフィルタの入力端子と出力端子とでは、信号が逆相となるので、第ｎ差動増幅器の第２入力端子は非反転入力端子又は反転入力端子ならば、第１差動増幅器の第１入力端子は反転入力端子又は非反転入力端子となる。
【００２９】
図４に、ｎ個の差動増幅器の２つの入力端子を、フィルタＦでループ状に接続した回路を示す。図４において、端子ａが第１入力端子、端子ｂが第２入力端子である。第ｋ差動増幅器の第２入力端子ｂと、隣接する第ｋ＋１差動増幅器の第１入力端子ａとが、フィルタＦで逆相（１８０度位相差）に結合されている。この場合には、全ての差動増幅器において、第１入力端子ａは反転入力端子となり、第２入力端子ｂは非反転入力端子となる。
【００３０】
フィルタＦの等価回路は、図２に示すものとなる。次に、フィルタＦの動作について説明する。第１差動増幅器１のトランジスタＴｒ１２を切り離し、すなわち、第２入力端子Ｂ１２からトランジスタＴｒ１２側を見た入力インピーダンスＺａを無限大と仮定する。第２差動増幅器２のトランジスタＴｒ２１の発振を考えると、フィルタＦ及びトランジスタＴｒ２１に関して、高周波信号に対する等価回路は図３のようになる。なお、第１容量Ｃ１３、Ｃ２３、第２容量Ｃ１４、Ｃ２４は、高周波信号に対してはショートであるので、図２、３の等価回路には現れていない。また、トランジスタＴｒ２１のベース端子Ｂ２１とエミッタ端子間の浮遊容量Ｃ２５が表現されている。図３において、容量Ｃ２１（第７容量）は、トランジスタＴｒ２１のエミッタ回路に挿入された容量である。Ｃ２１は、トランジスタＴｒ２１のエミッタコレクタ間に配設される容量となり、Ｃ２５は、エミッタベース間の浮遊容量である。第２インダクタＬ１２と第３容量Ｃ１５と第３インダクタＬ２３の直列接続回路と、第１インダクタＬ２１との並列接続回路をコレクタベース間に配設されるインダクタＬｓとすれば、図３の等価回路は、コルピッツ発振回路となる。したがって、トランジスタＴｒ２１は、容量Ｃ２１と容量Ｃ２５の直列接続の容量ＣｓのキャパシタンスをＣ、インダクタＬｓのインダクタンスをＬとすれば、ｆ＝１／［２π（ＬＣ）1/］の周波数で発振する。実際には、第２差動増幅器２のトランジスタＴｒ２１のベース端子Ｂ２１と、第１差動増幅器１のトランジスタＴｒ１２のベース端子Ｂ１２とは、フィルタＦで結合されているので、発振周波数は、他のトランジスタの入力インピーダンスの影響を受けて、上記の値から変化する。なお、フィルタＦは、ベース端子間に配設される第２インダクタＬ１２、第１インダクタＬ２１、第３容量Ｃ１５、第３インダクタＬ２３の他、差動増幅器のトランジスタＴｒ２１のエミッタ回路に挿入された第７容量Ｃ２１を含んで構成されている。
【００３１】
図５は、図３の等価回路に示されたフィルタＦの各回路素子の定数を示す。図６（ａ）に、このフィルタＦの入力端子から出力端子への伝送特性のシミュレーション結果を示す。また、図６（ｂ）に、入力端子から出力端子への位相特性のシミュレーション結果を示す。伝送損失が最小で、位相特性が１８０度となる周波数７８．５ＧＨｚで発振することが分かる。ただし、ポートインピーダンスは２００Ωである。図７（ａ）は、図１に示す位相同期発振器アレイの発振信号の時間特性のシミュレーション結果を示し、図７（ｂ）は、図１に示す位相同期発振器アレイの第２差動増幅器２の第１入力端子（ベース端子Ｂ２１）の電圧Ｖａと、第２入力端子（ベース端子Ｂ２２）の電圧Ｖｂの電圧波形のシミュレーション結果を示す。１８０度の位相差で、発振していることが理解される。また、図８は、第２差動増幅器２の第１入力端子（ベース端子Ｂ２１）の電圧Ｖａの周波数スペクトルのシミュレーション結果を示す。７９．３１ＧＨｚの基本周波数と、その高調波が生成されていることが分かる。
【００３２】
図９（ａ）、（ｂ）は、差動増幅器を２個、４個、６個とした場合の第２差動増幅器２の第１入力端子（ベース端子Ｂ２１）の電圧Ｖａの位相雑音特性を示している。図の曲線の番号は、差動増幅器の数を表している。差動増幅器の数が増加するに連れて、協調効果により、位相雑音が減少していることが理解される。
【実施例２】
【００３３】
次に、他の実施例について説明する。図１０は、実施例２に係る位相同期差動増幅器アレイのうちの２つの差動増幅器を示している。本実施例は、図１に示す実施例１の構成に対して、２つの差動増幅器の入力端子間を結合させるフィルタＦの構成が異なるだけである。このフィルタＦは、それらの入力端子間を同相で結合させるものである。図１の回路における同一構成部分には、同一の符号が付されている。
【００３４】
第１差動増幅器１の第２入力端子である、トランジスタＴｒ１２のベース端子Ｂ１２と、第２差動増幅器２の第１入力端子である、トランジスタＴｒ２１のベース端子Ｂ２１との間には、第４容量Ｃ１６と第５容量Ｃ２６との直列接続回路が接続されている。また、第４容量Ｃ１６と第５容量Ｃ２６との接続点と接地間には、第６容量Ｃ１７が配設されている。２つの差動増幅器の入力端子間に配設されるフィルタＦは、このＴ型の容量回路と、第１差動増幅器１のトランジスタＴｒ１２のベース端子Ｂ１２と接地との間に設けられた第２インダクタＬ１２と、第２差動増幅器２のトランジスタＴｒ２１のベース端子Ｂ２１と接地との間に設けられた第１インダクタＬ２１とを有している。
【００３５】
フィルタＦの等価回路は、図２に示すものとなる。次に、フィルタＦの動作について説明する。第１差動増幅器１のトランジスタＴｒ１２を切り離し、すなわち、第２入力端子Ｂ１２からトランジスタＴｒ１２側を見た入力インピーダンスＺａを無限大と仮定する。第２差動増幅器２のトランジスタＴｒ２１の発振を考えると、フィルタＦ及びトランジスタＴｒ２１に関して、高周波信号に対する等価回路は図１２のようになる。なお、第１容量Ｃ１３、Ｃ２３、第２容量Ｃ１４、Ｃ２４は、高周波信号に対してはショートであるので、図１１、図１２の等価回路には現れていない。また、トランジスタＴｒ２１のベース端子Ｂ２１とエミッタ端子間の浮遊容量Ｃ２５が表現されている。図１２において、容量Ｃ２１（第７容量）は、トランジスタＴｒ２１のエミッタ回路に挿入された容量である。Ｃ２１は、トランジスタＴｒ２１のエミッタコレクタ間に配設される容量となり、Ｃ２５は、エミッタベース間の浮遊容量である。トランジスタＴｒ１のコレクタベース間に配設される、第２インダクタＬ１２、第４容量Ｃ１６、第５容量Ｃ２６、第６容量Ｃ１７、第１インダクタＬ２１で構成される回路のインピーダンスが誘導性のリアクタンス成分となり、その回路がインダクタＬｓで表されるとする。すると、図３の等価回路は、コルピッツ発振回路となる。
【００３６】
したがって、トランジスタＴｒ２１は、容量Ｃ２１と容量Ｃ２５の直列接続の容量ＣｓのキャパシタンスをＣ、インダクタＬｓのインダクタンスをＬとすれば、ｆ＝１／［２π（ＬＣ）1/］の周波数で発振する。実際には、第２差動増幅器２のトランジスタＴｒ２１のベース端子Ｂ２１と、第１差動増幅器１のトランジスタＴｒ１２のベース端子Ｂ１２とは、フィルタＦで結合されているので、発振周波数は、他のトランジスタの入力インピーダンスの影響を受けて、上記の値から変化する。なお、フィルタＦは、ベース端子間に配設される第２インダクタＬ１２、第１インダクタＬ２１、第４容量Ｃ１６、第５容量Ｃ２６、第６容量Ｃ１７の他、差動増幅器のトランジスタＴｒ２１のエミッタ回路に挿入された第７容量Ｃ２１を含んで構成されている。
【００３７】
第２インダクタＬ１２と第１インダクタＬ２１との値が等しく、第４容量Ｃ１６、第５容量Ｃ２６、第６容量Ｃ１７の値が等しい場合には、フィルタＦにおいて、図１２のＡ点とＢ点の電位は同相となる。第４容量Ｃ１６、第５容量Ｃ２６、第６容量Ｃ１７の交点Ｃ点とする。Ａ点からＣ点間の回路構成は、Ｂ点からＣ点の回路構成と等しい。したがって、Ａ点とＢ点の電位の位相は等しく、Ｃ点の電位の位相は、これらの位相と１８０度異なる。よって、このフィルタＦは、第１差動増幅器１の第２入力端子Ｂ１２と第２差動増幅器２の第１入力端子Ｂ２１を、同相で結合することになる。
【００３８】
実施例２の場合には、図４に示すように、複数の差動増幅器の入力端子間をフィルタＦＤで結合させる場合には、同相の結合となるために、第ｎ差動増幅器の第２入力端子と第１差動増幅器１の第１入力端子とが同相である必要がある。このため、本実施例のようにフィルタＦが同相で結合させる場合、すなわち、フィルタの入出力の位相差が零である場合には、差動増幅器の数ｎは、偶数である必要がある。
【００３９】
図１３は、図１２の等価回路に示されたフィルタＦの各回路素子の定数を示す。図１４（ａ）に、このフィルタＦの入力端子から出力端子への伝送特性のシミュレーション結果を示す。また、図１４（ｂ）に、入力端子から出力端子への位相特性のシミュレーション結果を示す。伝送損失が最小で、位相特性が０度となる周波数７９ＧＨｚで発振することが分かる。ただし、ポートインピーダンスは２００Ωである。
【００４０】
実施例１の場合には、図５に示すように、第１インダクタＬ２１、第２インダクタＬ１２、第３インダクタＬ２３の値、及び、第３容量Ｃ１５の値が非常に小さくなる。しかし、実施例２の場合には、実施例１と同一発振周波数において、図１３に示すように、第４容量Ｃ１６、第５容量Ｃ２６、第６容量Ｃ１７の値を大きくで、また、それに伴い、第１インダクタＬ２１、第２インダクタＬ１２の値も大きくすることができる。この場合に、発振周波数を可変とする場合には、実施例１においては、第３容量Ｃ１５の値を変化させ、実施例２の場合には、第６容量Ｃ１７の値を変化させることになる。この値を変化させるには、容量を電圧制御のバラクタダイオードを用いることになるが、実施例２の方が実施例１に比べて容量の値が一桁程、大きくできる。したがって、実施例２の構成とすることで、第６容量Ｃ１７をバラクタダイオードで構成することが可能となり、周波数を容易に変化させることができる。
【００４１】
図１５（ａ）、（ｂ）は、第６容量Ｃ１７をバラクタダイオードで構成して、その値を電圧で制御して変化させることで、発振周波数が変化することを示した特性図である。図１５（ａ）は、差動増幅器を２つ接続した場合の位相同期発振器において、第３容量Ｃ１５の値と、発振周波数との関係を示している。７６．５ＧＨｚ〜８１．５ＧＨｚまで、変化できることが分かる。図１５（ｂ）は、第３容量Ｃ１５の値と、ベース端子Ｂ２１の電圧値との関係を示した特性である。
【００４２】
図１６（ａ）は、図１０に示す位相同期発振器アレイの発振信号の時間特性のシミュレーション結果を示し、図１６（ｂ）は、図１０に示す位相同期発振器アレイの第２差動増幅器２の第１入力端子（ベース端子Ｂ２１）の電圧Ｖａと、第２入力端子（ベース端子Ｂ２２）の電圧Ｖｂの電圧波形のシミュレーション結果を示す。１８０度の位相差で、発振していることが理解される。また、図１７は、第２差動増幅器２の第１入力端子（ベース端子Ｂ２１）の電圧Ｖａの周波数スペクトルのシミュレーション結果を示す。７８．９３ＧＨｚの基本周波数と、その高調波が生成されていることが分かる。
【００４３】
図１８（ａ）、（ｂ）は、差動増幅器を２個、４個、６個とした場合の第２差動増幅器２の第１入力端子（ベース端子Ｂ２１）の電圧Ｖａの位相雑音特性を示している。図の曲線の番号は、差動増幅器の数を表している。差動増幅器の数が増加するに連れて、協調効果により、位相雑音が減少していることが理解される。
【産業上の利用可能性】
【００４４】
本発明は、指向性を制御できるフェーズドアレイアンテナ装置のための発振器に用いることかできる。
【符号の説明】
【００４５】
１…第１差動増幅器
２…第２差動増幅器
Ｌ１１、Ｌ２１…第１インダクタ
Ｌ１２、Ｌ２２…第２インダクタ
Ｌ２３…第３インダクタ
Ｃ１３、Ｃ２３…第１容量
Ｃ１４、Ｃ２４…第２容量
Ｃ１５…第３容量
Ｃ１６…第４容量
Ｃ２６…第５容量
Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２…第７容量
【特許請求の範囲】
【請求項１】
位相同期した複数の発振信号を得る位相同期発振器アレイにおいて、
位相が１８０度異なる２つの信号を入力する第１入力端子と第２入力端子とを有したｎ個の第１差動増幅器から第ｎ差動増幅器と、
１≦ｋ＜ｎの全ての自然数ｋに対して、第ｋ差動増幅器の第２入力端子と第ｋ＋１差動増幅器の第１入力端子との間の全て、及び、第ｎ差動増幅器の第２入力端子と第１差動増幅器の第１入力端子との間を、それぞれ、逆相で結合するｎ個のフィルタと、
を設けたことを特徴とする位相同期発振器アレイ。
【請求項２】
位相同期した複数の発振信号を得る位相同期発振器アレイにおいて、
位相が１８０度異なる２つの信号を入力する第１入力端子と第２入力端子とを有した偶数ｎ個の第１差動増幅器から第ｎ差動増幅器と、
１≦ｋ＜ｎの全ての自然数ｋに対して、第ｋ差動増幅器の第２入力端子と第ｋ＋１差動増幅器の第１入力端子との間の全て、及び、第ｎ差動増幅器の第２入力端子と第１差動増幅器の第１入力端子との間を、それぞれ、同相で結合するフィルタと、
を設けたことを特徴とする位相同期発振器アレイ。
【請求項３】
前記フィルタは、該フィルタで結合される２つの差動増幅器において、一方の差動増幅器の第２入力端子と接地間に配設された第２インダクタと、他方の差動増幅器の第１入力端子と接地間に配設された第１インダクタと、一方の差動増幅器の第２入力端子と他方の差動増幅器の第１入力端子との間を接続する第３容量と第３インダクタとの直列接続回路とを有することを特徴とする請求項１に記載の位相同期発振器アレイ。
【請求項４】
前記フィルタは、該フィルタで結合される２つの差動増幅器において、一方の差動増幅器の第２入力端子と接地間に配設された第２インダクタと、他方の差動増幅器の第１入力端子と接地間に配設された第１インダクタと、一方の差動増幅器の第２入力端子と他方の差動増幅器の第１入力端子との間を接続する第４容量と第５容量との直列接続回路と、前記第４容量と前記第５容量との接続点と接地間に配設された第６容量とを有することを特徴とする請求項２に記載の位相同期発振器アレイ。
【請求項５】
前記第１インダクタと接地間に第１容量が配設され、前記第２インダクタと接地間に第２容量が配設されており、前記第１入力端子は抵抗と前記第１インダクタを介してバイアスされ、前記第２入力端子は抵抗と前記第２インダクタを介してバイアスされていることを特徴とする請求項３又は請求項４に記載の位相同期発振器アレイ。
【請求項６】
前記差動増幅器の第１入力端子及び第２入力端子を構成するトランジスタのエミッタ／ソース回路に第７容量が設けられていることを特徴とする請求項１乃至請求項５の何れか１項に記載の位相同期発振器アレイ。
【請求項７】
前記差動増幅器は、集積回路で構成したことを特徴とする請求項１乃至請求項６の何れか１項に記載の位相同期発振器アレイ。
【請求項１】
位相同期した複数の発振信号を得る位相同期発振器アレイにおいて、
位相が１８０度異なる２つの信号を入力する第１入力端子と第２入力端子とを有したｎ個の第１差動増幅器から第ｎ差動増幅器と、
１≦ｋ＜ｎの全ての自然数ｋに対して、第ｋ差動増幅器の第２入力端子と第ｋ＋１差動増幅器の第１入力端子との間の全て、及び、第ｎ差動増幅器の第２入力端子と第１差動増幅器の第１入力端子との間を、それぞれ、逆相で結合するｎ個のフィルタと、
を設けたことを特徴とする位相同期発振器アレイ。
【請求項２】
位相同期した複数の発振信号を得る位相同期発振器アレイにおいて、
位相が１８０度異なる２つの信号を入力する第１入力端子と第２入力端子とを有した偶数ｎ個の第１差動増幅器から第ｎ差動増幅器と、
１≦ｋ＜ｎの全ての自然数ｋに対して、第ｋ差動増幅器の第２入力端子と第ｋ＋１差動増幅器の第１入力端子との間の全て、及び、第ｎ差動増幅器の第２入力端子と第１差動増幅器の第１入力端子との間を、それぞれ、同相で結合するフィルタと、
を設けたことを特徴とする位相同期発振器アレイ。
【請求項３】
前記フィルタは、該フィルタで結合される２つの差動増幅器において、一方の差動増幅器の第２入力端子と接地間に配設された第２インダクタと、他方の差動増幅器の第１入力端子と接地間に配設された第１インダクタと、一方の差動増幅器の第２入力端子と他方の差動増幅器の第１入力端子との間を接続する第３容量と第３インダクタとの直列接続回路とを有することを特徴とする請求項１に記載の位相同期発振器アレイ。
【請求項４】
前記フィルタは、該フィルタで結合される２つの差動増幅器において、一方の差動増幅器の第２入力端子と接地間に配設された第２インダクタと、他方の差動増幅器の第１入力端子と接地間に配設された第１インダクタと、一方の差動増幅器の第２入力端子と他方の差動増幅器の第１入力端子との間を接続する第４容量と第５容量との直列接続回路と、前記第４容量と前記第５容量との接続点と接地間に配設された第６容量とを有することを特徴とする請求項２に記載の位相同期発振器アレイ。
【請求項５】
前記第１インダクタと接地間に第１容量が配設され、前記第２インダクタと接地間に第２容量が配設されており、前記第１入力端子は抵抗と前記第１インダクタを介してバイアスされ、前記第２入力端子は抵抗と前記第２インダクタを介してバイアスされていることを特徴とする請求項３又は請求項４に記載の位相同期発振器アレイ。
【請求項６】
前記差動増幅器の第１入力端子及び第２入力端子を構成するトランジスタのエミッタ／ソース回路に第７容量が設けられていることを特徴とする請求項１乃至請求項５の何れか１項に記載の位相同期発振器アレイ。
【請求項７】
前記差動増幅器は、集積回路で構成したことを特徴とする請求項１乃至請求項６の何れか１項に記載の位相同期発振器アレイ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１０−２６８０６１（Ｐ２０１０−２６８０６１Ａ）
【公開日】平成２２年１１月２５日（２０１０．１１．２５）
【国際特許分類】
【出願番号】特願２００９−１１５７４５（Ｐ２００９−１１５７４５）
【出願日】平成２１年５月１２日（２００９．５．１２）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【Ｆターム（参考）】
【公開日】平成２２年１１月２５日（２０１０．１１．２５）
【国際特許分類】
【出願日】平成２１年５月１２日（２００９．５．１２）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【Ｆターム（参考）】
[ Back to top ]