基準周波数発生装置及び基準周波数発生システム
【課題】冗長化された基準周波数発生システムにおいて、現用側と予備側での出力切替時に出力信号のタイミングが急激に変動するのを防止する。
【解決手段】現用側の基準周波数発生装置５１においては、自機のＧＰＳ受信機２１ａが生成する１ＰＰＳ信号がＰＬＬ回路２２ａに供給される。予備側の基準周波数発生装置５２においては、現用側の基準周波数発生装置５１のＰＬＬ回路２２ａから出力された１Ｈｚの信号が、第１伝送経路を経由してＰＬＬ回路２２ｂに供給される。予備側に入力された１Ｈｚの信号は、前記第１伝送経路と遅延量が等しい第２伝送経路を経由して現用側に戻される。現用側の基準周波数発生装置５１は、自機のＰＬＬ回路２２ａからの１Ｈｚの信号と、予備側に出力して戻された１Ｈｚの信号と、の時間差に基づき補正用信号を出力する。予備側の基準周波数発生装置５２は、補正用信号に基づいて、ＰＬＬ回路２２ｂの出力信号の位相を調整する。
【解決手段】現用側の基準周波数発生装置５１においては、自機のＧＰＳ受信機２１ａが生成する１ＰＰＳ信号がＰＬＬ回路２２ａに供給される。予備側の基準周波数発生装置５２においては、現用側の基準周波数発生装置５１のＰＬＬ回路２２ａから出力された１Ｈｚの信号が、第１伝送経路を経由してＰＬＬ回路２２ｂに供給される。予備側に入力された１Ｈｚの信号は、前記第１伝送経路と遅延量が等しい第２伝送経路を経由して現用側に戻される。現用側の基準周波数発生装置５１は、自機のＰＬＬ回路２２ａからの１Ｈｚの信号と、予備側に出力して戻された１Ｈｚの信号と、の時間差に基づき補正用信号を出力する。予備側の基準周波数発生装置５２は、補正用信号に基づいて、ＰＬＬ回路２２ｂの出力信号の位相を調整する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主要には、二重システムを構築して冗長化を実現できる基準周波数発生装置に関する。
【背景技術】
【０００２】
従来から、例えば地上波デジタル放送システムや移動体通信システムにおいて、全ての送信所及び基地局において共通な基準周波数信号を供給するために基準周波数発生装置が使用されている。これらのシステムでは、基準周波数発生装置が故障する等の何らかの原因で基準周波数信号の供給が途切れると、サービスを提供できなくなってしまう。このため、それぞれの送信所及び基地局においては、障害発生の影響を低減するために基準周波数発生装置を二重化し、現用系と予備系の２系統で運用することが従来から行われている。
【０００３】
特許文献１は、二重システム型基準周波数信号発生器を開示する。この特許文献１の二重システム型基準周波数信号発生器は、２つの基準周波数信号発生手段を備える。それぞれの基準周波数信号発生手段は、ＧＰＳ測位信号から抽出された測位１ＰＰＳ信号に基づいて位相制御を行うことにより、１０ＭＨｚの基準周波数信号を発生することができる。二重システム型基準周波数信号発生器においては、出力選択された基準周波数信号発生手段を現用側とし、出力選択されていない基準周波数信号発生手段を予備側として運用される。それぞれの基準周波数信号発生手段は、１０ＭＨｚの基準周波数信号を分周して基準１ＰＰＳ信号を生成する基準１ＰＰＳ信号生成手段を備える。そして、現用側の基準周波数信号発生手段は測位１ＰＰＳ信号に基づいて１０ＭＨｚの基準周波数信号を生成し、予備側の基準周波数信号発生手段は、現用側が発生する基準１ＰＰＳ信号に基づいて１０ＭＨｚの基準周波数信号を生成する。
【０００４】
特許文献１は、以上の構成により、簡素な構造でありながら切替時に基準周波数信号の位相ズレが殆ど生じない二重システム型基準周波数信号発生器を提供できるとする。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−３５１１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上記特許文献１の構成では、予備側の基準周波数信号の出力位相は、現用側と比較して、現用側と予備側とを繋ぐケーブルに起因する遅延（伝送線路遅延）が生じる。従って、現用から予備への出力切替時には、出力信号に接続線の伝送遅延に相当する位相ズレが生じることが避けられず、タイミングの急激な変動が発生してしまう。このような基準周波数信号の不連続は、送信所や基地局における送信信号の異常の原因となる。
【０００７】
本発明は以上の事情に鑑みてされたものであり、その目的は、現用側の基準周波数発生装置と予備側の基準周波数発生装置との間で出力を切り替えるときでも、出力信号のタイミングと周波数の急激な変動を抑制できる構成を提供することにある。
【課題を解決するための手段及び効果】
【０００８】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
【０００９】
本発明の第１の観点によれば、以下の構成の基準周波数発生システムが提供される。即ち、この基準周波数発生システムは、第１基準周波数発生装置と、第２基準周波数発生装置と、を接続して構成されている。前記第１基準周波数発生装置は、現用側として動作可能である。前記第２基準周波数発生装置は、予備側として動作可能である。前記第２基準周波数発生装置が予備側として動作するときは、前記第１基準周波数発生装置の同期回路が出力するタイミング信号に前記第２基準周波数発生装置の同期回路がロックし、当該第２基準周波数発生装置が出力する基準周波数信号の位相が、前記第１基準周波数発生装置と前記第２基準周波数発生装置との接続線に起因する伝送遅延を補正するように調整される。
【００１０】
これにより、接続線の伝送遅延を考慮して予備側の基準周波数信号の位相を調整し、現用側と予備側とで位相の揃った基準周波数信号を出力することができる。従って、現用側と予備側での出力切替時に出力信号のタイミングが急激に変動するのを防止することができる。
【００１１】
本発明の第２の観点によれば、冗長化されたシステムにおいて現用側として使用することが可能な基準周波数発生装置における以下の構成が提供される。即ち、この基準周波数発生装置は、同期回路と、信号出力部と、戻し信号入力部と、補正用信号出力部と、を備える。前記同期回路は、所定の周波数の信号を出力可能である。前記信号出力部は、前記同期回路が出力した信号である同期回路出力信号をユーザ側装置へ出力可能である。前記戻し信号入力部は、相手側の基準周波数発生装置からの戻し信号を、前記ユーザ側装置を経て入力する。前記補正用信号出力部は、前記同期回路出力信号に対する前記戻し信号の遅延量である信号遅延量に基づく補正用信号を相手側の基準周波数発生装置に出力する。
【００１２】
これにより、自機の同期回路が出力する信号を予備側へ供給するとともに、戻し信号の遅延量に基づく補正用信号を予備側に送信することができる。従って、予備側の基準周波数発生装置としては、現用側の同期回路からの信号と同期するとともに、前記伝送遅延を考慮して基準周波数信号の位相を調整し、現用側と位相が揃った基準周波数信号を出力することができる。
【００１３】
本発明の第３の観点によれば、冗長化されたシステムにおいて予備側として使用することが可能な基準周波数発生装置における以下の構成が提供される。即ち、この基準周波数発生装置は、同期回路と、信号入力部と、切替部と、戻し信号出力部と、補正用信号入力部と、位相調整部と、を備える。前記同期回路は、所定の周波数の信号を出力可能である。前記信号入力部は、現用側の基準周波数発生装置の同期回路が出力する信号を、ユーザ側装置を経て相手側同期回路出力信号として入力する。前記切替部は、通常は、自機の前記同期回路を前記相手側同期回路出力信号にロックさせ、自機が現用側に切り替わったときは、自機の前記同期回路を自機のリファレンス信号にロックさせる。前記戻し信号出力部は、前記信号入力部から入力された前記相手側同期回路出力信号をユーザ側装置へ出力する。前記補正用信号入力部には、現用側の基準周波数発生装置が出力する補正用信号が入力される。前記位相調整部は、前記補正用信号入力部から入力される前記補正用信号に基づいて、自機の前記同期回路の出力信号の位相を調整する。
【００１４】
これにより、予備側として動作しているときは、自機の同期回路を現用側の基準周波数発生装置の同期回路出力信号にロックさせることができる。また、煩雑な調整作業を要することなく、現用側から予備側へリファレンス信号を送信する際の伝送遅延を考慮して、自機が出力する信号の位相を自動的に調整することができる。従って、自機が出力する波形の位相を、現用側の基準周波数発生装置が出力する波形の位相に正確に一致させることができるので、自機が現用側に切り替わったときの出力波形の位相の急激な変動を抑制できる。
【００１５】
本発明の第４の観点によれば、冗長化されたシステムにおいて少なくとも現用側又は予備側の何れかとして動作可能な基準周波数発生装置における以下の構成が提供される。即ち、この基準周波数発生装置は、同期回路と、信号出力部と、信号入力部と、切替部と、戻し信号出力部と、戻し信号入力部と、補正用信号出力部と、補正用信号入力部と、位相調整部と、を備える。前記同期回路は、所定の周波数の信号を出力可能である。前記信号出力部は、前記同期回路が出力した信号である同期回路出力信号をユーザ側装置に出力する。前記信号入力部には、相手側の基準周波数発生装置の同期回路出力信号が前記ユーザ側装置を経て相手側同期回路出力信号として入力される。前記切替部は、自機が現用側として動作するときは、前記同期回路をリファレンス信号にロックさせ、自機が予備側として動作するときは、前記同期回路を前記相手側同期回路出力信号にロックさせる。前記戻し信号出力部は、前記信号入力部から入力された前記相手側同期回路出力信号を前記ユーザ側装置に出力する。前記戻し信号入力部は、自機が現用側として動作するときに、相手側の基準周波数発生装置の前記戻し信号出力部からの信号が前記ユーザ側装置を経て戻し信号として入力される。前記補正用信号出力部は、自機が現用側として動作するときに、前記同期回路出力信号に対する前記戻し信号の遅延量である信号遅延量に基づく補正用信号を相手側の基準周波数発生装置に出力する。前記補正用信号入力部は、自機が予備側として動作するときに、前記補正用信号が入力される。前記位相調整部は、自機が予備側として動作するときに、前記補正用信号入力部から入力される前記補正用信号に基づいて、自機の前記同期回路の出力信号の位相を調整する。
【００１６】
これにより、予備側の基準周波数発生装置の同期回路は、現用側の基準周波数発生装置の同期回路が出力する信号にロックすることになる。また、煩雑な調整作業を要することなく、現用側から予備側へ同期回路の出力信号を送信する際の伝送遅延を考慮して、予備側の基準周波数発生装置が出力する信号の位相を自動的に調整することができる。従って、予備側の基準周波数発生装置が出力する波形の位相を、現用側の基準周波数発生装置が出力する波形の位相に正確に一致させることができるので、現用側と予備側の切替時に発生する出力波形の位相の急激な変動を抑制できる。
【００１７】
前記の基準周波数発生装置においては、自機が予備側として動作するときに、前記位相調整部は、前記同期回路の出力信号の位相を、前記信号遅延量の半分に相当する時間だけ早めた状態とすることが好ましい。
【００１８】
これにより、遅延量の揃った２本の伝送経路を用いて２台の基準周波数発生装置の間で同期回路の出力信号をやり取りさせるように構成した場合、簡単な処理によって現用側と予備側で出力信号の位相を一致させることができる。
【００１９】
本発明の第５の観点によれば、上記の基準周波数発生装置を少なくとも２台備える基準周波数発生システムが提供される。
【００２０】
これにより、メンテナンスコストを低減できるとともに、現用側と予備側との切替時に位相の変動を低減できる基準周波数発生システムを提供できる。
【００２１】
前記の基準周波数発生システムにおいては、以下の構成とすることが好ましい。即ち、一側の基準周波数発生装置の前記信号出力部と、他側の基準周波数発生装置の前記信号入力部とが、ユーザ側装置の遅延を含む第１伝送経路で接続される。一側の基準周波数発生装置の前記戻し信号入力部と、他側の基準周波数発生装置の前記戻し信号出力部とが、ユーザ側装置の遅延を含む第２伝送経路で接続される。前記第１伝送経路の伝送遅延と前記第２伝送経路の伝送遅延が一致している。
【００２２】
これにより、簡単な制御によって現用側と予備側で出力信号の位相を一致させることができるので、基準周波数発生システムの構成を簡素化することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態に係る基準周波数発生システムの電気的な構成を示すブロック図。
【図２】第１基準周波数発生装置の詳細な構成を示すブロック図。
【図３】第２基準周波数発生装置の詳細な構成を示すブロック図。
【図４】変形例の基準周波数発生装置の構成を示すブロック図。
【発明を実施するための形態】
【００２４】
次に、図面を参照して本発明の実施の形態を説明する。図１は、本発明の一実施形態に係る基準周波数発生システム６０の電気的な構成を示すブロック図である。図２は、第１基準周波数発生装置５１の詳細な構成を示すブロック図である。図３は、第２基準周波数発生装置５２の詳細な構成を示すブロック図である。
【００２５】
図１に示す基準周波数発生システム６０は、同一の構成である２つの基準周波数発生装置５１，５２を備える。本実施形態の基準周波数発生システム６０においては、第１基準周波数発生装置５１が通常は現用側として動作し、第２基準周波数発生装置５２が予備側（待機側）として動作するように設定されている。一方、第１基準周波数発生装置５１に障害が発生した場合は、第２基準周波数発生装置５２が現用側として動作するように切り替えられる。
【００２６】
基準周波数発生装置５１は、ユーザ側装置７０に対して１０ＭＨｚの信号を出力可能な第１出力端子１１ａと、１Ｈｚの信号を出力可能な第２出力端子１２ａと、を備えている。基準周波数発生装置５２も同様に、ユーザ側装置７０に対して１０ＭＨｚの信号を出力可能な第１出力端子１１ｂと、１Ｈｚの信号を出力可能な第２出力端子１２ｂと、を備えている。なお、図１では、第２出力端子１２ａ，１２ｂから出力される１Ｈｚの信号だけがケーブルを介してユーザ側装置７０に入力される例が示されているが、事情に応じ、ユーザ側装置７０に１０ＭＨｚの信号と１Ｈｚの信号の両方を入力しても良いし、１０ＭＨｚの信号のみを入力しても良いことは勿論である。
【００２７】
ユーザ側装置７０は、例えば地上波デジタル放送や携帯電話の無線通信基地局として構成されている。ユーザ側装置７０は、２台の基準周波数発生装置５１，５２のうち、現用側として動作している基準周波数発生装置からの信号を利用して各種の処理を行い、通信サービスを提供する。基準周波数発生装置５１，５２は、ユーザ側装置７０（ユーザシステム）で定められた基準に従い、例えば協定世界時（ＵＴＣ）の１秒や、ＧＰＳ（ＧＮＳＳ）基準時刻の１秒に同期した基準周波数信号を出力する。
【００２８】
次に、基準周波数発生装置５１及び基準周波数発生システム６０の詳細な構成を説明する。なお、前述したとおり２台の基準周波数発生装置５１，５２の構成は同一であるので、特に言及しない限り基準周波数発生装置５１の構成のみを代表して説明し、第２基準周波数発生装置５２の構成の説明は省略する。なお、図面では、第１基準周波数発生装置５１側の構成には数字の末尾に「ａ」が付いた符号が使用され、それに対応する第２基準周波数発生装置５２側の構成には、同一の数字の末尾に「ｂ」が付いた符号が使用されている。
【００２９】
この基準周波数発生装置５１は、ＧＰＳ受信機２１ａと、位相ロックループ回路（ＰＬＬ回路、同期回路）２２ａと、位相調整信号出力回路２３ａと、信号切替器（切替部、供給信号切替部）２６ａと、設定記憶部２７ａと、遅延演算器（位相調整部）２８ａと、を備えている。
【００３０】
ＧＰＳ受信機２１ａには、基準周波数発生装置５１の外部に設置されたＧＰＳアンテナ６１が電気的に接続されている。ＧＰＳ受信機２１ａは、ＧＰＳアンテナ６１で受信した測位用信号に基づいて測位計算を行い、これに基づいて、１秒に１回のパルス信号（１ＰＰＳ信号、リファレンス信号）を生成する。このパルス信号は、ＧＰＳ受信機２１ａにおいて、協定世界時（ＵＴＣ）の１秒に正確に同期するように適宜較正されている。
【００３１】
図２に示すように、信号切替器２６ａは、ＧＰＳ受信機２１ａと、ＰＬＬ回路２２ａの入力段である位相比較器３１ａ（図２）と、の間に配置されている。信号切替器２６ａは、基準周波数発生装置５１が現用側として動作するときは、ＧＰＳ受信機２１ａからの１ＰＰＳ信号を基準タイミング信号として位相比較器３１ａに供給するように構成されている。
【００３２】
ＰＬＬ回路２２ａは、前記基準タイミング信号にＰＬＬロックした１０ＭＨｚ及び１Ｈｚの信号を生成するとともに、当該信号の波形の位相を適宜変更できるように構成されている。図２に詳細なブロック図として示すように、このＰＬＬ回路２２ａは、位相比較器３１ａと、ループフィルタ３２ａと、電圧制御発振器３３ａと、Ｎ分周器３４ａと、遅延発生器３５ａと、を備えている。
【００３３】
位相比較器３１ａは、上記の基準タイミング信号と、電圧制御発振器３３ａから出力される信号をＮ分周器３４ａで分周して遅延発生器３５ａで遅延させた位相比較用信号と、の位相差を検出する。そして位相比較器３１ａは、検出された位相差を表す信号（位相差信号）を生成して、ループフィルタ３２ａに出力する。
【００３４】
ループフィルタ３２ａはローパスフィルタ等により構成されており、位相差信号の電圧レベルを時間的に平均化することにより制御電圧信号を生成する。ループフィルタ３２ａが生成した制御電圧信号は、電圧制御発振器３３ａに入力される。
【００３５】
電圧制御発振器３３ａは、例えばルビジウム発振器として構成されており、ループフィルタ３２ａから入力される制御電圧信号に応じて変化する周波数の信号を出力する。本実施形態では、ＰＬＬ回路２２ａがＧＰＳ受信機２１ａからの１ＰＰＳ信号（リファレンス信号、基準タイミング信号）にロックした状態では、電圧制御発振器３３ａの出力信号の周波数が１０ＭＨｚとなるように制御される。電圧制御発振器３３ａが出力する信号波形は、第１出力端子１１ａに出力される。また、電圧制御発振器３３ａの出力信号はＮ分周器３４ａにも入力される。
【００３６】
Ｎ分周器３４ａは、電圧制御発振器３３ａから入力される１０ＭＨｚの信号を分周して、１Ｈｚの信号を生成する。従って、Ｎ分周器３４ａの分周比は１／１０００００００である（Ｎ＝１０００００００）。Ｎ分周器３４ａが出力する１Ｈｚの信号は、第２出力端子１２ａに出力されるとともに、遅延発生器３５ａへ出力される。
【００３７】
遅延発生器３５ａは、Ｎ分周器３４ａから入力された信号に対して遅れを有する信号を生成し、位相比較器３１ａへ位相比較用信号として出力する。Ｎ分周器３４ａから入力される信号に対する遅延発生器３５ａの出力信号の遅れ時間（遅延量）は、後述の遅延演算器２８ａからの制御信号に基づいて適宜変更可能になっている。
【００３８】
この遅延発生器３５ａとしては、様々な構成のものを採用することができる。例えば、シフトレジスタ、ディレイライン等を遅延発生器３５ａとして用い、遅延量が様々に異なる複数の出力から１つをセレクタで選択することにより遅延量の変更を実現することができる。また、遅延発生器３５ａに入力される波形が正弦波やノコギリ波等のアナログ波である場合、遅延発生器３５ａとしてコンパレータを採用し、コンパレータの閾値の変更により遅延量を変更する構成とすることもできる。更には、上記のようにハードウェアにより遅延を実現することに代えて、ソフトウェアによって遅延を実現することもできる。
【００３９】
ここで、上記ＰＬＬ回路２２ａが前記基準タイミング信号（例えば、ＧＰＳ受信機２１ａからの１ＰＰＳ信号）にロックした状態で、遅延演算器２８ａの制御により、遅延発生器３５ａの遅延量が増大した場合を考える。この場合、遅延発生器３５ａから出力されて位相比較器３１ａに入力される位相比較信号がその分だけ遅れるので、前記基準タイミング信号との間に位相ズレが生じる。これにより、位相比較器３１ａが出力する位相差信号が変化するので、ループフィルタ３２ａを介して電圧制御発振器３３ａに入力される制御電圧信号が変化する。従って、電圧制御発振器３３ａは、遅延発生器３５ａによる遅延増大分を相殺するように発振の位相を早めることで上記位相ズレをゼロに戻すように動作し、これにより、基準タイミング信号へのＰＬＬロックが継続される。以上のように、遅延発生器３５ａの遅延量を増大させることで、電圧制御発振器３３ａの出力波形の位相を早めることができる。
【００４０】
従って、基準周波数発生装置５１から出力される１０ＭＨｚの信号及び１Ｈｚの信号の位相は、遅延発生器３５ａの制御により適宜調整できることになる。なお、ＰＬＬ回路２２ａのループフィルタ３２ａには時定数の大きなものが用いられているので、上記のように位相ズレをゼロに戻す動作は時間を掛けて緩やかに行われる。
【００４１】
図１に示すように、基準周波数発生装置５１は、タイミング信号出力端子（信号出力部）８１ａと、タイミング信号入力端子（信号入力部）８２ａと、を備えている。基準周波数発生装置５１は、自機のＰＬＬ回路２２ａが発生する１Ｈｚの信号（ＰＬＬ出力信号、同期回路出力信号）を、タイミング信号出力端子８１ａを介して出力することができる。また、基準周波数発生装置５１は、相手側の基準周波数発生装置５２のＰＬＬ回路２２ｂが発生する１Ｈｚの信号を、タイミング信号入力端子８２ａから相手側１Ｈｚ信号（相手側ＰＬＬ出力信号、相手側同期回路出力信号）として入力することができる。
【００４２】
更に、基準周波数発生装置５１は、戻し信号出力端子（戻し信号出力部）８３ａと、戻し信号入力端子（戻し信号入力部）８４ａと、を備えている。戻し信号出力端子８３ａは、前記タイミング信号入力端子８２ａから入力された１Ｈｚの信号（相手側１Ｈｚ信号、相手側同期回路出力信号）を、戻し１Ｈｚ信号として出力するように構成されている。また、戻し信号入力端子８４ａは、相手側の基準周波数発生装置５２から出力された戻し１Ｈｚ信号（戻し信号）を入力するように構成されている。
【００４３】
基準周波数発生システム６０においては、図１に示すように、第１基準周波数発生装置５１のタイミング信号出力端子８１ａと、ユーザ側装置７０とが、第１ケーブル１０１で接続されている。また、前記ユーザ側装置７０と、第２基準周波数発生装置５２のタイミング信号入力端子８２ｂとが、第２ケーブル１０２で接続されている。更に、第２基準周波数発生装置５２の戻し信号出力端子８３ｂと、ユーザ側装置７０とが、第３ケーブル１０３で接続されている。また、ユーザ側装置７０と、第１基準周波数発生装置５１の戻し信号入力端子８４ａとが、第４ケーブル１０４で接続されている。
【００４４】
また、上記と同様に、第２基準周波数発生装置５２のタイミング信号出力端子８１ｂと、ユーザ側装置７０とが、第５ケーブル１０５で接続されている。また、前記ユーザ側装置７０と、第１基準周波数発生装置５１のタイミング信号入力端子８２ａとが、第６ケーブル１０６で接続されている。更に、第１基準周波数発生装置５１の戻し信号出力端子８３ａと、ユーザ側装置７０とが、第７ケーブル１０７で接続されている。また、ユーザ側装置７０と、第２基準周波数発生装置５２の戻し信号入力端子８４ｂとが、第８ケーブル１０８で接続されている。
【００４５】
更に、基準周波数発生装置５１は、制御出力端子（補正用信号出力部）９１ａと、制御入力端子（補正用信号入力部）９２ｂと、を備える。そして、基準周波数発生装置５１は、現用側として動作しているときは、波形の位相制御のための情報（位相制御情報、補正用信号）を制御出力端子９１ａへ出力できるように構成されている。また、基準周波数発生装置５１は、予備側として動作しているときは、制御入力端子９２ａから入力された前記位相制御情報に基づき、自機のＰＬＬ回路２２ａから出力される１０ＭＨｚ及び１Ｈｚの信号の位相を調整できるように構成されている。
【００４６】
そして、本実施形態の基準周波数発生システム６０においては、一側の基準周波数発生装置５１の制御出力端子９１ａと、他側の基準周波数発生装置５２の制御入力端子９２ｂとが、適宜の信号線で接続されている。また、一側の基準周波数発生装置５１の制御入力端子９２ａと、他側の基準周波数発生装置５２の制御出力端子９１ｂとが、適宜の信号線で接続されている。
【００４７】
以上の構成で、基準周波数発生装置５１，５２のうち現用側として動作している基準周波数発生装置（図１の上側の基準周波数発生装置５１）は、ＧＰＳ受信機２１ａが出力する１ＰＰＳ信号（リファレンス信号）を、基準タイミング信号としてＰＬＬ回路２２ａに供給し、ＰＬＬ回路２２ａは１Ｈｚの信号を出力端子１２ａ及びタイミング信号出力端子８１ａへ出力する。この１Ｈｚ信号は、第１ケーブル１０１、ユーザ側装置７０が有する遅延１、及び第２ケーブル１０２を介して、予備側として動作している基準周波数発生装置（図１の下側の基準周波数発生装置５２）のタイミング信号入力端子８２ｂに入力される。
【００４８】
予備側の基準周波数発生装置５２においてもＧＰＳ受信機２１ｂは動作しており、ＧＰＳアンテナ６２から受信した測位用信号に基づいて１ＰＰＳ信号（リファレンス信号）を生成している。しかしながら、基準周波数発生装置５２が予備側として動作するときは、信号切替器２６ｂは、自機のＧＰＳ受信機２１ｂからの１ＰＰＳ信号ではなく、タイミング信号入力端子８２ｂから入力された現用側１Ｈｚ信号（相手側１Ｈｚ信号）を基準タイミング信号としてＰＬＬ回路２２ｂに供給するように切り替えられている。従って、予備側として動作している基準周波数発生装置５２において、ＰＬＬ回路２２ｂは、自機のＧＰＳ受信機２１ｂの１ＰＰＳ信号ではなく、現用側の基準周波数発生装置５１から入力される現用側１Ｈｚ信号にロックすることになる。
【００４９】
予備側の基準周波数発生装置５２においてタイミング信号入力端子８２ｂから入力された現用側１Ｈｚ信号は、上述のようにＰＬＬ回路２２ｂに供給されるとともに、戻し信号出力端子８３ｂに出力される。戻し信号出力端子８３ｂに出力された現用側１Ｈｚ信号は、第３ケーブル１０３、ユーザ側装置７０が有する遅延３、及び第４ケーブル１０４を介して、現用側の基準周波数発生装置５１の戻し信号入力端子８４ａに戻し１Ｈｚ信号（戻し信号）として入力される。
【００５０】
基準周波数発生装置５１が有する位相調整信号出力回路２３ａは、自機が現用側として動作しているときに前記第１ケーブル１０１、ユーザ側装置７０の遅延１、及び第２ケーブル１０２からなる伝送経路に起因する伝送遅延を求め、これに基づく制御情報（位相制御情報）を制御出力端子９１ａから相手側の基準周波数発生装置５２に出力するためのものである。この位相調整信号出力回路２３ａは、図２に示すように、遅延量測定器４１ａと、除算器４２ａと、ローパスフィルタ４３ａと、を備える。
【００５１】
遅延量測定器４１ａには、自機のＰＬＬ回路２２ａから出力される１Ｈｚ信号が入力される。また、基準周波数発生装置５１が現用側として動作するときは、戻し信号入力端子８４ａから入力された戻し１Ｈｚ信号が、遅延量測定器４１ａに入力される。この構成で、現用側の基準周波数発生装置５１における遅延量測定器４１ａは、基準タイミング信号（即ち、自機のＰＬＬ回路２２ａが生成する１Ｈｚの信号）に対する戻し１Ｈｚ信号の遅延時間を測定する。なお、以下の説明では、この遅延時間を「信号遅延量」と称することがある。
【００５２】
これにより、２本の経路（即ち、第１ケーブル１０１、ユーザ側装置７０の遅延１、及び第２ケーブル１０２からなる経路と、第３ケーブル１０３、ユーザ側装置７０の遅延３、及び第４ケーブル１０４からなる経路）を通って１Ｈｚの信号が基準周波数発生装置５１，５２の間を往復した際に発生する遅延時間を求めることができる。
【００５３】
なお、第１ケーブル１０１と第４ケーブル１０４は遅延量が互いに等しいものが用いられており、同様に、第２ケーブル１０２と第３ケーブル１０３についても遅延量が互いに等しいものが用いられている。また、ユーザ側装置７０においては、２つの前記遅延１，３の遅延量が互いに一致するように設計されている。従って、第１ケーブル１０１、ユーザ側装置７０の遅延１、及び第２ケーブル１０２からなる経路と、第３ケーブル１０３、ユーザ側装置７０の遅延３、及び第４ケーブル１０４からなる経路は、遅延量の合計が互いに一致している。遅延量測定器４１ａは、得られた遅延時間に応じた信号を除算器４２ａに出力する。
【００５４】
除算器４２ａは、遅延量測定器４１ａから入力された遅延時間（信号遅延量）を２で除し、得られた値に応じた信号をローパスフィルタ４３ａに出力する。ここで、基準周波数発生装置５１，５２の間を繋ぐ２本の経路は上述のとおり遅延量が一致しているので、上記のように２で除算することにより、経路の片道分の遅延時間が得られる。即ち、除算器４２ａでは、現用側の基準周波数発生装置５１から予備側の基準周波数発生装置５２に、第１ケーブル１０１、ユーザ側装置７０の遅延１、及び第２ケーブル１０２からなる経路を介して１Ｈｚの信号が伝送される際に発生する遅延を求めることができる。なお、以下の説明では、この経路の１本分に基づく伝送遅延を単に「経路遅延」と称することがある。
【００５５】
ローパスフィルタ４３ａは、除算器４２ａから入力される信号から、外来雑音や環境変化等に起因する短期的なジッタを取り除き、基準周波数発生装置５１が備える制御出力端子９１ａに出力する。こうして制御出力端子９１ａに出力された位相制御情報は、信号線を介して、相手側の基準周波数発生装置５２における制御入力端子９２ｂに入力される。
【００５６】
遅延演算器２８ａは、ＰＬＬ回路２２ａからユーザ側装置７０へ出力される波形の位相を調整するためのものである。そして、現用側として動作している基準周波数発生装置５１においては、遅延演算器２８ａは、設定記憶部２７ａに記憶されている遅延パラメータに相当する遅延のみをＰＬＬ回路２２ａの遅延発生器３５（図２）に設定する。一方、予備側として動作している基準周波数発生装置５２においては、遅延演算器２８ｂは、制御入力端子９２ｂから入力される位相制御情報に含まれる前記経路遅延と、設定記憶部２７ｂの前記遅延パラメータを総合的に考慮して、適宜の遅延量を遅延発生器３５ｂに設定する。以上により、予備側の基準周波数発生装置５２において、基準周波数発生装置５１と位相が一致した出力波形を得ることができる。
【００５７】
具体的には、予備側として動作している基準周波数発生装置５２の遅延演算器２８ｂは、現用側の基準周波数発生装置５１から制御入力端子９２ｂを介して入力される位相制御情報を解析し、経路遅延を取得する。そして、設定記憶部２７ｂに予め記憶されている遅延パラメータ（具体的には、ＧＰＳ受信機２１ｂの内部遅延や、ＧＰＳアンテナ６２と基準周波数発生装置５２とを繋ぐアンテナケーブルによる伝送遅延、基準周波数発生装置５２とユーザ側装置７０とを繋ぐケーブルによる伝送遅延等を総合的に考慮した遅延時間）に上記経路遅延を加算し、得られた遅延量を前記遅延発生器３５ｂに設定する。
【００５８】
以上の構成で、予備側として動作する基準周波数発生装置５２に対し、現用側の基準周波数発生装置５１から前記位相制御情報が入力されていない状態を考える。この場合、予備側の基準周波数発生装置５２では経路遅延がゼロであるとみなし、遅延演算器２８ｂは、設定記憶部２７ｂから得られた遅延パラメータに相当する遅延量のみを遅延発生器３５ｂに設定する。そして、上述したとおり、予備側として動作している基準周波数発生装置５２においては、基準周波数発生装置５１から第１ケーブル１０１、ユーザ側装置７０の遅延１、及び第２ケーブル１０２からなる経路を経由して入力された１Ｈｚの信号が基準タイミング信号としてＰＬＬ回路２２ｂに供給される。従って、上記のように波形位相の調整が行われない場合、予備側の基準周波数発生装置５２においてＰＬＬ回路２２ｂから出力される１０ＭＨｚ及び１Ｈｚの波形位相は、現用側のそれに対して、上記経路の伝送遅延に相当する分だけ遅れてしまう。
【００５９】
一方、基準周波数発生装置５１から位相制御情報が入力されると、遅延演算器２８ｂは、当該ケーブル遅延に相当するだけ遅延量を増大させるように遅延発生器３５ｂを制御する。この結果、予備側の基準周波数発生装置５２から出力される１０ＭＨｚ及び１Ｈｚの波形は、上記経路の伝送遅延を相殺するように位相が早められる。従って、現用側の基準周波数発生装置５１と予備側の基準周波数発生装置５２とで、１０ＭＨｚ及び１Ｈｚの出力波形の位相を揃えることができる。これにより、基準周波数発生装置５１に障害が発生して基準周波数発生装置５２が現用側に切り替わったときに、ユーザ側装置７０に入力される波形位相の不連続（飛び）を防止でき、ユーザ側装置７０の動作異常等を回避することができる。
【００６０】
なお、予備側として動作していた基準周波数発生装置５２が上記のように現用側に切り替わると、基準周波数発生装置５２の信号切替器２６ｂは、基準周波数発生装置５１から供給されていた１Ｈｚ信号ではなく、自機のＧＰＳ受信機２１ｂが生成する１ＰＰＳ信号をＰＬＬ回路２２ｂに供給するように切り替えられる。しかしながら、本実施形態では、ＰＬＬ回路２２ｂのループフィルタ３２ｂ（図３）として時定数の長いものが用いられている。従って、動作が予備側から現用側に切り替わった瞬間においては、ＰＬＬ回路２２ｂの出力波形は直前まで現用側だった基準周波数発生装置５１の出力波形に同期したままであり、それから徐々に、自機のＧＰＳ受信機２１ｂの１ＰＰＳ信号に基づくタイミングに出力波形の位相が合わせられることになる。従って、この意味でも、ユーザ側装置７０が得る信号に急激な位相変動は発生しないということができる。
【００６１】
次に、第１基準周波数発生装置５１に何らかの障害が発生し、第２基準周波数発生装置５２が予備側から現用側に切り替わった後に、第１基準周波数発生装置５１が障害から復帰した場合を考える。この場合、第１基準周波数発生装置５１は予備側として、直前まで第２基準周波数発生装置５２が行っていた動作を行い、第２基準周波数発生装置５２に障害が発生したときに備えることができる。
【００６２】
この動作の概略を説明すると、現用側の基準周波数発生装置５２のタイミング信号出力端子８１ｂから出力された１Ｈｚの信号が、第５ケーブル１０５、ユーザ側装置７０の遅延５、第６ケーブル１０６からなる経路を介して、予備側の基準周波数発生装置５１のタイミング信号入力端子８２ａに入力される。また、予備側の基準周波数発生装置５１の戻し信号出力端子８３ａから出力された戻し１Ｈｚ信号は、第７ケーブル１０７、ユーザ側装置の遅延７、第８ケーブル１０８からなる経路を介して、現用側の基準周波数発生装置５２の戻し信号入力端子８４ｂに入力される。現用側の基準周波数発生装置５２における位相調整信号出力回路２３ｂでは、自機のＰＬＬ回路２２ｂの１Ｈｚ信号に対する前記戻し１Ｈｚ信号の遅延量を測定し、これに基づく位相制御情報を制御出力端子９１ｂから出力する。予備側の基準周波数発生装置５１では、制御入力端子９２ａから入力された上記位相制御情報に基づき、ＰＬＬ回路２２ａの出力信号の位相を調整する。
【００６３】
以上に説明したように、本実施形態の基準周波数発生システム６０は、第１基準周波数発生装置５１と、第２基準周波数発生装置５２と、を接続して構成されている。第１基準周波数発生装置５１は、現用側として動作可能である。第２基準周波数発生装置５２は、予備側として動作可能である。第２基準周波数発生装置５２が予備側として動作するときは、第１基準周波数発生装置５１のＰＬＬ回路２２ａが出力する１Ｈｚの信号に第２基準周波数発生装置５２のＰＬＬ回路２２ｂがロックする。また、第２基準周波数発生装置５２が予備側として動作する場合、当該第２基準周波数発生装置５２が出力する基準周波数信号の位相が、第１基準周波数発生装置５１と第２基準周波数発生装置５２とを接続する接続線（第１ケーブル１０１、ユーザ側装置７０の遅延１、及び第２ケーブル１０２からなる経路）に起因する伝送遅延を補正するように調整される。
【００６４】
これにより、１Ｈｚの信号を供給するための接続線（第１ケーブル１０１、ユーザ側装置７０の遅延１、及び第２ケーブル１０２からなる経路）の伝送遅延を考慮して、予備側で出力する基準周波数信号の位相を調整し、現用側と予備側とで位相の揃った基準周波数信号を出力することができる。従って、現用側と予備側での出力切替時に出力信号のタイミングが急激に変動するのを防止することができる。
【００６５】
また、本実施形態の基準周波数発生装置５１，５２は、冗長化システムにおいて現用側と予備側とで切り替えて動作可能に構成されている。また、それぞれの基準周波数発生装置（例えば第１基準周波数発生装置５１）は、ＰＬＬ回路２２ａと、タイミング信号出力端子８１ａと、タイミング信号入力端子８２ａと、信号切替器２６ａと、戻し信号出力端子８３ａと、戻し信号入力端子８４ａと、制御出力端子９１ａと、制御入力端子９２ａと、遅延演算器２８ａと、を備える。ＰＬＬ回路２２ａは、１０ＭＨｚ及び１Ｈｚの信号を出力可能である。タイミング信号出力端子８１ａは、ＰＬＬ回路２２ａが出力した信号である１Ｈｚ信号をユーザ側装置７０に出力する。タイミング信号入力端子８２ａには、相手側の基準周波数発生装置５２の１Ｈｚ信号がユーザ側装置７０を経て相手側１Ｈｚ信号として入力される。信号切替器２６ａは、自機が現用側として動作するときは、ＰＬＬ回路２２ａを、ＧＰＳ受信機２１ａが生成する１ＰＰＳ信号にロックさせ、自機が予備側として動作するときは、ＰＬＬ回路２２ａを前記相手側１Ｈｚ信号にロックさせる。
【００６６】
また、戻し信号出力端子８３ａは、タイミング信号入力端子８２ａから入力された相手側１Ｈｚ信号をユーザ側装置７０に出力する。戻し信号入力端子８４ａには、自機が現用側として動作するときに、相手側の基準周波数発生装置５２の戻し信号出力端子８３ｂからの信号がユーザ側装置７０を経て戻し１Ｈｚ信号として入力される。制御出力端子９１ａは、自機が現用側として動作するときに、ＰＬＬ回路２２ａが出力した１Ｈｚ信号に対する前記戻し１Ｈｚ信号の遅延量である信号遅延量に基づく補正用信号を相手側の基準周波数発生装置５２に出力する。制御入力端子９２ａには、自機が予備側として動作するときに、前記補正用信号が入力される。遅延演算器２８ａは、自機が予備側として動作するときに、制御出力端子９１ａから入力される前記補正用信号に基づいて、自機のＰＬＬ回路２２ａの出力信号の位相を調整する。
【００６７】
これにより、予備側の基準周波数発生装置５２のＰＬＬ回路２２ｂは、現用側の基準周波数発生装置５１のＰＬＬ回路２２ａが発生する１Ｈｚの信号にロックすることになる。また、煩雑な調整作業を要することなく、現用側から予備側へ１Ｈｚの信号を送信する際の伝送遅延を考慮して、予備側の基準周波数発生装置５２の出力信号の位相を調整することができる。従って、予備側の基準周波数発生装置５２の出力波形の位相を、現用側の基準周波数発生装置５１の出力波形の位相に正確に一致させることができ、現用側と予備側の切替時に発生する出力波形の位相の急激な変動（位相飛び）を抑制できる。
【００６８】
また、本実施形態の基準周波数発生装置５１においては、自機が予備側として動作するときに、遅延演算器２８ａは、ＰＬＬ回路２２ａの出力信号の位相を、前記信号遅延量の半分に相当する時間だけ早めた状態とする。
【００６９】
これにより、遅延量の合計が一致する２本の経路を用いて基準周波数発生装置５１と基準周波数発生装置５２の間で１Ｈｚの信号をやり取りさせるように構成した場合、簡単な処理によって現用側と予備側で出力信号の位相を一致させることができる。
【００７０】
また、本実施形態の基準周波数発生システム６０は、上記の構成の基準周波数発生装置５１，５２を２台備える。
【００７１】
これにより、現用側と予備側の切替時に発生する急激な位相の変動（位相飛び）を抑制できる基準周波数発生システム６０を提供することができる。
【００７２】
また、本実施形態の基準周波数発生システム６０においては、基準周波数発生装置５１のタイミング信号出力端子８１ａと、基準周波数発生装置５２のタイミング信号入力端子８２ｂとが、第１ケーブル１０１、ユーザ側装置７０の遅延１、第２ケーブル１０２からなる第１伝送経路で接続される。また、基準周波数発生装置５１の戻し信号入力端子８４ａと、基準周波数発生装置５２の戻し信号出力端子８３ｂとが、第３ケーブル１０３、ユーザ側装置の遅延３、第４ケーブル１０４からなる第２伝送経路で接続される。そして、第１伝送経路の伝送遅延と第２伝送経路の伝送遅延が一致している。
【００７３】
これにより、簡単な構成で、予備側の基準周波数発生装置５２の出力波形の位相を、現用側の基準周波数発生装置５１の出力波形の位相に一致させることができる。
【００７４】
以上に本発明の好適な実施の形態を説明したが、上記の構成は例えば以下のように変更することができる。なお、以下では、説明を簡単にするために、２台の基準周波数発生装置５１，５２のうち１台のみに着目して変形の可能性を述べる場合があるが、２台の基準周波数発生装置５１，５２の両方に当該変形を適用できることは勿論である。
【００７５】
タイミング信号出力端子８１ａとタイミング信号入力端子８２ｂ（タイミング信号出力端子８１ｂとタイミング信号入力端子８２ａ）等は、ケーブル以外の導体で接続されても良い。例えば、１枚のプリント基板に２つの基準周波数発生装置を実装する形態では、遅延量を揃えた配線パターンを基板に形成し、この基板を、ユーザ側装置７０が有するコネクタに電気的に接続するように変更することができる。
【００７６】
電圧制御発振器３３ａの周波数は１０ＭＨｚとすることに限らず、ユーザが要求する信号周波数に応じて別の周波数のものを使用しても良い。
【００７７】
上記実施形態では、ＰＬＬループにおいてＮ分周器３４ａから遅延発生器３５ａに入力される信号を分岐させ、第２出力端子１２ａに出力する構成としている。しかしながら、これに代えて、ＰＬＬループにおいて遅延発生器３５ａから位相比較器３１ａに入力される信号を分岐させて、第２出力端子１２ａに出力する構成としても良い。また、遅延発生器３５ａをＰＬＬループにおける電圧制御発振器３３ａとＮ分周器３４ａの間に配置し、電圧制御発振器３３ａから当該遅延発生器に入力される信号を分岐させて第１出力端子１１ａに出力する構成としても良い。また、遅延発生器は、信号切替器２６ａと位相比較器３１ａの間に配置しても良いし、位相比較器３１ａとループフィルタ３２ａの間に配置しても良い。
【００７８】
また、例えばＰＬＬループと第２出力端子１２ａとの間に更に遅延発生器を配置する等して、１０ＭＨｚの信号と１Ｈｚの信号の位相を個別に変更できる構成としても良い。
【００７９】
ＧＰＳ受信機２１ａに代えて、他の全地球測位システムにおける電波受信機をリファレンス信号の供給源として採用しても良い。また、そのような全地球測位システムの電波受信機を用いることにも限定されず、較正された正確なタイミング信号を供給できるものである限り、適宜の機器を採用することができる。更に、リファレンス信号の供給源を基準周波数発生装置５１に内蔵することに限定されず、外部のタイミング供給源からの信号を入力してＰＬＬ回路２２ａに供給する構成に変更することができる。また、１ＰＰＳ信号に代えて、例えばＰＰ２Ｓ等の信号をリファレンス信号として同期回路に入力する構成に変更することができる。
【００８０】
ＰＬＬ回路２２ａにおいては、ループフィルタ３２ａに代えてＰＩＤ（ＰＩ）制御器を用いることができる。また、電圧制御発振器３３ａ（ＶＣＯ）に代えて、デジタル制御発振器（ＤＣＯ）を用いることができる。更に、供給されるリファレンス信号に同期できる構成である限り、ＰＬＬ回路２２ａ以外の同期回路（例えば、ＤＬＬ回路）を使用することもできる。
【００８１】
外来雑音や環境変化による１Ｈｚのジッタが問題にならなければ、ローパスフィルタ４３ａは省略することができる。また、１Ｈｚ信号の安定度に応じて、ローパスフィルタ４３ａを別のフィルタに変更することができる。
【００８２】
制御出力端子９１ａから出力される位相制御情報は、アナログ量であってもデジタルデータであっても良い。また、デジタルデータの場合、例えばシリアル通信で外部と通信する構成であれば、その一部に位相制御情報を含めても良い。例えば、ＧＰＳ受信情報をＮＭＥＡフォーマット等の適宜の形式で送信する際に、上記位相制御情報を併せて送信すること等が考えられる。
【００８３】
基準周波数発生装置５１が現用側として動作する場合、遅延量測定器４１ａで求めた遅延量をそのまま制御出力端子９１ａから相手側の基準周波数発生装置５２に出力しても良い。この場合、それを受信した基準周波数発生装置５２の側で、２で除算する処理やフィルタ処理を行うことになる。
【００８４】
例えば基準周波数発生装置５１を、現用側としてのみ動作する構成としても良い。即ち、基準周波数発生装置５１に障害が発生して基準周波数発生装置５２が現用側に切り替わった後、基準周波数発生装置５１が障害から復帰した場合でも、当該基準周波数発生装置５１が予備側として動作しないように構成しても良い。この場合、図１に破線で示す信号線（基準周波数発生装置５１の制御出力端子９１ｂと基準周波数発生装置５２の制御入力端子９２ａを接続する信号線）は不要になる。
【００８５】
また、図４の変形例の基準周波数発生装置５１ｘのように構成することもできる。この基準周波数発生装置５１ｘが備えるＰＬＬ回路２２ａｘは、入力段としての位相比較器を２つ備える構成となっている。このうち第１位相比較器３７ａは、ＧＰＳ受信機２１ａから得られる１ＰＰＳ信号と、遅延発生器３５ａの出力と、の位相を比較する。また、第２位相比較器３８ａは、タイミング信号入力端子８２ａから得られる１Ｈｚ信号と、遅延発生器３５ａの出力と、の位相を比較する。そして、２つの位相比較器３７ａ，３８ａの出力のうち何れかが信号切替器２６ａによって選択されてループフィルタ３２ａに入力される。この構成において、信号切替器２６ａは、基準周波数発生装置５１ｘが現用側として動作するときは、ＰＬＬ回路２２ａをＧＰＳ受信機２１ａからの１ＰＰＳ信号にロックさせ、予備側として動作するときは、ＰＬＬ回路２２ａを、現用側から得られた相手側１Ｈｚ信号にロックさせる。以上の変形例の構成によっても、上述した実施形態（図２）と同様の効果を発揮させることができる。
【符号の説明】
【００８６】
２２ａ，２２ｂ ＰＬＬ回路（同期回路）
２６ａ，２６ｂ 信号切替器（切替部）
２８ａ，２８ｂ 遅延演算器（位相調整部）
５１，５２ 基準周波数発生装置
６０ 基準周波数発生システム
８１ａ，８１ｂ タイミング信号出力端子（信号出力部）
８２ａ，８２ｂ タイミング信号入力端子（信号入力部）
８３ａ，８３ｂ 戻し信号出力端子（戻し信号出力部）
８４ａ，８４ｂ 戻し信号入力端子（戻し信号入力部）
９１ａ，９１ｂ 制御出力端子（補正用信号出力部）
９２ａ，９２ｂ 制御入力端子（補正用信号入力部）
【技術分野】
【０００１】
本発明は、主要には、二重システムを構築して冗長化を実現できる基準周波数発生装置に関する。
【背景技術】
【０００２】
従来から、例えば地上波デジタル放送システムや移動体通信システムにおいて、全ての送信所及び基地局において共通な基準周波数信号を供給するために基準周波数発生装置が使用されている。これらのシステムでは、基準周波数発生装置が故障する等の何らかの原因で基準周波数信号の供給が途切れると、サービスを提供できなくなってしまう。このため、それぞれの送信所及び基地局においては、障害発生の影響を低減するために基準周波数発生装置を二重化し、現用系と予備系の２系統で運用することが従来から行われている。
【０００３】
特許文献１は、二重システム型基準周波数信号発生器を開示する。この特許文献１の二重システム型基準周波数信号発生器は、２つの基準周波数信号発生手段を備える。それぞれの基準周波数信号発生手段は、ＧＰＳ測位信号から抽出された測位１ＰＰＳ信号に基づいて位相制御を行うことにより、１０ＭＨｚの基準周波数信号を発生することができる。二重システム型基準周波数信号発生器においては、出力選択された基準周波数信号発生手段を現用側とし、出力選択されていない基準周波数信号発生手段を予備側として運用される。それぞれの基準周波数信号発生手段は、１０ＭＨｚの基準周波数信号を分周して基準１ＰＰＳ信号を生成する基準１ＰＰＳ信号生成手段を備える。そして、現用側の基準周波数信号発生手段は測位１ＰＰＳ信号に基づいて１０ＭＨｚの基準周波数信号を生成し、予備側の基準周波数信号発生手段は、現用側が発生する基準１ＰＰＳ信号に基づいて１０ＭＨｚの基準周波数信号を生成する。
【０００４】
特許文献１は、以上の構成により、簡素な構造でありながら切替時に基準周波数信号の位相ズレが殆ど生じない二重システム型基準周波数信号発生器を提供できるとする。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−３５１１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上記特許文献１の構成では、予備側の基準周波数信号の出力位相は、現用側と比較して、現用側と予備側とを繋ぐケーブルに起因する遅延（伝送線路遅延）が生じる。従って、現用から予備への出力切替時には、出力信号に接続線の伝送遅延に相当する位相ズレが生じることが避けられず、タイミングの急激な変動が発生してしまう。このような基準周波数信号の不連続は、送信所や基地局における送信信号の異常の原因となる。
【０００７】
本発明は以上の事情に鑑みてされたものであり、その目的は、現用側の基準周波数発生装置と予備側の基準周波数発生装置との間で出力を切り替えるときでも、出力信号のタイミングと周波数の急激な変動を抑制できる構成を提供することにある。
【課題を解決するための手段及び効果】
【０００８】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
【０００９】
本発明の第１の観点によれば、以下の構成の基準周波数発生システムが提供される。即ち、この基準周波数発生システムは、第１基準周波数発生装置と、第２基準周波数発生装置と、を接続して構成されている。前記第１基準周波数発生装置は、現用側として動作可能である。前記第２基準周波数発生装置は、予備側として動作可能である。前記第２基準周波数発生装置が予備側として動作するときは、前記第１基準周波数発生装置の同期回路が出力するタイミング信号に前記第２基準周波数発生装置の同期回路がロックし、当該第２基準周波数発生装置が出力する基準周波数信号の位相が、前記第１基準周波数発生装置と前記第２基準周波数発生装置との接続線に起因する伝送遅延を補正するように調整される。
【００１０】
これにより、接続線の伝送遅延を考慮して予備側の基準周波数信号の位相を調整し、現用側と予備側とで位相の揃った基準周波数信号を出力することができる。従って、現用側と予備側での出力切替時に出力信号のタイミングが急激に変動するのを防止することができる。
【００１１】
本発明の第２の観点によれば、冗長化されたシステムにおいて現用側として使用することが可能な基準周波数発生装置における以下の構成が提供される。即ち、この基準周波数発生装置は、同期回路と、信号出力部と、戻し信号入力部と、補正用信号出力部と、を備える。前記同期回路は、所定の周波数の信号を出力可能である。前記信号出力部は、前記同期回路が出力した信号である同期回路出力信号をユーザ側装置へ出力可能である。前記戻し信号入力部は、相手側の基準周波数発生装置からの戻し信号を、前記ユーザ側装置を経て入力する。前記補正用信号出力部は、前記同期回路出力信号に対する前記戻し信号の遅延量である信号遅延量に基づく補正用信号を相手側の基準周波数発生装置に出力する。
【００１２】
これにより、自機の同期回路が出力する信号を予備側へ供給するとともに、戻し信号の遅延量に基づく補正用信号を予備側に送信することができる。従って、予備側の基準周波数発生装置としては、現用側の同期回路からの信号と同期するとともに、前記伝送遅延を考慮して基準周波数信号の位相を調整し、現用側と位相が揃った基準周波数信号を出力することができる。
【００１３】
本発明の第３の観点によれば、冗長化されたシステムにおいて予備側として使用することが可能な基準周波数発生装置における以下の構成が提供される。即ち、この基準周波数発生装置は、同期回路と、信号入力部と、切替部と、戻し信号出力部と、補正用信号入力部と、位相調整部と、を備える。前記同期回路は、所定の周波数の信号を出力可能である。前記信号入力部は、現用側の基準周波数発生装置の同期回路が出力する信号を、ユーザ側装置を経て相手側同期回路出力信号として入力する。前記切替部は、通常は、自機の前記同期回路を前記相手側同期回路出力信号にロックさせ、自機が現用側に切り替わったときは、自機の前記同期回路を自機のリファレンス信号にロックさせる。前記戻し信号出力部は、前記信号入力部から入力された前記相手側同期回路出力信号をユーザ側装置へ出力する。前記補正用信号入力部には、現用側の基準周波数発生装置が出力する補正用信号が入力される。前記位相調整部は、前記補正用信号入力部から入力される前記補正用信号に基づいて、自機の前記同期回路の出力信号の位相を調整する。
【００１４】
これにより、予備側として動作しているときは、自機の同期回路を現用側の基準周波数発生装置の同期回路出力信号にロックさせることができる。また、煩雑な調整作業を要することなく、現用側から予備側へリファレンス信号を送信する際の伝送遅延を考慮して、自機が出力する信号の位相を自動的に調整することができる。従って、自機が出力する波形の位相を、現用側の基準周波数発生装置が出力する波形の位相に正確に一致させることができるので、自機が現用側に切り替わったときの出力波形の位相の急激な変動を抑制できる。
【００１５】
本発明の第４の観点によれば、冗長化されたシステムにおいて少なくとも現用側又は予備側の何れかとして動作可能な基準周波数発生装置における以下の構成が提供される。即ち、この基準周波数発生装置は、同期回路と、信号出力部と、信号入力部と、切替部と、戻し信号出力部と、戻し信号入力部と、補正用信号出力部と、補正用信号入力部と、位相調整部と、を備える。前記同期回路は、所定の周波数の信号を出力可能である。前記信号出力部は、前記同期回路が出力した信号である同期回路出力信号をユーザ側装置に出力する。前記信号入力部には、相手側の基準周波数発生装置の同期回路出力信号が前記ユーザ側装置を経て相手側同期回路出力信号として入力される。前記切替部は、自機が現用側として動作するときは、前記同期回路をリファレンス信号にロックさせ、自機が予備側として動作するときは、前記同期回路を前記相手側同期回路出力信号にロックさせる。前記戻し信号出力部は、前記信号入力部から入力された前記相手側同期回路出力信号を前記ユーザ側装置に出力する。前記戻し信号入力部は、自機が現用側として動作するときに、相手側の基準周波数発生装置の前記戻し信号出力部からの信号が前記ユーザ側装置を経て戻し信号として入力される。前記補正用信号出力部は、自機が現用側として動作するときに、前記同期回路出力信号に対する前記戻し信号の遅延量である信号遅延量に基づく補正用信号を相手側の基準周波数発生装置に出力する。前記補正用信号入力部は、自機が予備側として動作するときに、前記補正用信号が入力される。前記位相調整部は、自機が予備側として動作するときに、前記補正用信号入力部から入力される前記補正用信号に基づいて、自機の前記同期回路の出力信号の位相を調整する。
【００１６】
これにより、予備側の基準周波数発生装置の同期回路は、現用側の基準周波数発生装置の同期回路が出力する信号にロックすることになる。また、煩雑な調整作業を要することなく、現用側から予備側へ同期回路の出力信号を送信する際の伝送遅延を考慮して、予備側の基準周波数発生装置が出力する信号の位相を自動的に調整することができる。従って、予備側の基準周波数発生装置が出力する波形の位相を、現用側の基準周波数発生装置が出力する波形の位相に正確に一致させることができるので、現用側と予備側の切替時に発生する出力波形の位相の急激な変動を抑制できる。
【００１７】
前記の基準周波数発生装置においては、自機が予備側として動作するときに、前記位相調整部は、前記同期回路の出力信号の位相を、前記信号遅延量の半分に相当する時間だけ早めた状態とすることが好ましい。
【００１８】
これにより、遅延量の揃った２本の伝送経路を用いて２台の基準周波数発生装置の間で同期回路の出力信号をやり取りさせるように構成した場合、簡単な処理によって現用側と予備側で出力信号の位相を一致させることができる。
【００１９】
本発明の第５の観点によれば、上記の基準周波数発生装置を少なくとも２台備える基準周波数発生システムが提供される。
【００２０】
これにより、メンテナンスコストを低減できるとともに、現用側と予備側との切替時に位相の変動を低減できる基準周波数発生システムを提供できる。
【００２１】
前記の基準周波数発生システムにおいては、以下の構成とすることが好ましい。即ち、一側の基準周波数発生装置の前記信号出力部と、他側の基準周波数発生装置の前記信号入力部とが、ユーザ側装置の遅延を含む第１伝送経路で接続される。一側の基準周波数発生装置の前記戻し信号入力部と、他側の基準周波数発生装置の前記戻し信号出力部とが、ユーザ側装置の遅延を含む第２伝送経路で接続される。前記第１伝送経路の伝送遅延と前記第２伝送経路の伝送遅延が一致している。
【００２２】
これにより、簡単な制御によって現用側と予備側で出力信号の位相を一致させることができるので、基準周波数発生システムの構成を簡素化することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態に係る基準周波数発生システムの電気的な構成を示すブロック図。
【図２】第１基準周波数発生装置の詳細な構成を示すブロック図。
【図３】第２基準周波数発生装置の詳細な構成を示すブロック図。
【図４】変形例の基準周波数発生装置の構成を示すブロック図。
【発明を実施するための形態】
【００２４】
次に、図面を参照して本発明の実施の形態を説明する。図１は、本発明の一実施形態に係る基準周波数発生システム６０の電気的な構成を示すブロック図である。図２は、第１基準周波数発生装置５１の詳細な構成を示すブロック図である。図３は、第２基準周波数発生装置５２の詳細な構成を示すブロック図である。
【００２５】
図１に示す基準周波数発生システム６０は、同一の構成である２つの基準周波数発生装置５１，５２を備える。本実施形態の基準周波数発生システム６０においては、第１基準周波数発生装置５１が通常は現用側として動作し、第２基準周波数発生装置５２が予備側（待機側）として動作するように設定されている。一方、第１基準周波数発生装置５１に障害が発生した場合は、第２基準周波数発生装置５２が現用側として動作するように切り替えられる。
【００２６】
基準周波数発生装置５１は、ユーザ側装置７０に対して１０ＭＨｚの信号を出力可能な第１出力端子１１ａと、１Ｈｚの信号を出力可能な第２出力端子１２ａと、を備えている。基準周波数発生装置５２も同様に、ユーザ側装置７０に対して１０ＭＨｚの信号を出力可能な第１出力端子１１ｂと、１Ｈｚの信号を出力可能な第２出力端子１２ｂと、を備えている。なお、図１では、第２出力端子１２ａ，１２ｂから出力される１Ｈｚの信号だけがケーブルを介してユーザ側装置７０に入力される例が示されているが、事情に応じ、ユーザ側装置７０に１０ＭＨｚの信号と１Ｈｚの信号の両方を入力しても良いし、１０ＭＨｚの信号のみを入力しても良いことは勿論である。
【００２７】
ユーザ側装置７０は、例えば地上波デジタル放送や携帯電話の無線通信基地局として構成されている。ユーザ側装置７０は、２台の基準周波数発生装置５１，５２のうち、現用側として動作している基準周波数発生装置からの信号を利用して各種の処理を行い、通信サービスを提供する。基準周波数発生装置５１，５２は、ユーザ側装置７０（ユーザシステム）で定められた基準に従い、例えば協定世界時（ＵＴＣ）の１秒や、ＧＰＳ（ＧＮＳＳ）基準時刻の１秒に同期した基準周波数信号を出力する。
【００２８】
次に、基準周波数発生装置５１及び基準周波数発生システム６０の詳細な構成を説明する。なお、前述したとおり２台の基準周波数発生装置５１，５２の構成は同一であるので、特に言及しない限り基準周波数発生装置５１の構成のみを代表して説明し、第２基準周波数発生装置５２の構成の説明は省略する。なお、図面では、第１基準周波数発生装置５１側の構成には数字の末尾に「ａ」が付いた符号が使用され、それに対応する第２基準周波数発生装置５２側の構成には、同一の数字の末尾に「ｂ」が付いた符号が使用されている。
【００２９】
この基準周波数発生装置５１は、ＧＰＳ受信機２１ａと、位相ロックループ回路（ＰＬＬ回路、同期回路）２２ａと、位相調整信号出力回路２３ａと、信号切替器（切替部、供給信号切替部）２６ａと、設定記憶部２７ａと、遅延演算器（位相調整部）２８ａと、を備えている。
【００３０】
ＧＰＳ受信機２１ａには、基準周波数発生装置５１の外部に設置されたＧＰＳアンテナ６１が電気的に接続されている。ＧＰＳ受信機２１ａは、ＧＰＳアンテナ６１で受信した測位用信号に基づいて測位計算を行い、これに基づいて、１秒に１回のパルス信号（１ＰＰＳ信号、リファレンス信号）を生成する。このパルス信号は、ＧＰＳ受信機２１ａにおいて、協定世界時（ＵＴＣ）の１秒に正確に同期するように適宜較正されている。
【００３１】
図２に示すように、信号切替器２６ａは、ＧＰＳ受信機２１ａと、ＰＬＬ回路２２ａの入力段である位相比較器３１ａ（図２）と、の間に配置されている。信号切替器２６ａは、基準周波数発生装置５１が現用側として動作するときは、ＧＰＳ受信機２１ａからの１ＰＰＳ信号を基準タイミング信号として位相比較器３１ａに供給するように構成されている。
【００３２】
ＰＬＬ回路２２ａは、前記基準タイミング信号にＰＬＬロックした１０ＭＨｚ及び１Ｈｚの信号を生成するとともに、当該信号の波形の位相を適宜変更できるように構成されている。図２に詳細なブロック図として示すように、このＰＬＬ回路２２ａは、位相比較器３１ａと、ループフィルタ３２ａと、電圧制御発振器３３ａと、Ｎ分周器３４ａと、遅延発生器３５ａと、を備えている。
【００３３】
位相比較器３１ａは、上記の基準タイミング信号と、電圧制御発振器３３ａから出力される信号をＮ分周器３４ａで分周して遅延発生器３５ａで遅延させた位相比較用信号と、の位相差を検出する。そして位相比較器３１ａは、検出された位相差を表す信号（位相差信号）を生成して、ループフィルタ３２ａに出力する。
【００３４】
ループフィルタ３２ａはローパスフィルタ等により構成されており、位相差信号の電圧レベルを時間的に平均化することにより制御電圧信号を生成する。ループフィルタ３２ａが生成した制御電圧信号は、電圧制御発振器３３ａに入力される。
【００３５】
電圧制御発振器３３ａは、例えばルビジウム発振器として構成されており、ループフィルタ３２ａから入力される制御電圧信号に応じて変化する周波数の信号を出力する。本実施形態では、ＰＬＬ回路２２ａがＧＰＳ受信機２１ａからの１ＰＰＳ信号（リファレンス信号、基準タイミング信号）にロックした状態では、電圧制御発振器３３ａの出力信号の周波数が１０ＭＨｚとなるように制御される。電圧制御発振器３３ａが出力する信号波形は、第１出力端子１１ａに出力される。また、電圧制御発振器３３ａの出力信号はＮ分周器３４ａにも入力される。
【００３６】
Ｎ分周器３４ａは、電圧制御発振器３３ａから入力される１０ＭＨｚの信号を分周して、１Ｈｚの信号を生成する。従って、Ｎ分周器３４ａの分周比は１／１０００００００である（Ｎ＝１０００００００）。Ｎ分周器３４ａが出力する１Ｈｚの信号は、第２出力端子１２ａに出力されるとともに、遅延発生器３５ａへ出力される。
【００３７】
遅延発生器３５ａは、Ｎ分周器３４ａから入力された信号に対して遅れを有する信号を生成し、位相比較器３１ａへ位相比較用信号として出力する。Ｎ分周器３４ａから入力される信号に対する遅延発生器３５ａの出力信号の遅れ時間（遅延量）は、後述の遅延演算器２８ａからの制御信号に基づいて適宜変更可能になっている。
【００３８】
この遅延発生器３５ａとしては、様々な構成のものを採用することができる。例えば、シフトレジスタ、ディレイライン等を遅延発生器３５ａとして用い、遅延量が様々に異なる複数の出力から１つをセレクタで選択することにより遅延量の変更を実現することができる。また、遅延発生器３５ａに入力される波形が正弦波やノコギリ波等のアナログ波である場合、遅延発生器３５ａとしてコンパレータを採用し、コンパレータの閾値の変更により遅延量を変更する構成とすることもできる。更には、上記のようにハードウェアにより遅延を実現することに代えて、ソフトウェアによって遅延を実現することもできる。
【００３９】
ここで、上記ＰＬＬ回路２２ａが前記基準タイミング信号（例えば、ＧＰＳ受信機２１ａからの１ＰＰＳ信号）にロックした状態で、遅延演算器２８ａの制御により、遅延発生器３５ａの遅延量が増大した場合を考える。この場合、遅延発生器３５ａから出力されて位相比較器３１ａに入力される位相比較信号がその分だけ遅れるので、前記基準タイミング信号との間に位相ズレが生じる。これにより、位相比較器３１ａが出力する位相差信号が変化するので、ループフィルタ３２ａを介して電圧制御発振器３３ａに入力される制御電圧信号が変化する。従って、電圧制御発振器３３ａは、遅延発生器３５ａによる遅延増大分を相殺するように発振の位相を早めることで上記位相ズレをゼロに戻すように動作し、これにより、基準タイミング信号へのＰＬＬロックが継続される。以上のように、遅延発生器３５ａの遅延量を増大させることで、電圧制御発振器３３ａの出力波形の位相を早めることができる。
【００４０】
従って、基準周波数発生装置５１から出力される１０ＭＨｚの信号及び１Ｈｚの信号の位相は、遅延発生器３５ａの制御により適宜調整できることになる。なお、ＰＬＬ回路２２ａのループフィルタ３２ａには時定数の大きなものが用いられているので、上記のように位相ズレをゼロに戻す動作は時間を掛けて緩やかに行われる。
【００４１】
図１に示すように、基準周波数発生装置５１は、タイミング信号出力端子（信号出力部）８１ａと、タイミング信号入力端子（信号入力部）８２ａと、を備えている。基準周波数発生装置５１は、自機のＰＬＬ回路２２ａが発生する１Ｈｚの信号（ＰＬＬ出力信号、同期回路出力信号）を、タイミング信号出力端子８１ａを介して出力することができる。また、基準周波数発生装置５１は、相手側の基準周波数発生装置５２のＰＬＬ回路２２ｂが発生する１Ｈｚの信号を、タイミング信号入力端子８２ａから相手側１Ｈｚ信号（相手側ＰＬＬ出力信号、相手側同期回路出力信号）として入力することができる。
【００４２】
更に、基準周波数発生装置５１は、戻し信号出力端子（戻し信号出力部）８３ａと、戻し信号入力端子（戻し信号入力部）８４ａと、を備えている。戻し信号出力端子８３ａは、前記タイミング信号入力端子８２ａから入力された１Ｈｚの信号（相手側１Ｈｚ信号、相手側同期回路出力信号）を、戻し１Ｈｚ信号として出力するように構成されている。また、戻し信号入力端子８４ａは、相手側の基準周波数発生装置５２から出力された戻し１Ｈｚ信号（戻し信号）を入力するように構成されている。
【００４３】
基準周波数発生システム６０においては、図１に示すように、第１基準周波数発生装置５１のタイミング信号出力端子８１ａと、ユーザ側装置７０とが、第１ケーブル１０１で接続されている。また、前記ユーザ側装置７０と、第２基準周波数発生装置５２のタイミング信号入力端子８２ｂとが、第２ケーブル１０２で接続されている。更に、第２基準周波数発生装置５２の戻し信号出力端子８３ｂと、ユーザ側装置７０とが、第３ケーブル１０３で接続されている。また、ユーザ側装置７０と、第１基準周波数発生装置５１の戻し信号入力端子８４ａとが、第４ケーブル１０４で接続されている。
【００４４】
また、上記と同様に、第２基準周波数発生装置５２のタイミング信号出力端子８１ｂと、ユーザ側装置７０とが、第５ケーブル１０５で接続されている。また、前記ユーザ側装置７０と、第１基準周波数発生装置５１のタイミング信号入力端子８２ａとが、第６ケーブル１０６で接続されている。更に、第１基準周波数発生装置５１の戻し信号出力端子８３ａと、ユーザ側装置７０とが、第７ケーブル１０７で接続されている。また、ユーザ側装置７０と、第２基準周波数発生装置５２の戻し信号入力端子８４ｂとが、第８ケーブル１０８で接続されている。
【００４５】
更に、基準周波数発生装置５１は、制御出力端子（補正用信号出力部）９１ａと、制御入力端子（補正用信号入力部）９２ｂと、を備える。そして、基準周波数発生装置５１は、現用側として動作しているときは、波形の位相制御のための情報（位相制御情報、補正用信号）を制御出力端子９１ａへ出力できるように構成されている。また、基準周波数発生装置５１は、予備側として動作しているときは、制御入力端子９２ａから入力された前記位相制御情報に基づき、自機のＰＬＬ回路２２ａから出力される１０ＭＨｚ及び１Ｈｚの信号の位相を調整できるように構成されている。
【００４６】
そして、本実施形態の基準周波数発生システム６０においては、一側の基準周波数発生装置５１の制御出力端子９１ａと、他側の基準周波数発生装置５２の制御入力端子９２ｂとが、適宜の信号線で接続されている。また、一側の基準周波数発生装置５１の制御入力端子９２ａと、他側の基準周波数発生装置５２の制御出力端子９１ｂとが、適宜の信号線で接続されている。
【００４７】
以上の構成で、基準周波数発生装置５１，５２のうち現用側として動作している基準周波数発生装置（図１の上側の基準周波数発生装置５１）は、ＧＰＳ受信機２１ａが出力する１ＰＰＳ信号（リファレンス信号）を、基準タイミング信号としてＰＬＬ回路２２ａに供給し、ＰＬＬ回路２２ａは１Ｈｚの信号を出力端子１２ａ及びタイミング信号出力端子８１ａへ出力する。この１Ｈｚ信号は、第１ケーブル１０１、ユーザ側装置７０が有する遅延１、及び第２ケーブル１０２を介して、予備側として動作している基準周波数発生装置（図１の下側の基準周波数発生装置５２）のタイミング信号入力端子８２ｂに入力される。
【００４８】
予備側の基準周波数発生装置５２においてもＧＰＳ受信機２１ｂは動作しており、ＧＰＳアンテナ６２から受信した測位用信号に基づいて１ＰＰＳ信号（リファレンス信号）を生成している。しかしながら、基準周波数発生装置５２が予備側として動作するときは、信号切替器２６ｂは、自機のＧＰＳ受信機２１ｂからの１ＰＰＳ信号ではなく、タイミング信号入力端子８２ｂから入力された現用側１Ｈｚ信号（相手側１Ｈｚ信号）を基準タイミング信号としてＰＬＬ回路２２ｂに供給するように切り替えられている。従って、予備側として動作している基準周波数発生装置５２において、ＰＬＬ回路２２ｂは、自機のＧＰＳ受信機２１ｂの１ＰＰＳ信号ではなく、現用側の基準周波数発生装置５１から入力される現用側１Ｈｚ信号にロックすることになる。
【００４９】
予備側の基準周波数発生装置５２においてタイミング信号入力端子８２ｂから入力された現用側１Ｈｚ信号は、上述のようにＰＬＬ回路２２ｂに供給されるとともに、戻し信号出力端子８３ｂに出力される。戻し信号出力端子８３ｂに出力された現用側１Ｈｚ信号は、第３ケーブル１０３、ユーザ側装置７０が有する遅延３、及び第４ケーブル１０４を介して、現用側の基準周波数発生装置５１の戻し信号入力端子８４ａに戻し１Ｈｚ信号（戻し信号）として入力される。
【００５０】
基準周波数発生装置５１が有する位相調整信号出力回路２３ａは、自機が現用側として動作しているときに前記第１ケーブル１０１、ユーザ側装置７０の遅延１、及び第２ケーブル１０２からなる伝送経路に起因する伝送遅延を求め、これに基づく制御情報（位相制御情報）を制御出力端子９１ａから相手側の基準周波数発生装置５２に出力するためのものである。この位相調整信号出力回路２３ａは、図２に示すように、遅延量測定器４１ａと、除算器４２ａと、ローパスフィルタ４３ａと、を備える。
【００５１】
遅延量測定器４１ａには、自機のＰＬＬ回路２２ａから出力される１Ｈｚ信号が入力される。また、基準周波数発生装置５１が現用側として動作するときは、戻し信号入力端子８４ａから入力された戻し１Ｈｚ信号が、遅延量測定器４１ａに入力される。この構成で、現用側の基準周波数発生装置５１における遅延量測定器４１ａは、基準タイミング信号（即ち、自機のＰＬＬ回路２２ａが生成する１Ｈｚの信号）に対する戻し１Ｈｚ信号の遅延時間を測定する。なお、以下の説明では、この遅延時間を「信号遅延量」と称することがある。
【００５２】
これにより、２本の経路（即ち、第１ケーブル１０１、ユーザ側装置７０の遅延１、及び第２ケーブル１０２からなる経路と、第３ケーブル１０３、ユーザ側装置７０の遅延３、及び第４ケーブル１０４からなる経路）を通って１Ｈｚの信号が基準周波数発生装置５１，５２の間を往復した際に発生する遅延時間を求めることができる。
【００５３】
なお、第１ケーブル１０１と第４ケーブル１０４は遅延量が互いに等しいものが用いられており、同様に、第２ケーブル１０２と第３ケーブル１０３についても遅延量が互いに等しいものが用いられている。また、ユーザ側装置７０においては、２つの前記遅延１，３の遅延量が互いに一致するように設計されている。従って、第１ケーブル１０１、ユーザ側装置７０の遅延１、及び第２ケーブル１０２からなる経路と、第３ケーブル１０３、ユーザ側装置７０の遅延３、及び第４ケーブル１０４からなる経路は、遅延量の合計が互いに一致している。遅延量測定器４１ａは、得られた遅延時間に応じた信号を除算器４２ａに出力する。
【００５４】
除算器４２ａは、遅延量測定器４１ａから入力された遅延時間（信号遅延量）を２で除し、得られた値に応じた信号をローパスフィルタ４３ａに出力する。ここで、基準周波数発生装置５１，５２の間を繋ぐ２本の経路は上述のとおり遅延量が一致しているので、上記のように２で除算することにより、経路の片道分の遅延時間が得られる。即ち、除算器４２ａでは、現用側の基準周波数発生装置５１から予備側の基準周波数発生装置５２に、第１ケーブル１０１、ユーザ側装置７０の遅延１、及び第２ケーブル１０２からなる経路を介して１Ｈｚの信号が伝送される際に発生する遅延を求めることができる。なお、以下の説明では、この経路の１本分に基づく伝送遅延を単に「経路遅延」と称することがある。
【００５５】
ローパスフィルタ４３ａは、除算器４２ａから入力される信号から、外来雑音や環境変化等に起因する短期的なジッタを取り除き、基準周波数発生装置５１が備える制御出力端子９１ａに出力する。こうして制御出力端子９１ａに出力された位相制御情報は、信号線を介して、相手側の基準周波数発生装置５２における制御入力端子９２ｂに入力される。
【００５６】
遅延演算器２８ａは、ＰＬＬ回路２２ａからユーザ側装置７０へ出力される波形の位相を調整するためのものである。そして、現用側として動作している基準周波数発生装置５１においては、遅延演算器２８ａは、設定記憶部２７ａに記憶されている遅延パラメータに相当する遅延のみをＰＬＬ回路２２ａの遅延発生器３５（図２）に設定する。一方、予備側として動作している基準周波数発生装置５２においては、遅延演算器２８ｂは、制御入力端子９２ｂから入力される位相制御情報に含まれる前記経路遅延と、設定記憶部２７ｂの前記遅延パラメータを総合的に考慮して、適宜の遅延量を遅延発生器３５ｂに設定する。以上により、予備側の基準周波数発生装置５２において、基準周波数発生装置５１と位相が一致した出力波形を得ることができる。
【００５７】
具体的には、予備側として動作している基準周波数発生装置５２の遅延演算器２８ｂは、現用側の基準周波数発生装置５１から制御入力端子９２ｂを介して入力される位相制御情報を解析し、経路遅延を取得する。そして、設定記憶部２７ｂに予め記憶されている遅延パラメータ（具体的には、ＧＰＳ受信機２１ｂの内部遅延や、ＧＰＳアンテナ６２と基準周波数発生装置５２とを繋ぐアンテナケーブルによる伝送遅延、基準周波数発生装置５２とユーザ側装置７０とを繋ぐケーブルによる伝送遅延等を総合的に考慮した遅延時間）に上記経路遅延を加算し、得られた遅延量を前記遅延発生器３５ｂに設定する。
【００５８】
以上の構成で、予備側として動作する基準周波数発生装置５２に対し、現用側の基準周波数発生装置５１から前記位相制御情報が入力されていない状態を考える。この場合、予備側の基準周波数発生装置５２では経路遅延がゼロであるとみなし、遅延演算器２８ｂは、設定記憶部２７ｂから得られた遅延パラメータに相当する遅延量のみを遅延発生器３５ｂに設定する。そして、上述したとおり、予備側として動作している基準周波数発生装置５２においては、基準周波数発生装置５１から第１ケーブル１０１、ユーザ側装置７０の遅延１、及び第２ケーブル１０２からなる経路を経由して入力された１Ｈｚの信号が基準タイミング信号としてＰＬＬ回路２２ｂに供給される。従って、上記のように波形位相の調整が行われない場合、予備側の基準周波数発生装置５２においてＰＬＬ回路２２ｂから出力される１０ＭＨｚ及び１Ｈｚの波形位相は、現用側のそれに対して、上記経路の伝送遅延に相当する分だけ遅れてしまう。
【００５９】
一方、基準周波数発生装置５１から位相制御情報が入力されると、遅延演算器２８ｂは、当該ケーブル遅延に相当するだけ遅延量を増大させるように遅延発生器３５ｂを制御する。この結果、予備側の基準周波数発生装置５２から出力される１０ＭＨｚ及び１Ｈｚの波形は、上記経路の伝送遅延を相殺するように位相が早められる。従って、現用側の基準周波数発生装置５１と予備側の基準周波数発生装置５２とで、１０ＭＨｚ及び１Ｈｚの出力波形の位相を揃えることができる。これにより、基準周波数発生装置５１に障害が発生して基準周波数発生装置５２が現用側に切り替わったときに、ユーザ側装置７０に入力される波形位相の不連続（飛び）を防止でき、ユーザ側装置７０の動作異常等を回避することができる。
【００６０】
なお、予備側として動作していた基準周波数発生装置５２が上記のように現用側に切り替わると、基準周波数発生装置５２の信号切替器２６ｂは、基準周波数発生装置５１から供給されていた１Ｈｚ信号ではなく、自機のＧＰＳ受信機２１ｂが生成する１ＰＰＳ信号をＰＬＬ回路２２ｂに供給するように切り替えられる。しかしながら、本実施形態では、ＰＬＬ回路２２ｂのループフィルタ３２ｂ（図３）として時定数の長いものが用いられている。従って、動作が予備側から現用側に切り替わった瞬間においては、ＰＬＬ回路２２ｂの出力波形は直前まで現用側だった基準周波数発生装置５１の出力波形に同期したままであり、それから徐々に、自機のＧＰＳ受信機２１ｂの１ＰＰＳ信号に基づくタイミングに出力波形の位相が合わせられることになる。従って、この意味でも、ユーザ側装置７０が得る信号に急激な位相変動は発生しないということができる。
【００６１】
次に、第１基準周波数発生装置５１に何らかの障害が発生し、第２基準周波数発生装置５２が予備側から現用側に切り替わった後に、第１基準周波数発生装置５１が障害から復帰した場合を考える。この場合、第１基準周波数発生装置５１は予備側として、直前まで第２基準周波数発生装置５２が行っていた動作を行い、第２基準周波数発生装置５２に障害が発生したときに備えることができる。
【００６２】
この動作の概略を説明すると、現用側の基準周波数発生装置５２のタイミング信号出力端子８１ｂから出力された１Ｈｚの信号が、第５ケーブル１０５、ユーザ側装置７０の遅延５、第６ケーブル１０６からなる経路を介して、予備側の基準周波数発生装置５１のタイミング信号入力端子８２ａに入力される。また、予備側の基準周波数発生装置５１の戻し信号出力端子８３ａから出力された戻し１Ｈｚ信号は、第７ケーブル１０７、ユーザ側装置の遅延７、第８ケーブル１０８からなる経路を介して、現用側の基準周波数発生装置５２の戻し信号入力端子８４ｂに入力される。現用側の基準周波数発生装置５２における位相調整信号出力回路２３ｂでは、自機のＰＬＬ回路２２ｂの１Ｈｚ信号に対する前記戻し１Ｈｚ信号の遅延量を測定し、これに基づく位相制御情報を制御出力端子９１ｂから出力する。予備側の基準周波数発生装置５１では、制御入力端子９２ａから入力された上記位相制御情報に基づき、ＰＬＬ回路２２ａの出力信号の位相を調整する。
【００６３】
以上に説明したように、本実施形態の基準周波数発生システム６０は、第１基準周波数発生装置５１と、第２基準周波数発生装置５２と、を接続して構成されている。第１基準周波数発生装置５１は、現用側として動作可能である。第２基準周波数発生装置５２は、予備側として動作可能である。第２基準周波数発生装置５２が予備側として動作するときは、第１基準周波数発生装置５１のＰＬＬ回路２２ａが出力する１Ｈｚの信号に第２基準周波数発生装置５２のＰＬＬ回路２２ｂがロックする。また、第２基準周波数発生装置５２が予備側として動作する場合、当該第２基準周波数発生装置５２が出力する基準周波数信号の位相が、第１基準周波数発生装置５１と第２基準周波数発生装置５２とを接続する接続線（第１ケーブル１０１、ユーザ側装置７０の遅延１、及び第２ケーブル１０２からなる経路）に起因する伝送遅延を補正するように調整される。
【００６４】
これにより、１Ｈｚの信号を供給するための接続線（第１ケーブル１０１、ユーザ側装置７０の遅延１、及び第２ケーブル１０２からなる経路）の伝送遅延を考慮して、予備側で出力する基準周波数信号の位相を調整し、現用側と予備側とで位相の揃った基準周波数信号を出力することができる。従って、現用側と予備側での出力切替時に出力信号のタイミングが急激に変動するのを防止することができる。
【００６５】
また、本実施形態の基準周波数発生装置５１，５２は、冗長化システムにおいて現用側と予備側とで切り替えて動作可能に構成されている。また、それぞれの基準周波数発生装置（例えば第１基準周波数発生装置５１）は、ＰＬＬ回路２２ａと、タイミング信号出力端子８１ａと、タイミング信号入力端子８２ａと、信号切替器２６ａと、戻し信号出力端子８３ａと、戻し信号入力端子８４ａと、制御出力端子９１ａと、制御入力端子９２ａと、遅延演算器２８ａと、を備える。ＰＬＬ回路２２ａは、１０ＭＨｚ及び１Ｈｚの信号を出力可能である。タイミング信号出力端子８１ａは、ＰＬＬ回路２２ａが出力した信号である１Ｈｚ信号をユーザ側装置７０に出力する。タイミング信号入力端子８２ａには、相手側の基準周波数発生装置５２の１Ｈｚ信号がユーザ側装置７０を経て相手側１Ｈｚ信号として入力される。信号切替器２６ａは、自機が現用側として動作するときは、ＰＬＬ回路２２ａを、ＧＰＳ受信機２１ａが生成する１ＰＰＳ信号にロックさせ、自機が予備側として動作するときは、ＰＬＬ回路２２ａを前記相手側１Ｈｚ信号にロックさせる。
【００６６】
また、戻し信号出力端子８３ａは、タイミング信号入力端子８２ａから入力された相手側１Ｈｚ信号をユーザ側装置７０に出力する。戻し信号入力端子８４ａには、自機が現用側として動作するときに、相手側の基準周波数発生装置５２の戻し信号出力端子８３ｂからの信号がユーザ側装置７０を経て戻し１Ｈｚ信号として入力される。制御出力端子９１ａは、自機が現用側として動作するときに、ＰＬＬ回路２２ａが出力した１Ｈｚ信号に対する前記戻し１Ｈｚ信号の遅延量である信号遅延量に基づく補正用信号を相手側の基準周波数発生装置５２に出力する。制御入力端子９２ａには、自機が予備側として動作するときに、前記補正用信号が入力される。遅延演算器２８ａは、自機が予備側として動作するときに、制御出力端子９１ａから入力される前記補正用信号に基づいて、自機のＰＬＬ回路２２ａの出力信号の位相を調整する。
【００６７】
これにより、予備側の基準周波数発生装置５２のＰＬＬ回路２２ｂは、現用側の基準周波数発生装置５１のＰＬＬ回路２２ａが発生する１Ｈｚの信号にロックすることになる。また、煩雑な調整作業を要することなく、現用側から予備側へ１Ｈｚの信号を送信する際の伝送遅延を考慮して、予備側の基準周波数発生装置５２の出力信号の位相を調整することができる。従って、予備側の基準周波数発生装置５２の出力波形の位相を、現用側の基準周波数発生装置５１の出力波形の位相に正確に一致させることができ、現用側と予備側の切替時に発生する出力波形の位相の急激な変動（位相飛び）を抑制できる。
【００６８】
また、本実施形態の基準周波数発生装置５１においては、自機が予備側として動作するときに、遅延演算器２８ａは、ＰＬＬ回路２２ａの出力信号の位相を、前記信号遅延量の半分に相当する時間だけ早めた状態とする。
【００６９】
これにより、遅延量の合計が一致する２本の経路を用いて基準周波数発生装置５１と基準周波数発生装置５２の間で１Ｈｚの信号をやり取りさせるように構成した場合、簡単な処理によって現用側と予備側で出力信号の位相を一致させることができる。
【００７０】
また、本実施形態の基準周波数発生システム６０は、上記の構成の基準周波数発生装置５１，５２を２台備える。
【００７１】
これにより、現用側と予備側の切替時に発生する急激な位相の変動（位相飛び）を抑制できる基準周波数発生システム６０を提供することができる。
【００７２】
また、本実施形態の基準周波数発生システム６０においては、基準周波数発生装置５１のタイミング信号出力端子８１ａと、基準周波数発生装置５２のタイミング信号入力端子８２ｂとが、第１ケーブル１０１、ユーザ側装置７０の遅延１、第２ケーブル１０２からなる第１伝送経路で接続される。また、基準周波数発生装置５１の戻し信号入力端子８４ａと、基準周波数発生装置５２の戻し信号出力端子８３ｂとが、第３ケーブル１０３、ユーザ側装置の遅延３、第４ケーブル１０４からなる第２伝送経路で接続される。そして、第１伝送経路の伝送遅延と第２伝送経路の伝送遅延が一致している。
【００７３】
これにより、簡単な構成で、予備側の基準周波数発生装置５２の出力波形の位相を、現用側の基準周波数発生装置５１の出力波形の位相に一致させることができる。
【００７４】
以上に本発明の好適な実施の形態を説明したが、上記の構成は例えば以下のように変更することができる。なお、以下では、説明を簡単にするために、２台の基準周波数発生装置５１，５２のうち１台のみに着目して変形の可能性を述べる場合があるが、２台の基準周波数発生装置５１，５２の両方に当該変形を適用できることは勿論である。
【００７５】
タイミング信号出力端子８１ａとタイミング信号入力端子８２ｂ（タイミング信号出力端子８１ｂとタイミング信号入力端子８２ａ）等は、ケーブル以外の導体で接続されても良い。例えば、１枚のプリント基板に２つの基準周波数発生装置を実装する形態では、遅延量を揃えた配線パターンを基板に形成し、この基板を、ユーザ側装置７０が有するコネクタに電気的に接続するように変更することができる。
【００７６】
電圧制御発振器３３ａの周波数は１０ＭＨｚとすることに限らず、ユーザが要求する信号周波数に応じて別の周波数のものを使用しても良い。
【００７７】
上記実施形態では、ＰＬＬループにおいてＮ分周器３４ａから遅延発生器３５ａに入力される信号を分岐させ、第２出力端子１２ａに出力する構成としている。しかしながら、これに代えて、ＰＬＬループにおいて遅延発生器３５ａから位相比較器３１ａに入力される信号を分岐させて、第２出力端子１２ａに出力する構成としても良い。また、遅延発生器３５ａをＰＬＬループにおける電圧制御発振器３３ａとＮ分周器３４ａの間に配置し、電圧制御発振器３３ａから当該遅延発生器に入力される信号を分岐させて第１出力端子１１ａに出力する構成としても良い。また、遅延発生器は、信号切替器２６ａと位相比較器３１ａの間に配置しても良いし、位相比較器３１ａとループフィルタ３２ａの間に配置しても良い。
【００７８】
また、例えばＰＬＬループと第２出力端子１２ａとの間に更に遅延発生器を配置する等して、１０ＭＨｚの信号と１Ｈｚの信号の位相を個別に変更できる構成としても良い。
【００７９】
ＧＰＳ受信機２１ａに代えて、他の全地球測位システムにおける電波受信機をリファレンス信号の供給源として採用しても良い。また、そのような全地球測位システムの電波受信機を用いることにも限定されず、較正された正確なタイミング信号を供給できるものである限り、適宜の機器を採用することができる。更に、リファレンス信号の供給源を基準周波数発生装置５１に内蔵することに限定されず、外部のタイミング供給源からの信号を入力してＰＬＬ回路２２ａに供給する構成に変更することができる。また、１ＰＰＳ信号に代えて、例えばＰＰ２Ｓ等の信号をリファレンス信号として同期回路に入力する構成に変更することができる。
【００８０】
ＰＬＬ回路２２ａにおいては、ループフィルタ３２ａに代えてＰＩＤ（ＰＩ）制御器を用いることができる。また、電圧制御発振器３３ａ（ＶＣＯ）に代えて、デジタル制御発振器（ＤＣＯ）を用いることができる。更に、供給されるリファレンス信号に同期できる構成である限り、ＰＬＬ回路２２ａ以外の同期回路（例えば、ＤＬＬ回路）を使用することもできる。
【００８１】
外来雑音や環境変化による１Ｈｚのジッタが問題にならなければ、ローパスフィルタ４３ａは省略することができる。また、１Ｈｚ信号の安定度に応じて、ローパスフィルタ４３ａを別のフィルタに変更することができる。
【００８２】
制御出力端子９１ａから出力される位相制御情報は、アナログ量であってもデジタルデータであっても良い。また、デジタルデータの場合、例えばシリアル通信で外部と通信する構成であれば、その一部に位相制御情報を含めても良い。例えば、ＧＰＳ受信情報をＮＭＥＡフォーマット等の適宜の形式で送信する際に、上記位相制御情報を併せて送信すること等が考えられる。
【００８３】
基準周波数発生装置５１が現用側として動作する場合、遅延量測定器４１ａで求めた遅延量をそのまま制御出力端子９１ａから相手側の基準周波数発生装置５２に出力しても良い。この場合、それを受信した基準周波数発生装置５２の側で、２で除算する処理やフィルタ処理を行うことになる。
【００８４】
例えば基準周波数発生装置５１を、現用側としてのみ動作する構成としても良い。即ち、基準周波数発生装置５１に障害が発生して基準周波数発生装置５２が現用側に切り替わった後、基準周波数発生装置５１が障害から復帰した場合でも、当該基準周波数発生装置５１が予備側として動作しないように構成しても良い。この場合、図１に破線で示す信号線（基準周波数発生装置５１の制御出力端子９１ｂと基準周波数発生装置５２の制御入力端子９２ａを接続する信号線）は不要になる。
【００８５】
また、図４の変形例の基準周波数発生装置５１ｘのように構成することもできる。この基準周波数発生装置５１ｘが備えるＰＬＬ回路２２ａｘは、入力段としての位相比較器を２つ備える構成となっている。このうち第１位相比較器３７ａは、ＧＰＳ受信機２１ａから得られる１ＰＰＳ信号と、遅延発生器３５ａの出力と、の位相を比較する。また、第２位相比較器３８ａは、タイミング信号入力端子８２ａから得られる１Ｈｚ信号と、遅延発生器３５ａの出力と、の位相を比較する。そして、２つの位相比較器３７ａ，３８ａの出力のうち何れかが信号切替器２６ａによって選択されてループフィルタ３２ａに入力される。この構成において、信号切替器２６ａは、基準周波数発生装置５１ｘが現用側として動作するときは、ＰＬＬ回路２２ａをＧＰＳ受信機２１ａからの１ＰＰＳ信号にロックさせ、予備側として動作するときは、ＰＬＬ回路２２ａを、現用側から得られた相手側１Ｈｚ信号にロックさせる。以上の変形例の構成によっても、上述した実施形態（図２）と同様の効果を発揮させることができる。
【符号の説明】
【００８６】
２２ａ，２２ｂ ＰＬＬ回路（同期回路）
２６ａ，２６ｂ 信号切替器（切替部）
２８ａ，２８ｂ 遅延演算器（位相調整部）
５１，５２ 基準周波数発生装置
６０ 基準周波数発生システム
８１ａ，８１ｂ タイミング信号出力端子（信号出力部）
８２ａ，８２ｂ タイミング信号入力端子（信号入力部）
８３ａ，８３ｂ 戻し信号出力端子（戻し信号出力部）
８４ａ，８４ｂ 戻し信号入力端子（戻し信号入力部）
９１ａ，９１ｂ 制御出力端子（補正用信号出力部）
９２ａ，９２ｂ 制御入力端子（補正用信号入力部）
【特許請求の範囲】
【請求項１】
現用側として動作可能な第１基準周波数発生装置と、
予備側として動作可能な第２基準周波数発生装置と、
を接続した基準周波数発生システムにおいて、
前記第２基準周波数発生装置が予備側として動作するときは、前記第１基準周波数発生装置の同期回路が出力する同期回路出力信号に前記第２基準周波数発生装置の同期回路がロックし、当該第２基準周波数発生装置が出力する基準周波数信号の位相が、前記第１基準周波数発生装置と前記第２基準周波数発生装置との接続線に起因する伝送遅延を補正するように調整されることを特徴とする基準周波数発生システム。
【請求項２】
冗長化されたシステムにおける現用側として使用することが可能な基準周波数発生装置において、
所定の周波数の信号を出力可能な同期回路と、
前記同期回路が出力した信号である同期回路出力信号をユーザ側装置へ出力可能な信号出力部と、
相手側の基準周波数発生装置からの戻し信号を前記ユーザ側装置を経て入力するための戻し信号入力部と、
前記同期回路出力信号に対する前記戻し信号の遅延量である信号遅延量に基づく補正用信号を相手側の基準周波数発生装置に出力するための補正用信号出力部と、
を備えることを特徴とする基準周波数発生装置。
【請求項３】
冗長化されたシステムにおける予備側として使用することが可能な基準周波数発生装置において、
所定の周波数の信号を出力可能な同期回路と、
現用側の基準周波数発生装置の同期回路が出力する信号を、ユーザ側装置を経て相手側同期回路出力信号として入力するための信号入力部と、
通常は、自機の前記同期回路を前記相手側同期回路出力信号にロックさせ、自機が現用側に切り替わったときは、自機の前記同期回路を自機のリファレンス信号にロックさせる切替部と、
前記信号入力部から入力された前記相手側同期回路出力信号をユーザ側装置へ出力するための戻し信号出力部と、
現用側の基準周波数発生装置が出力する補正用信号が入力される補正用信号入力部と、
前記補正用信号入力部から入力される前記補正用信号に基づいて、自機の前記同期回路の出力信号の位相を調整する位相調整部と、
を備えることを特徴とする基準周波数発生装置。
【請求項４】
冗長化されたシステムにおける少なくとも現用側又は予備側の何れかとして動作可能な基準周波数発生装置において、
所定の周波数の信号を出力可能な同期回路と、
前記同期回路が出力した信号である同期回路出力信号をユーザ側装置に出力する信号出力部と、
相手側の基準周波数発生装置の同期回路出力信号が前記ユーザ側装置を経て相手側同期回路出力信号として入力される信号入力部と、
自機が現用側として動作するときは、前記同期回路をリファレンス信号にロックさせ、自機が予備側として動作するときは、前記同期回路を前記相手側同期回路出力信号にロックさせる切替部と、
前記信号入力部から入力された前記相手側同期回路出力信号を前記ユーザ側装置に出力するための戻し信号出力部と、
自機が現用側として動作するときに、相手側の基準周波数発生装置の前記戻し信号出力部からの信号が前記ユーザ側装置を経て戻し信号として入力される戻し信号入力部と、
自機が現用側として動作するときに、前記同期回路出力信号に対する前記戻し信号の遅延量である信号遅延量に基づく補正用信号を相手側の基準周波数発生装置に出力するための補正用信号出力部と、
自機が予備側として動作するときに、前記補正用信号が入力される補正用信号入力部と、
自機が予備側として動作するときに、前記補正用信号入力部から入力される前記補正用信号に基づいて、自機の前記同期回路の出力信号の位相を調整する位相調整部と、
を備えることを特徴とする基準周波数発生装置。
【請求項５】
請求項４に記載の基準周波数発生装置であって、
自機が予備側として動作するときに、前記位相調整部は、前記同期回路の出力信号の位相を、前記信号遅延量の半分に相当する時間だけ早めた状態とすることを特徴とする基準周波数発生装置。
【請求項６】
請求項４又は５に記載の基準周波数発生装置を少なくとも２台備えることを特徴とする基準周波数発生システム。
【請求項７】
請求項６に記載の基準周波数発生システムであって、
一側の基準周波数発生装置の前記信号出力部と、他側の基準周波数発生装置の前記信号入力部とが、ユーザ側装置の遅延を含む第１伝送経路で接続され、
一側の基準周波数発生装置の前記戻し信号入力部と、他側の基準周波数発生装置の前記戻し信号出力部とが、ユーザ側装置の遅延を含む第２伝送経路で接続され、
前記第１伝送経路の伝送遅延と前記第２伝送経路の伝送遅延が一致していることを特徴とする基準周波数発生システム。
【請求項１】
現用側として動作可能な第１基準周波数発生装置と、
予備側として動作可能な第２基準周波数発生装置と、
を接続した基準周波数発生システムにおいて、
前記第２基準周波数発生装置が予備側として動作するときは、前記第１基準周波数発生装置の同期回路が出力する同期回路出力信号に前記第２基準周波数発生装置の同期回路がロックし、当該第２基準周波数発生装置が出力する基準周波数信号の位相が、前記第１基準周波数発生装置と前記第２基準周波数発生装置との接続線に起因する伝送遅延を補正するように調整されることを特徴とする基準周波数発生システム。
【請求項２】
冗長化されたシステムにおける現用側として使用することが可能な基準周波数発生装置において、
所定の周波数の信号を出力可能な同期回路と、
前記同期回路が出力した信号である同期回路出力信号をユーザ側装置へ出力可能な信号出力部と、
相手側の基準周波数発生装置からの戻し信号を前記ユーザ側装置を経て入力するための戻し信号入力部と、
前記同期回路出力信号に対する前記戻し信号の遅延量である信号遅延量に基づく補正用信号を相手側の基準周波数発生装置に出力するための補正用信号出力部と、
を備えることを特徴とする基準周波数発生装置。
【請求項３】
冗長化されたシステムにおける予備側として使用することが可能な基準周波数発生装置において、
所定の周波数の信号を出力可能な同期回路と、
現用側の基準周波数発生装置の同期回路が出力する信号を、ユーザ側装置を経て相手側同期回路出力信号として入力するための信号入力部と、
通常は、自機の前記同期回路を前記相手側同期回路出力信号にロックさせ、自機が現用側に切り替わったときは、自機の前記同期回路を自機のリファレンス信号にロックさせる切替部と、
前記信号入力部から入力された前記相手側同期回路出力信号をユーザ側装置へ出力するための戻し信号出力部と、
現用側の基準周波数発生装置が出力する補正用信号が入力される補正用信号入力部と、
前記補正用信号入力部から入力される前記補正用信号に基づいて、自機の前記同期回路の出力信号の位相を調整する位相調整部と、
を備えることを特徴とする基準周波数発生装置。
【請求項４】
冗長化されたシステムにおける少なくとも現用側又は予備側の何れかとして動作可能な基準周波数発生装置において、
所定の周波数の信号を出力可能な同期回路と、
前記同期回路が出力した信号である同期回路出力信号をユーザ側装置に出力する信号出力部と、
相手側の基準周波数発生装置の同期回路出力信号が前記ユーザ側装置を経て相手側同期回路出力信号として入力される信号入力部と、
自機が現用側として動作するときは、前記同期回路をリファレンス信号にロックさせ、自機が予備側として動作するときは、前記同期回路を前記相手側同期回路出力信号にロックさせる切替部と、
前記信号入力部から入力された前記相手側同期回路出力信号を前記ユーザ側装置に出力するための戻し信号出力部と、
自機が現用側として動作するときに、相手側の基準周波数発生装置の前記戻し信号出力部からの信号が前記ユーザ側装置を経て戻し信号として入力される戻し信号入力部と、
自機が現用側として動作するときに、前記同期回路出力信号に対する前記戻し信号の遅延量である信号遅延量に基づく補正用信号を相手側の基準周波数発生装置に出力するための補正用信号出力部と、
自機が予備側として動作するときに、前記補正用信号が入力される補正用信号入力部と、
自機が予備側として動作するときに、前記補正用信号入力部から入力される前記補正用信号に基づいて、自機の前記同期回路の出力信号の位相を調整する位相調整部と、
を備えることを特徴とする基準周波数発生装置。
【請求項５】
請求項４に記載の基準周波数発生装置であって、
自機が予備側として動作するときに、前記位相調整部は、前記同期回路の出力信号の位相を、前記信号遅延量の半分に相当する時間だけ早めた状態とすることを特徴とする基準周波数発生装置。
【請求項６】
請求項４又は５に記載の基準周波数発生装置を少なくとも２台備えることを特徴とする基準周波数発生システム。
【請求項７】
請求項６に記載の基準周波数発生システムであって、
一側の基準周波数発生装置の前記信号出力部と、他側の基準周波数発生装置の前記信号入力部とが、ユーザ側装置の遅延を含む第１伝送経路で接続され、
一側の基準周波数発生装置の前記戻し信号入力部と、他側の基準周波数発生装置の前記戻し信号出力部とが、ユーザ側装置の遅延を含む第２伝送経路で接続され、
前記第１伝送経路の伝送遅延と前記第２伝送経路の伝送遅延が一致していることを特徴とする基準周波数発生システム。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１０−２０６３５４（Ｐ２０１０−２０６３５４Ａ）
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願番号】特願２００９−４７７３７（Ｐ２００９−４７７３７）
【出願日】平成２１年３月２日（２００９．３．２）
【出願人】（０００１６６２４７）古野電気株式会社 (441)
【Ｆターム（参考）】
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願日】平成２１年３月２日（２００９．３．２）
【出願人】（０００１６６２４７）古野電気株式会社 (441)
【Ｆターム（参考）】
[ Back to top ]