【課題】誤動作を確実に防止する。
【解決手段】クロック信号が供給されて動作する演算回路と、第１クロック信号を生成する発振回路と、基準クロックに基づいて第２クロック信号を生成するＰＬＬ回路と、第２クロック信号の異常を検出する異常検出回路と、第１クロック信号と第２クロック信号のいずれかを選択して演算回路に供給する選択回路であって、電源起動時には第１クロック信号を選択し、異常検出回路で異常が検出されない場合には、ファームウェアの設定に応じて第１クロック信号から第２クロック信号に切り換え、異常検出回路で異常が検出された場合には、ファームウェアの設定に関わらずに、第１クロック信号から第２クロック信号への切り換えを行わない選択回路と、異常検出回路で異常が検出された場合に、第１クロック信号から第２クロック信号への切り換えが行われなかったことを演算回路に知らせるステータスレジスタと、を備える。 （もっと読む）

【課題】半導体集積回路装置の内部回路に供給されるクロック信号の周波数が、正常時よりも高くなった場合の上記内部回路の暴走を回避する。
【解決手段】半導体集積回路装置（１）において、内部回路（１７）と、水晶振動子を用いた発振動作によりクロック信号を形成する水晶発振回路（１１）と、上記内部回路が正常に動作可能な周波数のクロック信号を形成する内蔵発振器（１４）とを設ける。また上記水晶発振回路で形成されたクロック信号の周波数が、上記内部回路の正常動作の周波数範囲よりも上昇したことを検出可能な異常高速発振検出回路（１３）を設ける。さらに上記異常高速発振検出回路での検出結果に基づいて、上記水晶発振回路で形成されたクロック信号に代えて、上記内蔵発振器で形成されたクロック信号を上記内部回路に供給するための制御回路（１６）を設けることで、内部回路の暴走を回避する。 （もっと読む）

【課題】ＤＬＬ回路がロックしないという現象の発生を防止する。
【解決手段】カウンタ回路２０２と、カウンタ回路２０２のカウント値ＣＮＴに応じた遅延量を内部クロック信号ＬＣＬＫに与えるディレイライン２０１とを有する。まず、カウンタ回路２０２は第１のカウント値にセットされ、判定信号ＰＤに基づいてそのカウント値ＣＮＴが周期的に更新される。その結果、内部クロック信号ＬＣＬＫの位相が所望の位相に到達しなかった場合、カウンタ回路２０２は、第１のカウント値とは異なる第２のカウント値にセットされ、ＤＬＬ回路２００がリスタートされる。これにより、ＤＬＬ回路がロックしなかった場合であっても自動的にリスタートされることから、ＤＬＬ回路がロックしないという現象が防止される。 （もっと読む）

【課題】対象装置からの信号に基づいて当該対象装置と同期をとる構成において、非同期状態から同期状態へ早期に復帰することが可能な無線通信装置を提供する。
【解決手段】無線通信装置２０１は、対象装置から受信した受信データに基づいて生成された再生タイミング信号に基づいて第１の制御電圧を生成し、電圧制御発振器２５に第１の制御電圧を供給することにより、再生タイミング信号の周波数成分のうち、所定の周波数以上の成分が減衰された周波数成分を有し、かつ再生タイミング信号に同期する基準タイミング信号を生成するためのジッタ抑圧部１２と、タイミング信号生成部２２によって生成される再生タイミング信号の異常を検知し、異常を検知した場合には、第１の制御電圧の代わりに、第１の所定範囲内の電圧である第２の制御電圧を電圧制御発振器２５に供給するための発振器制御部１３とを備える。 （もっと読む）

【課題】別途、基準クロックなどを用意することなく、複数のクロック信号間の位相差が一定であるか否かを検証することができる位相差検証回路を得ることを目的とする。
【解決手段】ＡＮＤ回路１１−０〜１１−７からパルス信号＃０〜＃７が出力されている期間中、電荷を蓄積するキャパシタチャージ回路１３−０〜１３−７を設け、比較回路１４が、キャパシタチャージ回路１３−０〜１３−７により蓄積された電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７を比較し、その電圧信号Ｖｏｕｔ＃０〜＃７が一致していれば、クロック信号＃０〜＃７間の位相差が一定であることを認定する。 （もっと読む）

【課題】発振器のウォームアップの完了を容易に判定できるようにする。
【解決手段】クロック供給装置１は、通信装置内の処理に用いられるクロック信号を供給する。発振器１ａは、クロック信号を生成する。測定部１ｂは、通信装置に接続された伝送路から抽出されたリファレンスクロック信号を取得し、クロック信号とリファレンスクロック信号との周波数ずれを測定する。判定部１ｃは、周波数ずれの測定結果と電力供給の状況とに基づいて、発振器１ａのウォームアップが完了したか否か判定する。 （もっと読む）

【課題】制御電圧に対する周波数の変化量を自由に調整できる電圧制御発振回路及びＰＬＬ回路を提供する。
【解決手段】制御電圧に応じて容量成分が制御される可変容量素子Ｃｖ１、Ｃｖ２と、可変容量素子に直列に接続された直列容量素子Ｃｓ１、Ｃｓ２と、可変容量素子と直列容量素子とから構成される直列回路に並列に接続された並列容量素子Ｃｐ１，Ｃｐ２と、可変容量素子と直列容量素子とから構成される直列回路に並列に接続され、誘導成分を構成する誘導素子Ｌとを有する電圧制御発振回路１００において、直列容量素子及び並列容量素子は、各々その容量成分を切り換え可能な構成されており、直列容量素子の容量成分及び並列容量素子の容量成分を切り換えることにより、制御電圧に対する発振周波数の変化量が調整されている。 （もっと読む）

【課題】シリアルインタフェース回路におけるＣＤＲ回路の位相追従機能を、ループバックテストによって検査する。
【解決手段】本発明による半導体装置において、ＰＬＬ回路２は、周波数変調された参照クロック１に基づいて、受信用クロック２１及び送信用クロック２２を生成する。シリアライザ３は、送信用クロック２２に応じたタイミングでパラレルデータ３３をシリアル化して出力する。ＣＤＲ回路８は、受信用クロック２１に基づいて、受信データ２０に対するクロックデータリカバリを実行し、再生データ２４を生成する。デシリアライザ１４は、再生データ２４をパラレル化する。ループバック回線１９は、シリアライザ７から出力されたシリアルデータ１８を、受信データ２０としてＣＤＲ回路８に入力する。 （もっと読む）

【課題】長時間にわたって基準周波数周波数の周波数安定度を維持可能で、かつ安価な基準周波数発生装置を提供する。
【解決手段】基準周波数発生装置１は、ルビジウム発振器１１と、ルビジウム発振器１１より周波数安定度が低い水晶発振器２１と、判定部４２と、切替スイッチ５１ａ〜５１ｆと、を備える。判定部４２は、ルビジウム発振器１１が正常な出力信号を出力している正常状態か、正常な出力信号を出力していない故障状態か、を判定する。切替スイッチ５１ｃ，５１ｄは、ルビジウム発振器１１が正常状態であると判定部４２が判定しているときは、第１ＰＬＬ回路を構成するように設定を行い、ルビジウム発振器１１が故障状態であると判定部４２が判定しているときは、第２ＰＬＬ回路を構成するように設定を行う。 （もっと読む）

【課題】シングル・イベント・アップセット（ＳＥＵｓ）により影響されにくいチャージポンプ回路を提供する。
【解決手段】第１のチャージポンプ出力を備えた第１のチャージポンプ３０と、第２のチャージポンプ出力を備えた第２のチャージポンプ３２と、前記第１のチャージポンプ出力及び前記第２のチャージポンプ出力を入力するように受け取り、第１の一致信号を出力するように生成する第１の一致検出器３４と、第１の一致信号に基づいて、前記第１のチャージポンプ出力、または、前記第２のチャージポンプ出力のいずれかを選択するためのアナログ２：１マルチプレクサ３６とを有する。 （もっと読む）

【課題】ノイズの影響でディレイラインが逆方向に調整されたり、ジッタ成分の影響でループに入ることのないＤＬＬ回路を提供する。
【解決手段】外部クロック信号ＣＬＫの位相に基づいて位相判定信号ＰＤ０を生成する位相判定回路１４０と、位相判定信号ＰＤ１に基づいて、サンプリング周期ごとにカウント値が更新されるカウンタ回路１３０と、カウント値に基づいて外部クロック信号ＣＬＫを遅延させることにより、内部クロック信号ＬＣＬＫを生成するディレイライン１１０と、位相判定信号ＰＤ０が所定の論理レベルを示したことに応答して、同じサンプリング周期内におけるその後の位相判定信号ＰＤ０の変化を無効化した位相判定信号ＰＤ１を生成する無効化回路２００とを備える。これにより、短い周期で位相判定信号に影響を与える成分を排除することが可能となる。 （もっと読む）

【課題】 簡単な構成で、暴走状態に陥る前により確実に異常を検知し、半導体装置の誤動作をより効果的に防止できる位相同期回路を提供する。
【解決手段】 発振制御回路１１、電圧制御発振回路１２、帰還回路１３を備え、発振制御回路１１の出力電圧、発振制御に係る発振制御回路１１及び電圧制御発振回路１２のアナログ内部電圧の内、少なくとも何れか１つの電圧を異常検出用電圧Ｖｄｉ（ｉ＝１〜ｎ）とし、異常検出用電圧Ｖｄｉがロック可能範囲の上限値より高く設定された第１判定電圧Ｖｒｉ１より高い場合または下限値より低く設定された第２判定電圧Ｖｒｉ２より低い場合に異常状態であると判定する異常判定回路１５ｉが、異常検出用電圧Ｖｄｉ夫々について各別に設けられ、異常判定回路１５ｉ夫々における異常状態の検出結果を用いて暴走前状態であるか否かを判定し、暴走前状態であると判定した場合に、初期化動作を行う異常復帰回路１６を備える。 （もっと読む）

【課題】ロングタームジッタを正確に評価し、回路の誤動作を未然に防ぐ。
【解決手段】第１オシレータ１０は、基準クロックＣＫｒｅｆを生成する。ＰＬＬ回路１４は、第１オシレータ１０からの基準クロックＣＫｒｅｆにもとづいて出力クロックＣＫｏｕｔを生成する。異常発振監視部２０は、基準クロックＣＫｒｅｆを分岐して受け、基準クロックＣＫｒｅｆの周期の整数倍の所定時間経過後にアサートされる基準タイミング信号Ｓ１を生成する。異常発振監視部２０は、出力クロックＣＫｏｕｔのエッジのタイミングが基準タイミング信号Ｓ１のエッジに応じて規定される所定の範囲から逸脱するとき、異常検出信号Ｓ２をアサートする。 （もっと読む）

【課題】本発明は、誤同期状態から正常な同期状態へ復帰することが可能なクロックデータ修復回路を提供することを目的とする。
【解決手段】本発明の１つの実施形態は、位相検出部２と、クロック信号生成部と、出力部と、追い越し検知部８とを備えるクロックデータ修復回路である。位相検出部２は、入力データから位相情報を取得し、クロック信号生成部は、位相情報に基づき、複数のクロック信号を生成し、出力部は、入力データと、クロック信号生成部で生成した複数のクロック信号のうち選択したクロック信号とを出力する。追い越し検知部８は、選択したクロック信号が入力データを位相的に追い越しているか否かを検知し、当該検知に基づき選択したクロック信号をクロック信号生成部で生成した他のクロック信号に切り替えるように制御する。 （もっと読む）

【課題】 構成を簡易にしたタイミングリカバリー回路を提供する。
【解決手段】 クロック入力信号に対するデータ入力信号の位相差を検出して位相差信号を出力すると共に異常時に異常信号を出力する位相比較器１００と、ＶＣＸＯ１０９の制御電圧の中間値若しくはその付近の値の電圧が定電圧として供給され、平滑化された位相差信号と定電圧とを比較し、両信号の差分によりクロック入力信号に対するデータ入力信号の位相が進んでいる場合は位相を遅らせる制御電圧を、位相が遅れている場合は位相を進める制御電圧をＶＣＸＯ１０９に出力するオペアンプ１０５と、オペアンプ１０５の位相差信号が入力される端子とＶＣＸＯ１０９の入力端子との接続を制御し、異常信号によって接続をオンにするスイッチとを有するタイミングリカバリー回路である。 （もっと読む）

【課題】 各チャネル用のフェーズ・ロック・ループを有するマルチチャネル・データ検出システムの位相エラー組み合わせ論理を提供することにある。
【解決手段】 この位相エラー組み合わせ論理は、各チャネルに関する位相エラー情報を受信することと、受信位相エラー情報を結合し、結合された位相エラーを生成するように構成された組み合わせ論理と、結合された位相エラーを少なくとも１つのチャネル・フェーズ・ロック・ループに適用するように構成された位相エラー出力とを含む。さらに、エラー信号組み合わせ論理は、各チャネルに関するフェーズ・ロック・ループに関連する信号のエラー情報を受信することと、受信エラー信号情報を結合し、結合されたエラー信号を生成し、たとえば、信頼性情報により、各チャネルからの受信エラー信号情報に重みを付けるように構成された組み合わせ論理とを含む。エラー補償出力は、結合され重みが付けられたエラー信号を少なくとも１つのチャネル・フェーズ・ロック・ループに適用するように構成される。 （もっと読む）

【課題】スイープ電圧発生のための回路規模を小型化し、且つ非ロック時における周波数引き込み動作を自動的に行なうことが可能なルビジウム原子発振器を提供する。
【解決手段】このルビジウム原子発振器１００は、ＯＭＵ１と、増幅器２と、出力信号をデジタル信号に変換するＡ／Ｄ変換器３と、ロック状態又は非ロック状態を判定する状態判定部１１と、位相変調信号ｆｍの周波数成分を選択的に出力するＢＰＦ１３と、スイープ電圧データを生成するスイープ電圧データ生成手段１２と、タイマ１５と、第１のＢＰＦ１３の出力信号又はスイープ電圧データ生成手段１２の出力信号を選択するＳＷ−Ａ１４と、アナログ信号に変換するＤ／Ａ変換器５と、位相検波して周波数制御信号を生成する位相検波器６と、周波数制御信号を積分処理する積分回路７と、周波数制御信号に従い出力周波数が制御されるＶＣＸＯ８と、を備えて構成されている。 （もっと読む）

【課題】電圧制御発振回路が分周回路の設計値を越えた周波数で発振した場合にも、暴走状態を防止して動作安定を実現するＰＬＬ回路を提供する。
【解決手段】第１の複数電源電圧発生回路８は、２つの異なる電圧レベルＢ，Ｃを電圧選択回路９に出力し、電圧選択回路９は分周回路５の電源線へいずれかの電圧を出力する。電圧レベルＢは、電圧制御発振回路４が暴走を始め、分周回路５が動作不可能となった場合に、分周回路５を動作可能状態にするレベルに設定してある。ループフィルタ３の出力が電圧制御発振回路４を暴走状態にして、分周回路５の動作可能範囲を越える場合、電圧比較回路６はＨＩＧＨ信号を出力し、電圧選択回路９が分周回路の電源電圧を電圧レベルＣから電圧レベルＢへ切り替え、分周回路５の出力クロックが生成されるようになる。 （もっと読む）

【課題】PLL回路内部で、デッドロック状態を復旧させることがができるようにする。
【解決手段】セレクタ６３は、位相検出回路６１からの位相誤差(PExGain)および最長反転間隔検出回路６２からのTMAX固定値のどちらか一方を選択し、制御情報として、セレクタ６５に出力する。セレクタ６５は、デッドロック検出回路６６からのデッドロック検出フラグに基づいて、セレクタ６３からの制御情報およびPE微分成分計算回路６４からの位相誤差の微分成分のどちらか一方を選択し、セレクタ後制御情報として、セレクタ６７に出力する。本発明は、記録媒体より読み出される再生信号に対して信号処理を行う信号処理装置を含む再生システムに適用できる。 （もっと読む）

【課題】ＤＬＬ回路のリセット時に、より安定して動作させる。
【解決手段】電圧比較回路２１は、電源電圧ＶＡＡが参照電圧ＲＥＦ以下であれば第１のレベルとなり、電源電圧ＶＡＡが参照電圧ＲＥＦを超えれば第２のレベルとなる比較結果信号を保持回路２２に出力する。保持回路２２は、比較結果信号が第１のレベルを示す場合には、入力されたリセット信号ＲＳＴをそのままＤＬＬ回路２３に出力し、比較結果信号が第２のレベルを示す場合には、比較結果信号が第１のレベルを示すまでリセット信号ＲＳＴを保持してＤＬＬ回路２３に出力する。 （もっと読む）