【課題】 ＶＣＯ出力の位相雑音特性、スプリアス特性の劣化を防止できるＰＬＬ発振回路を提供する。
【解決手段】 デジタル制御のＰＬＬ発振回路において、ＶＣＯ１と、分周器２と、基準発振回路３と、Ａ／Ｄ変換器４と、位相比較器５と、デジタルフィルタ６と、Ｄ／Ａ変換器７と、アナログフィルタ８とを備え、基準発振回路３から供給される基準信号を狭帯域の水晶フィルタ（ＭＣＦ）１１を通過させてＡ／Ｄ変換器４に出力し、基準信号に含まれるノイズ、ジッタ、不要波を除去して、結果としてＶＣＯ出力の位相雑音特性、スプリアス特性の劣化を防止できるＰＬＬ発振回路である。 （もっと読む）

【課題】小型化および低消費電力化が可能な信号受信装置を提供する。
【解決手段】本発明の信号受信装置は、Ｎ個の信号受信ブロック（Ｎは２以上の整数）を備え、Ｎ組のシリアル信号とサイクル数がそれぞれ等しいＮ個のクロックとを受信する。第１の信号受信ブロックは、第１のクロックと第１の内部クロックとの位相差を表す位相差信号を生成する位相差検出回路と、位相差信号の値に応じて第１のクロックの位相を遅延させた第１の内部クロックを生成する第１の位相遅延回路と、第１の内部クロックに基づいて第１組のシリアル信号を変換するシリアル−パラレル変換回路とを有する。他の第ｎの信号受信ブロックは、第１の信号受信ブロックからの位相差信号の値に応じて第ｎのクロックの位相を遅延させた第ｎの内部クロックを生成する第ｎの位相遅延回路と、第ｎの内部クロックに基づいて第ｎ組のシリアル信号を変換するシリアル−パラレル変換回路とを有する。 （もっと読む）

【課題】フラクショナル−Ｎ ＰＬＬ回路のサイクルトゥサイクルジッターを低減すること。
【解決手段】フラクショナル−Ｎ ＰＬＬ回路は、位相周波数比較器ＰＦＤ、チャージポンプ回路Ｃｈ＿Ｐｍｐ、ループフィルタＬｐ＿Ｆｌｔ、電圧制御発振器ＶＣＯ、フラクショナル分周器ＤＩＶ、ΣΔ変調器ΣΔＭｏｄを含む。基準クロック信号ＲＣＬＫと出力帰還信号ＶＣＬＫとの位相差の検出動作に基づくループフィルタＬｐ＿Ｆｌｔの出力電圧ＶＣＮＴの電圧生成動作が時間差を有する複数の動作により実行されるように位相周波数比較器とチャージポンプ回路との一方が構成されている。 （もっと読む）

【課題】 ＰＬＬ回路の出力の張り付きを防止する。
【解決手段】 半導体装置１には、入出力回路部２、アナログ回路部３、デジタル回路部４、入力端子ＰＩＮ、制御端子ＰＣＴＬ、及び電源端子ＰＶｃｃが設けられている。アナログ回路部３には、第１の電源回路１１、第２のレベルシフト回路１６、位相周波数比較器１７、チャージポンプ回路１８、ループフィルタ１９、及び電圧制御発振器２０が設けられ、デジタル回路部４には、第２の電源回路１２、第１のレベルシフト回路１５、分周回路７、及び論理回路・メモリ部６が設けられている。アナログ系電源が供給され、デジタル系電源が供給されないとき、第１のレベルシフト回路１５がＯＮしないので、位相周波数比較器１７はリセットされず動作を開始しない。 （もっと読む）

【課題】ＰＬＬ回路において、位相差信号に対する放射イベントの影響を軽減する。
【解決手段】位相−周波数検出器１２からの位相差信号は、チャージ・ポンプ２４及び３０、抵抗性の比例ループ・フィルタ２６及び容量性の積分ループ・フィルタ３２、バイアス発生器２８及び３４を介して、加算器４０で加算され、ＶＣＯ１４，分周器１６を介して検出器１２にフィードバックされる。フィルタ２６は、影響のスケーリング及びクリップを行って影響を位相差信号から排除し、フィルタ３２は、容量性特性により影響を減衰させる。位相差信号が別個のフィルタ特性で処理されて結合されているので、突発的な影響によりＰＬＬ回路がロック状態から外れる可能性が低下する。 （もっと読む）

【課題】位相比較器のフリップフロップ間の誤差に起因するスプリアスを抑圧することができる位相同期ループ形周波数シンセサイザを得ることを目的とする。
【解決手段】位相比較器３３から出力された位相比較信号Ｄ_nu（ｔ）を第１の利得値α_nuで電圧増幅するとともに、その位相比較器３３から出力された位相比較信号Ｄ_nd（ｔ）を第１の利得値α_nuと異なる第２の利得値α_ndで電圧増幅し、電圧増幅後の位相比較信号Ｄ_nu（ｔ）と電圧増幅後の第２の位相比較信号Ｄ_nd（ｔ）との差分信号を出力する減算回路３３を設ける。 （もっと読む）

【課題】 既存の一つの固定周波数のＯＣＸＯと安価なＡＴ−ＣＵＴ水晶振動子によるＶＣＸＯとからなる、顧客の要求に応じたＰＬＬ回路を提供する。
【解決手段】 ＯＣＸＯ１からの基準周波数を第１，３の分周器２，９で分周し、ＶＣＸＯ８からの出力を第２，４の分周器３，１０で分周し、第１の分周器２と第２の分周器３からの出力を位相比較器４で位相比較し、位相比較結果をＬＰＦ５で平滑化し、第３の分周器９と第４の分周器１０からの出力を位相進み／遅れ検出器１１で位相の進み又は遅れを検出し、当該検出結果を積分器１２で積分して電圧を出力し、加算器６でＬＰＦ５からの出力と積分器１２からの出力を加算し、第１の分周器２と第２の分周器３の出力周波数は、最大公約数で求められる周波数より高い周波数とし、第３の分周器９の出力と第４の分周器１０の出力は、同じ周波数となるまで分周するＰＬＬ回路である。 （もっと読む）

位相同期ループに関するデュアルパスループ濾波器について記述される。チャージ電流を変更することは、付加的な雑音を発生し余計な電力を消費するかもしれない能動形回路を使用することなしに、濾波器が部分的に位相同期ＩＣ回路の中に集積されることを可能にする。低減された濾波器キャパシタンスは集積することが可能である。
（もっと読む）

【課題】時刻同期を用いた無線データ通信によって高速な検出回路なく高精度に周波数偏差を検出して補正することができる無線装置を得る。
【解決手段】クロック信号を動作元として時刻情報を発生する時計１０４と、時刻情報を通信相手と送受信することで同期時刻情報を出力する時刻同期手段１０５と、時刻情報と同期時刻情報との誤差値としての時刻補正幅の履歴情報を記憶するＲＡＭ１０７と、履歴情報に基づきクロック信号の周波数偏差を算出する微分回路１０８と、周波数偏差に基づいてクロック周波数を補正する発振周波数補正手段とを備え、発振周波数補正手段は、クロック信号の周期を周波数偏差算出手段からの周波数偏差で割った時間を１周期とする補正パターンを生成する補正パターン生成回路１０９と、補正パターンをＰＬＬ１０３のループフィルタの出力と合成した出力を電圧制御発振器に供給することでクロック周波数を補正する電圧合成回路とを有する。 （もっと読む）

【課題】無線機の内部温度が、調整をしたときの温度とは異なる温度であっても、送信信号の基準信号などの周波数が所定の変動範囲に収まっていることを保証することが可能となること。
【解決手段】無線機１の基準信号生成手段２８は、発振電圧が指定されると、その発振電圧に対応する周波数の基準信号を生成する。記憶手段５は、無線機１のアンテナ１１が所定の電波を受信している状態で所定のローカル信号が生成されるように調整された発振電圧を記憶する。指定手段４は、記憶手段５に記憶される発振電圧あるいはその発振電圧に所定の値を加減した電圧を、基準信号生成手段２８に指定する。送信信号生成手段２２は、アンテナ１１から電波として送信される送信信号として、指定手段４の指定により基準信号生成手段２２が生成する基準信号に基づいた搬送波成分を有するものを生成する。 （もっと読む）

【課題】ロジック回路により任意のクロック数を有するＰＬＬクロック信号を簡単に生成するＰＬＬ回路備えた半導体集積回路を提供する。
【解決手段】ＰＬＬ制御信号をフリップフロップ７に入力し、基準クロックの立ち上がりでラッチすることにより、基準クロックと同期したＰＬＬ制御信号１を生成する。さらに、このＰＬＬ制御信号１をフリップフロップ８に入力し、分周信号Ａの立下りでラッチすることにより、ＶＣＯ信号に同期した同期制御信号を生成する。この同期制御信号と、分周器６から出力される任意の分周信号Ｂと、ＶＣＯ信号とをＰＬＬクロック信号生成信号９に入力し、容易に、所望するクロック数のＰＬＬクロック信号を得ることができる。 （もっと読む）

【課題】アンロックを検出する位相差を制御し任意の感度でアンロックの検出を行う。
【解決手段】PLLのアンロック状態を検出するアンロック検出回路に、PLLへの基準信号、PLLからのフィードバック信号のデューティ比を調整する1対のデューティ調整回路111,112と、デューティ調整回路からデューティ調整後の基準信号、フィードバック信号をクロック信号として論理値を記憶する第1のフリップフロップ回路121,122と、第1のフリップフロップ回路の出力信号の論理積を取り記憶した論理値をリセットするAND回路123と、デューティ調整回路からデューティ調整後の基準信号、フィードバック信号を反転しクロック信号として第1のフリップフロップ回路の出力信号をサンプリングし論理値として記憶する第2のフリップフロップ回路124,125と、第2のフリップフロップ回路の出力信号の論理和をとりアンロック信号として出力するOR回路126とを備える。 （もっと読む）

【課題】基準クロックに異常が発生しても、この異常に対処し得る位相同期ループ回路を提供する。
【解決手段】カウンタ１１１にて外部クロック信号から内部クロック信号に同期した矩形波信号を生成するとともに、カウンタ１１２−２にて内部クロック信号から外部クロック信号の異常を検出するために必要なウインドウ信号を生成し、異常判定制御部１１４−２にて矩形波信号の立ち上がりがウインドウ信号のハイレベル期間内に入っているか否かを判定し、入っていない場合に、矩形波信号の立ち上がりがウインドウ信号のハイレベル期間内に入るようにカウンタ１１１を制御すると共に、スイッチ１３のオン／オフを制御して、電圧制御水晶発振器１２への制御電圧の供給を制御するようにしている。 （もっと読む）

【課題】通信用半導体集積回路で、発振用の電界効果トランジスタ（ＦＥＴ）のしきい値電圧Ｖｔｈのバラツキによる送信用電圧制御発振器ＴＸＶＣＯの発振振幅値のバラツキを補償すること。
【解決手段】位相変調ループ制御回路ＰＭ＿ＬＰは、しきい値電圧発生回路Ｖｔｈ＿Ｇｅｎと、送信用電圧制御発振器ＴＸＶＣＯの出力と送信用ＲＦ電力増幅器ＲＦ＿ＰＡの入力との間の可変利得増幅器ＢＦとを含む。しきい値電圧発生回路Ｖｔｈ＿Ｇｅｎは、ＴＸＶＣＯの発振用ＦＥＴＱＮ１、ＱＮ２：ＱＰ１、ＱＰ２のＶｔｈと等しいＶｔｈのＦＥＴＱｎ１７、Ｑｐ１７を含む。送信用電圧制御発振器ＴＸＶＣＯの発振電圧振幅値のバラツキをＲＦ＿ＰＡの入力で補償するように、可変利得増幅器ＢＦの可変増幅利得がＶｔｈ＿Ｇｅｎからの出力Ｖ１に応答して設定される。 （もっと読む）

【課題】本発明は、ＰＬＬ回路及び半導体装置に関し、電源電圧が比較的低くても、半導体集積回路の微細化を難しくすることなく消費電力の増大を防止することを目的とする。
【解決手段】入力信号とフィードバック信号とが入力される位相比較器と、位相比較器の出力で制御されるチャージポンプと、チャージポンプの出力が入力されるローパスフィルタ部と、ローパスフィルタ部の出力により制御される電流制御発振器と、電流制御発振器の出力を分周してフィードバック信号を出力する分周器とを備え、ローパスフィルタ部は、チャージポンプの出力と基準電圧が入力される増幅器と、コンデンサ及び抵抗からなりチャージポンプの出力と増幅器の出力が入力される回路部分を含むように構成する。 （もっと読む）

【課題】スプリアス信号がシンセサイザ回路の基準周波数信号に含まれると、発振出力信号のＳ／Ｎが著しく低下し、受信機の復調音声中に可聴音として出力される不具合が生じる。発明は、希望信号周波数近傍のスプリアスであっても、これを除去し得る機能を備えたＰＬＬ周波数シンセサイザ回路を提供することを目的とする。
【解決手段】電圧制御発振器、位相比較器、低域フィルタ、可変分周手段、を備えたＰＬＬ周波数シンセサイザ回路において、基準周波数信号に含まれる不要交流信号成分と振幅が同一で位相が逆相のレプリカ信号を生成し、該レプリカ信号によって前記不要交流信号成分を相殺除去するように構成する。 （もっと読む）

【課題】本発明は、パワーダウンモードの間、周期的にロッキング動作を実行する機能を有するDLL及びそのロッキング動作方法に関する。
【解決手段】DLLはグローバルクロック発生器、クロック遅延部、及びパワーダウン制御部を含む。パワーダウン制御部は、複数のグローバルクロック信号中の一部と、上記位相検出信号、及びパワーダウン信号に応答し、上記入力クロック信号を上記グローバルクロック発生器と上記クロック遅延部にそれぞれ出力する。パワーダウンモードの間、クロック遅延部は周期的に入力クロック信号を受信するごとにイネーブルされてロッキング動作を実行する。従って、パワーダウンモードの間、DLLの消費電力が減少することができ、クロック遅延部の周期的なロッキング動作により、パワーダウンモードの間、外部クロック信号と内部クロック信号の間の位相差が減少するため、パワーダウンモード以後にDLLが高速で動作することができる。 （もっと読む）

【課題】同期信号生成装置１０において、スプリアスを回避して、指示周波数の送信波を生成できない事態を抑制できるようにする。
【解決手段】基準発振器１１の発振信号は、分周器１２、逓倍器１３、ＤＤＳ１４を経てＰＬＬ装置１８へ送られる。ＰＬＬ装置１８では、出力端子１８５の送信波が分周器１８６を介して位相比較器１８２へ帰還されるとともに、位相比較器１８２は、Ｒカウンタ１８１を経て入力されるＤＤＳ１４からの信号と分周器１８６からの信号との位相差を検出する。ＰＬＬ装置１８は、位相比較器１８２が検出した位相差に基づき送信波を形成する。送信波が指示周波数となり、かつＤＤＳ１４における入力信号周波数と出力信号周波数との組合せがＤＤＳ１４の出力におけるスプリアスを所定レベル以下にするように、分周器１８６の分周比Ｎ、ＤＤＳ１４の出力周波数／入力周波数、分周器１２の分周比Ｍ_a及び逓倍器１３の逓倍数Ｍ_bが調整される。 （もっと読む）

【課題】クロックの周波数成分を広く拡散できるアナログ処理で変調信号を生成し、効率的な回路構成で変調信号についても周波数拡散させることで、スペクトラム成分をさらに分散できる、スペクトラムのピークの低減率が高いスペクトラム拡散クロック発生回路を提供する。
【解決手段】スペクトラム拡散クロック発生回路に、基準クロックと帰還クロックの位相を比較し位相差に応じた誤差信号を出力する位相比較手段と、前記誤差信号を平滑化するループフィルタと、平滑化された誤差信号を変調してスペクトラム拡散変調信号を生成する変調生成手段と、前記スペクトラム拡散変調信号に応じた周波数のクロックを生成するクロック生成手段とを備え、前記変調生成手段が、周波数が拡散された変調信号を生成するようにすることにより上記課題を解決する。 （もっと読む）

【課題】改良された遅延ロック・ループを提供する。
【解決手段】ＤＬＬは、位相検出信号と結合された制御モジュールを含む。制御モジュールは位相検出信号を用いてフィードバック選択信号及び出力選択信号を生成する。フィードバック選択信号及び出力選択信号はマルチプレクサに結合される。各マルチプレクサはマルチタップ遅延ライン（ＭＴＤＬ）に結合される。ＭＴＤＬは、２つのマルチプレクサによって選択可能な複数の遅延された信号を提供する。フィードバック選択信号に結合された第１マルチプレクサは、フィードバック・クロック信号を選択する。出力選択信号に結合された第２マルチプレクサは、ＤＬＬ出力信号を選択する。制御モジュールは、出力信号の遅延をプログラム又は設定するために使用できる遅延選択信号などのような、他の信号を受け取ることができる。更に、複数の出力信号をＤＬＬから得ることができる。 （もっと読む）