【課題】半導体集積回路装置の内部回路に供給されるクロック信号の周波数が、正常時よりも高くなった場合の上記内部回路の暴走を回避する。
【解決手段】半導体集積回路装置（１）において、内部回路（１７）と、水晶振動子を用いた発振動作によりクロック信号を形成する水晶発振回路（１１）と、上記内部回路が正常に動作可能な周波数のクロック信号を形成する内蔵発振器（１４）とを設ける。また上記水晶発振回路で形成されたクロック信号の周波数が、上記内部回路の正常動作の周波数範囲よりも上昇したことを検出可能な異常高速発振検出回路（１３）を設ける。さらに上記異常高速発振検出回路での検出結果に基づいて、上記水晶発振回路で形成されたクロック信号に代えて、上記内蔵発振器で形成されたクロック信号を上記内部回路に供給するための制御回路（１６）を設けることで、内部回路の暴走を回避する。 （もっと読む）

【課題】 外部基準信号の入力断からスイッチを切り替えて一定の電圧を発振器の制御電圧として出力するに際して、出力周波数の変動量を最小限に抑えることができる周波数シンセサイザを提供する。
【解決手段】 制御回路１１が、検波回路１０からの検波出力を入力し、外部基準入力信号「入」の場合には、ＳＷ３にＰＬＬ−ＩＣ１の出力をループフィルタ４に出力させる切替信号を出力し、外部基準入力信号が「断」となった場合には、ＳＷ３に可変電圧供給回路１２からの出力電圧にループフィルタ４に出力させる切替信号を出力し、更にループフィルタ４からの出力電圧を１／Ｎ分圧器１３で分圧した電圧を微調制御電圧とし、オフセット電圧供給回路１５からの電圧を粗調電圧として加算器１４で加算してＯＣＸＯ５の制御電圧として出力する周波数シンセサイザである。 （もっと読む）

【課題】 外部基準信号の入力断で高速にスイッチを切り替えて一定の電圧を発振器の制御電圧として出力でき、出力周波数の変動量を最小限に抑えることができる周波数シンセサイザを提供する。
【解決手段】 制御回路１１が、検波回路１０からの検波出力を入力し、外部基準入力信号「入」の場合には、ＳＷ３にＰＬＬ−ＩＣ１の出力をループフィルタ４に出力させる切替信号を出力し、外部基準入力信号「断」の場合には、ＳＷ３に可変抵抗２の出力をループフィルタ４に出力させる切替信号を出力し、スイッチ高速切替回路１２が、外部基準入力信号の「断」を検出して制御回路１１より高速にＳＷ３に可変抵抗２の出力をループフィルタ４に出力させる切替信号を出力する周波数シンセサイザである。 （もっと読む）

【課題】電源投入時や通常動作時でも、より確実にクロックの生成が停止した状態から回復することが可能となるクロック発生回路を提供する。
【解決手段】クロック発生回路１は、クロックとデータとが重畳されたエンベデッド信号から抽出クロックを抽出するクロック抽出回路１０と、前記エンベデッド信号と前記抽出クロックとに基づき前記抽出クロックの停止を検出し、前記クロック抽出回路を初期状態にリセットするリセット信号を出力する停止検出回路３０と、を備えるものである。 （もっと読む）

【課題】クロック信号の精度を向上させる。
【解決手段】パルス信号Ｓ２を決められた数だけカウントする毎にクロック信号Ｓ３を生成する際に、２回の１秒信号Ｓ１の出力時点間におけるパルス信号Ｓ２の第１カウント数とパルス信号Ｓ２の周波数との差分値である第１の誤差を決められた数から増減する補正処理を実行する処理部３１〜３３を備え、処理部は、１秒信号Ｓ１の出力時点から１秒間に生成すべき数のクロック信号Ｓ３を生成する毎に出力する１秒完了信号Ｓ６の出力時点までの間におけるパルス信号Ｓ２の第２カウント数が第１規定値以下のときに第２カウント数を第２の誤差として特定し、第２カウント数が第１規定値よりも大きくかつ周波数の値および第１の誤差を合計した値と第２カウント数との差分値の絶対値が第１規定値以下のときにその差分値を第３の誤差として特定し、補正処理において第１〜第３の誤差の合計値を決められた数から増減する。 （もっと読む）

【課題】 基準周波数断時におけるフリーランの出力周波数の精度を向上させるＰＬＬ回路を提供する。
【解決手段】 比例積分方式のＰＬＬ回路を用いて、積分器１４の後にＡ／Ｄ変換部１５とパタン生成部１６を付加した構成とし、Ａ／Ｄ変換部１５が、ロック時の積分器１４の出力電圧をデジタル信号として得て、ロック外れ時はロック時のデジタル信号を保持する機能を備え、ロック外れ時で基準周波数断時には、保持したデジタル信号に応じてパタン生成部１６がパタン生成し、セレクタ１３によって積分器１４に出力するものであり、基準周波数断時には、パタン生成の波形を積分器１４に代替入力するＰＬＬ回路である。 （もっと読む）

【課題】ホールドオーバー状態からＧＰＳロック状態に復帰する際の基地局の状態に応じて、内部パルスおよび内部周波数信号をＧＰＳ基準パルスに同期させた状態に復帰させることができる同期信号生成装置および同期信号生成方法を提供することである。
【解決手段】本発明に係る基地局３にパルスを提供する同期信号生成装置は、ＧＰＳ衛星から受信した信号からＧＰＳ基準パルスを生成するＧＰＳ受信器１１と、内部周波数信号を生成する発振器１５と、内部周波数信号を分周して内部パルスを生成する分周器１２と、ＧＰＳ基準パルスと内部パルスとを比較して前記内部パルスを前記ＧＰＳ基準パルスに同期させる同期部１４と、基地局３の状態に応じて、ホールドオーバー状態からＧＰＳロック状態に復帰するときの、同期部１４のループタイムを決定する制御部１３と、を備える。 （もっと読む）

【課題】入力クロックが停止しても出力クロックの周波数を保持するＰＬＬを用いて、ロジック回路を駆動する方法を提供する。
【解決手段】位相周波数比較回路をＰＦＤ主要部と基準クロック停止検出部２０２Ｂの二つのモジュールから構成する。基準クロック停止検出部２０２ＢはＰＦＤ主要部のＲＳ−ＦＦのデータ端子に基準データ信号ｐｆｄ＿ｉｎ＿ｅｎを出力する。この基準データ信号ｐｆｄ＿ｉｎ＿ｅｎは、基準クロック停止検出部２０２Ｂ内のフリップフロップ２０２Ｂ−１に由来して生成される。このフリップフロップ２０２Ｂ−１は位相比較動作の終了を表すオーバラップ信号ｏｖｅｒｌａｐをタイミングとし、基準クロックｒｅｆ＿ｃｌｋによってリセットされる。基準クロックｒｅｆ＿ｃｌｋが停止すると、基準データ信号ｐｆｄ＿ｉｎ＿ｅｎは「Ｌ」のままとなり、結果ＰＦＤ主要部の動作が停止する。 （もっと読む）

【課題】基準タイミング信号に自装置の内部タイミング信号を正確に同期させるタイミング同期装置を提供する。
【解決手段】所定の時間間隔を示す基準タイミング信号と基準タイミング信号に対応する基準時刻を示す基準時刻情報とを取得する取得部と、クロック周波数を有する内部クロック信号を生成するクロック生成部と、内部クロック信号に基づいて、所定の時間間隔を示す内部タイミング信号と内部タイミング信号に対応する時刻を示す内部時刻情報とを生成する時刻情報生成部と、基準タイミング信号と内部タイミング信号、及び、基準時刻情報と内部時刻情報を比較することにより、基準タイミング信号に対する内部タイミング信号の進み又は遅れを検出し、且つ、基準タイミング信号に対する内部タイミング信号の位相の進み量又は遅れ量を検出する検出部と、位相の進み量又は遅れ量に応じてクロック周波数を調整する調整部と、を備えるタイミング同期装置。 （もっと読む）

【課題】従来技術の位相同期回路では、入力クロックの切り替え時において、安定した出力クロックを生成することができないという問題があった。
【解決手段】本発明にかかる位相同期回路は、入力クロックを選択するセレクタ３と、入力クロックを分周する１／ｍ分周器４と、フィードバッククロックを分周する１／ｎ分周器５と、位相差検出器と、電圧保持回路３０を有する電圧制御発振器１０と、電圧保持回路３１を有する電圧制御発振器１１と、電圧制御発振器１０，１１のうちいずれかの出力を出力クロックとして出力するセレクタ１３と、電圧制御発振器１０，１１のうちいずれかの出力をフィードバッククロックとして出力するセレクタ１２と、備え、保持モードの電圧制御発振器が出力クロックｆｏｕｔを生成し、通常モードの電圧制御発振器がフィードバッククロックを生成している場合に、入力クロックの切り替えが行われる。 （もっと読む）

【課題】 ＧＰＳ信号の受信障害が発生しても、内蔵オシレータよりも高い周波数安定度の基準信号を発生することと、受信障害の発生前後で連続性の高い基準信号を出力することとを両立した基準信号発生装置を提供する。
【解決手段】 ＧＰＳ受信機にて取得したＧＰＳ受信時刻と、そのＧＰＳ受信時刻の直前或いはその直後に標準電波受信機にて取得した標準電波受信時刻との時刻差を、予め定められた時間間隔毎に算出し、算出した時刻差と日時とを関連づけた時刻差データベースを構築する。ＧＰＳ受信障害の発生を未検出のときＧＰＳ受信時刻に基づいて電圧制御発振器を制御して基準信号を発生し、ＧＰＳ受信障害の発生を検出中は、時刻差データベースから取得した現在の日時に対応する時刻差に基づいて標準電波受信時刻を補正して電圧制御発振器を制御して基準信号を発生する。 （もっと読む）

【課題】クロック切り替えの時間を短縮すること。
【解決手段】本発明は、光ケーブルを介して入力された光信号から抽出したクロック信号と、自回路内部のクロック源からのクロック信号との切り替えを行うクロック切り替え回路に適用される。本発明のクロック切り替え回路は、光信号からクロック信号を抽出するクロック抽出部と、前記クロック抽出部にて抽出されたクロック信号を、互いに異なる分周数で分周する複数の分周器と、前記複数の分周器にそれぞれ対応して設けられ、対応する分周器にて分周されたクロック信号のクロック周波数が所定のクロック周波数と一致する場合に同期信号を出力する複数の同期検出部と、光ケーブル接続が切断された場合、同期信号を出力した同期検出部に対応する分周器にて分周されたクロック信号から、当該クロック信号と同じクロック周波数成分を持ったクロック源からのクロック信号への切り替えを行うスイッチと、を有する。 （もっと読む）

【課題】長時間にわたって基準周波数周波数の周波数安定度を維持可能で、かつ安価な基準周波数発生装置を提供する。
【解決手段】基準周波数発生装置１は、ルビジウム発振器１１と、ルビジウム発振器１１より周波数安定度が低い水晶発振器２１と、判定部４２と、切替スイッチ５１ａ〜５１ｆと、を備える。判定部４２は、ルビジウム発振器１１が正常な出力信号を出力している正常状態か、正常な出力信号を出力していない故障状態か、を判定する。切替スイッチ５１ｃ，５１ｄは、ルビジウム発振器１１が正常状態であると判定部４２が判定しているときは、第１ＰＬＬ回路を構成するように設定を行い、ルビジウム発振器１１が故障状態であると判定部４２が判定しているときは、第２ＰＬＬ回路を構成するように設定を行う。 （もっと読む）

【課題】ホールドオーバ状態からＧＰＳ通信衛星の電波を捕捉できる状態に復帰した場合、もしくはＧＰＳ通信衛星の電波を捕捉している状態からホールドオーバ状態に移行した場合、高精度の同期を迅速に行う同期信号生成装置、同期信号生成方法を提供することを課題としている。
【解決手段】同期信号生成装置１は、同期信号抽出部１１と、制御部１２と、同期部１３と、ＤＡＣ部（デジタル信号−アナログ信号変換部）１４と、発振部１５とを備えている。また、同期信号生成装置１には、ＧＰＳ通信衛星アンテナ３と、基地局５とが接続されている。 （もっと読む）

【課題】同期源からの信号を捕捉できない状態になっても、可能な限り同期を維持することができる同期装置および同期方法を提供する。
【解決手段】選択部２０は、内蔵ＧＰＳユニット２からの第１の基準信号およびＧＰＳユニット３からの第２の基準信号のいずれかを選択する。ＰＬＬ回路６は、選択部２０で選択された基準信号に同期した同期信号を生成して内部の回路へ供給する。、内蔵ＧＰＳユニット２のホールドオーバー時間は、ＧＰＳユニット３のホールドオーバー時間よりも短い。選択部２０は、ＧＰＳユニット３がホールドオーバー可能な状態となった後は、ＧＰＳユニット３を選択する。 （もっと読む）

【課題】基準クロックに位相同期したクロックを出力するクロック位相同期回路に関し、長期間安定化及び入力擾乱影響を緩和する。
【解決手段】リファレンス入力ａ位相に同期した電圧制御発振器１の出力信号ｄを得る為のクロック位相同期回路であって、リファレンス入力ａの周波数と電圧制御発振器１の出力信号ｄの周波数とを一致させて位相比較器３により所定のタイミング毎に位相比較した位相差検出信号ｂを入力し、それを所定期間順次記憶するメモリ等の記憶手段と、所定期間毎の位相差検出信号の差を位相変動量として求め、位相変動量が許容範囲内の場合は、その位相変動量に対応した電圧制御発振器１の制御電圧に変換し、許容範囲内でない場合は、前回の位相変動量に対応した制御電圧又は自走状態となる制御電圧として、電圧制御発振器１に制御電圧ｃを入力する演算処理手段とを備えている。 （もっと読む）

【課題】安定したデータ送信ができる送信回路、集積回路装置及び電子機器等を提供すること。
【解決手段】送信回路１００は、電圧制御発振回路１９０を有し、搬送波の信号を生成するＰＬＬ回路１１０と、送信データＤＴＸに基づいて、電圧制御発振回路１９０の変調用制御電圧信号入力ノードＮＢに対して、変調用制御電圧信号ＶＭを出力する変調用制御電圧生成回路１２０と、電圧制御発振回路１９０の出力信号を増幅するパワーアンプ２１０とを含む。変調用制御電圧生成回路１２０は、送信データ出力期間の前の擬似信号出力期間に、擬似制御電圧信号を変調用制御電圧信号ＶＭとして出力する。 （もっと読む）

【課題】安定したデータ送信ができる無線回路、集積回路装置及び電子機器等を提供すること。
【解決手段】無線回路１００は、電圧制御発振回路を有するＰＬＬ回路１２０を有し送信信号を生成して出力する送信信号生成回路１１０と、送信信号を増幅するパワーアンプ１３０と、周波数測定回路１４０とを含む。ＰＬＬ回路１２０は、送信データ出力期間の前の期間ではクローズドループ動作に設定され、送信データ出力期間ではオープンループ動作に設定される。周波数測定回路１４０は、クローズドループ動作からオープンループ動作への切り換え時における送信信号の搬送波信号の周波数シフト量、及び送信データ出力期間における搬送波信号の周波数ドリフト量の少なくとも一方を測定する。 （もっと読む）

【課題】クロック生成回路において、カウンタ回路のスタックやロック動作の遅延を防止する。
【解決手段】位相判定信号ＰＤ０を生成する位相判定回路１２０と、位相判定信号ＰＤ０をサンプリングしこれに基づいて位相判定信号ＰＤ２を生成するサンプリング回路１３０と、位相判定信号ＰＤ２に基づいて内部クロック信号ＬＣＬＫを生成するクロック生成部１１０とを備える。サンプリング回路１３０は、サンプリング周期内に位相判定信号ＰＤ０の論理レベルが変化した場合に位相判定信号ＰＤ２を固定する連続判定回路１３２と、位相判定信号ＰＤ１がハイレベルを示すまで位相判定信号ＰＤ２をハイレベルに固定する初期動作回路１３３と、位相判定信号ＰＤ１がハイレベルを示した後、連続判定回路１３２の動作を無効化する無効化回路１３４とを備える。 （もっと読む）

【課題】基準周波数信号がＰＬＬ回路に入力されなくなった場合に、チャージポンプ回路にループフィルタから電流が流れ続けることを防止する。
【解決手段】ＰＬＬ回路1は、入力された電圧に応じた周波数のVCO信号を出力するVCO20と、入力された電流に応じた電圧をVCO20に与えるループフィルタ18と、第一入力信号と第二入力信号との位相差に応じた幅の位相差パルスを出力する位相比較器14と、位相差パルスを受けて、ループフィルタ18への電流入力を行うチャージポンプ回路16と、REF信号（基準周波数信号）が入力されていない無入力状態において、チャージポンプ回路16への位相差パルスの入力を停止させる位相差パルス停止部30とを備える。なお、第一入力信号は、REF信号自身又はそれを分周した信号であり、第二入力信号は、VCO信号自身又はそれを分周した信号である。 （もっと読む）