送信回路、集積回路装置及び電子機器

【課題】安定したデータ送信ができる送信回路、集積回路装置及び電子機器等を提供すること。
【解決手段】送信回路１００は、電圧制御発振回路１９０を有し、搬送波の信号を生成するＰＬＬ回路１１０と、送信データＤＴＸに基づいて、電圧制御発振回路１９０の変調用制御電圧信号入力ノードＮＢに対して、変調用制御電圧信号ＶＭを出力する変調用制御電圧生成回路１２０と、電圧制御発振回路１９０の出力信号を増幅するパワーアンプ２１０とを含む。変調用制御電圧生成回路１２０は、送信データ出力期間の前の擬似信号出力期間に、擬似制御電圧信号を変調用制御電圧信号ＶＭとして出力する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信回路、集積回路装置及び電子機器等に関する。
【背景技術】
【０００２】
Bluetooth（登録商標）などに代表される近距離無線通信システムでは、通信を行う端末の一方又は双方が移動しながら行う場合があり、その際には端末に内蔵された電源（乾電池等）を使用するために、電力消費の少ない通信方式が必要になる。そのための通信方式として、回路構成が単純で低消費電力化が見込める周波数変調方式が採用されている。このような周波数変調を行う回路として、電圧制御発振回路を送信データに基づいて直接制御して変調を行う回路が知られている。しかしこの回路では、電圧制御発振回路を直接制御して変調を行うために、変調用可変容量が搬送周波数に様々な影響を与えることが問題となっている。
【０００３】
この課題に対して例えば特許文献１には、電圧制御発振回路の温度変化による周波数シフトを補正する手法が開示されている。
【０００４】
しかしながらこの手法では、送信データ出力期間の開始時に、変調用可変容量の初期状態が安定しないために、搬送周波数が所望の周波数からシフトするなどの課題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１２４８０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の幾つかの態様によれば、安定したデータ送信ができる送信回路、集積回路装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、電圧制御発振回路を有し、搬送波の信号を生成するＰＬＬ回路と、送信データに基づいて、前記電圧制御発振回路の変調用制御電圧信号入力ノードに対して、変調用制御電圧信号を出力する変調用制御電圧生成回路と、前記電圧制御発振回路の出力信号を増幅するパワーアンプとを含み、前記変調用制御電圧生成回路は、送信データ出力期間の前の擬似信号出力期間に、擬似制御電圧信号を前記変調用制御電圧信号として出力する送信回路に関係する。
【０００８】
本発明の一態様によれば、送信回路は、送信データ出力期間の前の擬似信号出力期間に、不定の制御電圧などによらずに、擬似制御電圧信号による周波数変調を行うことができる。
【０００９】
また本発明の一態様では、前記送信データを前記変調用制御電圧生成回路に供給する制御回路を含み、前記制御回路は、前記擬似信号出力期間に擬似データを出力し、前記変調用制御電圧生成回路は、前記擬似データに基づいて前記擬似制御電圧信号を出力してもよい。
【００１０】
このようにすれば、電圧制御発振回路は、擬似信号出力期間に、制御回路からの擬似データに基づく擬似制御電圧信号により周波数変調を行うことができる。
【００１１】
また本発明の一態様では、前記擬似信号出力期間に前記擬似データに基づき出力される前記擬似制御電圧信号は、前記送信データ出力期間の開始時の送信信号の周波数シフトを防止するための信号であってもよい。
【００１２】
このようにすれば、送信データ出力期間において所望の搬送周波数でデータが送信されるから、周波数シフトにより受信機がデータを復調することができなくなることなどを防止できる。
【００１３】
また本発明の一態様では、前記擬似データは、論理レベルを連続的にトグルしたデータであってもよい。
【００１４】
このようにすれば、擬似信号出力期間に、電圧値が高レベルと低レベルとの間を交互に遷移する変調用制御電圧信号により変調動作を行うことができる。その結果、擬似信号出力期間に、変調周波数の上側周波数と下側周波数との間を交互に遷移する周波数変調を行うことができる。
【００１５】
また本発明の一態様では、前記変調用制御電圧生成回路は、前記送信データをデジタル値からアナログ値に変換するＤ／Ａ変換器と、前記Ｄ／Ａ変換器の出力に対してフィルター処理を行うフィルター部とを含み、前記フィルター部のゲインは、前記擬似信号出力期間におけるゲインが前記送信データ出力期間におけるゲインよりも小さくなるように設定されてもよい。
【００１６】
このようにすれば、擬似信号出力期間では、電圧値が高レベルと低レベルとの間を交互に遷移し、且つ送信データ出力期間よりも小さい振幅を有する変調用制御電圧信号により変調動作をおこなうことができる。すなわち、擬似信号出力期間に、送信データ出力期間よりも小さい周波数偏差で、上側周波数と下側周波数との間を交互に遷移する周波数変調を行うことができる。その結果、送信信号の中心周波数を所望の搬送周波数に設定することができる。
【００１７】
また本発明の一態様では、前記変調用制御電圧生成回路は、前記送信データをデジタル値からアナログ値に変換するＤ／Ａ変換器を含み、前記Ｄ／Ａ変換器は、前記擬似信号出力期間において、前記送信データ出力期間には出力されない擬似信号出力用の中心電圧信号を出力し、前記変調用制御電圧生成回路は、前記擬似信号出力期間において、前記中心電圧信号を前記擬似制御電圧信号として出力してもよい。
【００１８】
このようにすれば、擬似信号出力期間において、変調用制御電圧信号の中心電圧を所望の搬送周波数に対応させることができる。その結果、送信データ出力期間の開始時の送信信号の周波数シフト等を防止することができる。
【００１９】
また本発明の一態様では、前記Ｄ／Ａ変換器は、電圧分割回路を含み、前記送信データ出力期間において、前記電圧分割回路の複数の送信データ用タップのいずれかから電圧信号が出力され、前記擬似信号出力期間において、前記電圧分割回路の中心電圧信号用タップから前記中心電圧信号が出力されてもよい。
【００２０】
このようにすれば、擬似信号出力期間において、Ｄ／Ａ変換器から擬似信号出力用の電圧信号を出力することができる。
【００２１】
また本発明の一様態では、前記変調用制御電圧生成回路は、前記送信データをデジタル値からアナログ値に変換するＤ／Ａ変換器を含み、前記Ｄ／Ａ変換器は、前記擬似信号出力期間において、前記送信データ出力期間に出力される複数の電圧信号のいずれかの電圧信号を出力し、前記変調用制御電圧生成回路は、前記擬似信号出力期間において、前記Ｄ／Ａ変換器からの前記電圧信号を前記擬似制御電圧信号として出力してもよい。
【００２２】
このようにすれば、中心電圧信号が出力された場合において送信時に周波数シフトが発生する場合でも、中心電圧と異なる疑似制御電圧を印加することができる。その結果、送信データの出力期間の開始時の送信信号の周波数シフトを防止することができる。
【００２３】
また本発明の一態様では、前記電圧分割回路は、複数のユニット抵抗素子を含むラダー抵抗回路であり、前記複数のユニット抵抗素子は、第１の電源ノードと第２の電源ノードの間に直列に設けられ、前記複数のユニット抵抗素子のうちの少なくとも中心電圧信号生成用のユニット抵抗素子は、前記Ｄ／Ａ変換器の入力データの１ＬＳＢに相当する電圧を生成する抵抗値の１／２の抵抗値を有してもよい。
【００２４】
このようにすれば、ラダー抵抗回路を同一サイズで同一構造のユニット抵抗素子のみで構成することができるから、プロセス工程上のばらつきの影響などを低減することができ、各抵抗素子の抵抗値の精度を高めることが可能になる。
【００２５】
また本発明の一態様では、前記ラダー抵抗回路は、前記第１の電源ノードと第１の抵抗分割ノードとの間に設けられる第１の抵抗回路と、前記第１の抵抗分割ノードと第ｎ（ｎは２以上の偶数）の抵抗分割ノードとの間に設けられる第２の抵抗回路と、前記第ｎの抵抗分割ノードと前記第２の電源ノードとの間に設けられる第３の抵抗回路とを含み、前記ラダー抵抗回路が配置される領域の外周領域には、前記第１の抵抗回路及び前記第３の抵抗回路を構成する複数のユニット抵抗素子が配置され、前記外周領域の内側領域には、前記第２の抵抗回路を構成する複数のユニット抵抗素子が配置されてもよい。
【００２６】
このようにすれば、抵抗値の要求精度が低い第１、第３の抵抗回路を外周領域に配置し、より要求精度が高い第２の抵抗回路を内側領域に配置することができる。こうすることで、外周領域に配置されるダミー抵抗素子を省略あるいは削減することができるから、ラダー抵抗回路のレイアウトに必要な面積を縮小することが可能になる。
【００２７】
また本発明の一態様では、前記ＰＬＬ回路は、前記擬似信号出力期間ではクローズループの動作に設定され、前記送信データ出力期間ではオープンループの動作に設定されてもよい。
【００２８】
このようにすれば、擬似信号出力期間において、ＰＬＬ回路のクローズループ動作により送信信号の周波数を所望の搬送周波数に設定し、送信データ出力期間において、設定された搬送周波数を中心周波数として、変調用制御電圧信号により周波数変調を行うことができる。
【００２９】
また本発明の一態様では、前記ＰＬＬ回路は、位相比較器と、ループフィルターと、前記位相比較器と前記ループフィルターとの間に設けられるスイッチ素子とを含み、前記スイッチ素子は、前記擬似信号出力期間ではオン状態であり、前記送信データ出力期間ではオフ状態であってもよい。
【００３０】
このようにすれば、擬似信号出力期間ではＰＬＬ回路はクローズループの動作を行い、送信データ出力期間ではオープンループの動作を行うことができる。
【００３１】
本発明の他の態様は、上記に記載の送信回路を含む集積回路装置及び電子機器に関係する。
【図面の簡単な説明】
【００３２】
【図１】送信回路の基本的な構成例。
【図２】電圧制御発振回路の詳細な構成例。
【図３】図３（Ａ）、図３（Ｂ）は制御電圧と発振周波数との関係の一例。
【図４】ループフィルターの構成例。
【図５】図５（Ａ）、図５（Ｂ）は送信周波数の時間的変化を説明する図。
【図６】擬似信号出力期間における動作を説明する図。
【図７】電圧分割回路の構成例。
【図８】ラダー抵抗回路のレイアウトの一例。
【図９】集積回路装置の一例。
【図１０】電子機器の一例。
【発明を実施するための形態】
【００３３】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３４】
本実施形態の送信回路によれば、送信データ出力開始時に生ずる送信信号の周波数シフト等を防止することができる。以下では、始めに本実施形態の送信回路の構成について説明し、次に本実施形態の送信回路の動作について説明する。最後に本実施形態の送信回路を含む集積回路装置及び電子機器について説明する。
【００３５】
１．送信回路
図１に本実施形態の送信回路の基本的な構成例を示す。本実施形態の送信回路１００は、ＰＬＬ（Phase-Locked Loop）回路１１０、変調用制御電圧生成回路１２０、制御回路１３０、基準クロック生成回路１６０及びパワーアンプ２１０を含む。なお、本実施形態の送信回路１００は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００３６】
ＰＬＬ回路１１０は、位相比較器１７０、ループフィルター１８０、電圧制御発振回路１９０、分周器２００及びスイッチ素子ＳＷＡを含み、搬送波の周波数の信号を生成する。
【００３７】
変調用制御電圧生成回路１２０は、Ｄ／Ａ変換器１４０及びフィルター部１５０を含む。変調用制御電圧生成回路１２０は、送信データＤＴＸに基づいて、電圧制御発振回路１９０の変調用制御電圧信号入力ノードＮＢに対して、変調用制御電圧信号ＶＭを出力する。
【００３８】
変調用制御電圧生成回路１２０は、送信データ出力期間の前の擬似信号出力期間に、擬似制御電圧信号を変調用制御電圧信号ＶＭとして出力する。これは後述するように、送信データ出力期間の開始時の送信信号の周波数シフトを防止するためである。
【００３９】
スイッチ素子ＳＷＡは、位相比較器１７０とループフィルター１８０との間に設けられ、擬似信号出力期間ではオン状態であり、送信データ出力期間ではオフ状態である。
【００４０】
Ｄ／Ａ変換器１４０は、送信データＤＴＸをデジタル値からアナログ値に変換し、フィルター部１５０はＤ／Ａ変換器１４０の出力に対してフィルター処理を行う。フィルター部１５０のゲインは、擬似信号出力期間におけるゲインが送信データ出力期間におけるゲインよりも小さく設定される。
【００４１】
Ｄ／Ａ変換器１４０は、擬似信号出力期間において、送信データ出力期間には出力されない擬似信号出力用の中心電圧信号を出力してもよい。変調用制御電圧生成回路１２０は、擬似信号出力期間において、中心電圧信号を上記の擬似制御電圧信号として出力する。
【００４２】
また、Ｄ／Ａ変換器１４０は、疑似信号出力期間において、送信データ出力期間に出力される複数の電圧信号のいずれかの電圧信号を出力してもよい。
【００４３】
制御回路１３０は、送信データＤＴＸを変調用制御電圧生成回路１２０に供給する。また、制御回路１３０は擬似信号出力期間に擬似データを出力してもよい。変調用制御電圧生成回路１２０は、この擬似データに基づいて上記の擬似制御電圧信号を出力する。この擬似データは、後述するように論理レベルを連続的にトグルしたデータである。
【００４４】
基準クロック生成回路１６０は、基準クロックを生成して位相比較器１７０に出力する。パワーアンプ（ＰＡ）２１０は、電圧制御発振回路１９０の出力信号を増幅し、アンテナ２２０に供給する。
【００４５】
図２に本実施形態の電圧制御発振回路１９０の詳細な構成例を示す。本構成例の電圧制御発振回路１９０は、搬送周波数制御用のバラクター及び周波数変調用のバラクターを含むＬＣタンク型電圧制御発振回路（ＬＣ−ＶＣＯ：Voltage Controlled Oscillator）である。具体的には、２つのＮ型トランジスターＴ１、Ｔ２と、２つのＰ型トランジスターＴ３、Ｔ４と、２つのインダクター（コイル）Ｌ１、Ｌ２と、搬送周波数制御用バラクターＣ１、Ｃ２と、周波数変調用バラクターＣ３、Ｃ４と、電流源ＩＳとを含む。
【００４６】
インダクターＬ１、Ｌ２及び搬送周波数制御用バラクターＣ１、Ｃ２は、ＬＣ共振回路２３０を構成し、バラクターＣ１、Ｃ２に印加される電圧を変化させることでＣ１、Ｃ２の容量値を変化させ、発振周波数（搬送波の周波数）を制御する。搬送周波数制御電圧信号入力ノードＮＡには、ループフィルター１８０から搬送周波数を制御するための搬送周波数制御電圧信号ＶＦが入力され、この電圧がバラクターＣ１、Ｃ２に印加される。
【００４７】
周波数変調用バラクターＣ３、Ｃ４は、搬送周波数制御用バラクターＣ１、Ｃ２より小さい容量値を持ち、変調回路２４０を構成する。バラクターＣ３、Ｃ４に印加される電圧を変化させることでＣ３、Ｃ４の容量値を変化させ、その結果発振周波数が変化することで周波数変調を行う。変調用制御電圧信号入力ノードＮＢには、変調用制御電圧生成回路１２０から変調用制御電圧信号ＶＭが入力され、この電圧がバラクターＣ３、Ｃ４に印加される。出力ノードＮＱからは、出力信号が分周器２００及びパワーアンプ２１０に出力される。
【００４８】
なお、本実施形態の電圧制御発振回路１９０は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。例えばＮ型トランジスターＴ１、Ｔ２を省略したり、逆にＰ型トランジスターＴ３、Ｔ４を省略したり、或いは電流源ＩＳを高電位側電源ノードＶＤＤとＴ３、Ｔ４のソースとの間に設けてもよい。
【００４９】
図３（Ａ）、図３（Ｂ）に電圧制御発振回路１９０の制御電圧と発振周波数との関係の一例を示す。図３（Ａ）は、搬送周波数制御電圧ＶＦと発振周波数との関係を示したものであって、例えば制御電圧が０．８Ｖの場合に発振周波数は２４３０ＭＨｚになる（図３（Ａ）のＡ１）から、所望の搬送周波数が２４３０ＭＨｚである場合には、搬送周波数制御電圧を０．８Ｖに設定すればよい。
【００５０】
図３（Ｂ）は、変調用制御電圧ＶＭと発振周波数との関係を示したものである。例えば変調用制御電圧ＶＭが０．６８Ｖの場合に発振周波数は２４２９．５ＭＨｚであり（図３（Ｂ）のＡ２）、また変調用制御電圧ＶＭが０．９６Ｖの場合に発振周波数は２４３０．５ＭＨｚである（図３（Ｂ）のＡ３）。したがって、変調用制御電圧ＶＭを０．６８Ｖから０．９６Ｖまでの間で変化させることで、搬送周波数である２４３０ＭＨｚを中心周波数として上側に５００ｋＨｚ、下側に５００ｋＨｚだけシフトする周波数変調（ＦＳＫ変調）が実現される。すなわち搬送周波数２４３０ＭＨｚに対して変調周波数ｆｍを１ＭＨｚとする周波数変調が行われる。
【００５１】
なお、図３（Ａ）、図３（Ｂ）に示した制御電圧と発振周波数との関係は一例であって、バラクターＣ１〜Ｃ４の特性、インダクターＬ１、Ｌ２のインダクタンス値などに依存する。
【００５２】
図４にループフィルター１８０の構成例を示す。ループフィルター１８０は、キャパシターＣＡ、ＣＢ、抵抗素子ＲＢ、スイッチ素子ＳＷＢ及びオペアンプＯＰＡを含む。スイッチ素子ＳＷＢは、スイッチ素子ＳＷＡと同様の動作をする。すなわち搬送周波数設定期間にはオン状態であり、送信データ出力期間にはオフ状態である。搬送周波数設定期間では、ループフィルター１８０はキャパシターＣＡ、ＣＢ及び抵抗素子ＲＢから成るローパスフィルターとして動作し、送信データ出力期間では、キャパシターＣＡにより搬送周波数制御電圧信号ＶＦの電圧が保持される。オペアンプＯＰＡはボルテージフォロワーとして動作し、入力電圧と等しい電圧を出力する。
【００５３】
２．送信回路の動作
以下では、始めに送信回路１００の基本的な動作を説明し、次に従来の送信回路の問題について説明し、その後に本実施形態の送信回路１００の動作の特徴を説明する。
【００５４】
本実施形態のＰＬＬ回路１１０の動作は２つの動作に分けられる。第１の動作（第１のモード）はクローズループの動作（モード）であって、搬送周波数設定期間ではこの動作が行われる。この動作により、電圧制御発振回路１９０の発振周波数が、所望の搬送周波数（例えば２４３０ＭＨｚ）に設定される。第２の動作（第２のモード）はオープンループの動作（モード）であって、送信データ出力期間ではこの動作が行われる。この動作により、変調用制御電圧ＶＭに基づいて周波数変調が行われる。
【００５５】
まず、第１の動作について図１を用いて説明する。この動作の期間では、スイッチ素子ＳＷＡはオン状態である。第１の動作の始めに、電圧制御発振回路１９０の搬送周波数制御電圧信号入力ノードＮＡに初期電圧値が設定され、電圧制御発振回路１９０はこの初期電圧値により定まる発振周波数で発振を開始する。電圧制御発振回路１９０の出力信号ＶＯは分周器２００で分周され、分周された信号ＶＤは位相比較器１７０に入力される。
【００５６】
位相比較器１７０では、基準クロック生成回路１６０から入力される基準クロック信号ＶＣＫと分周された信号ＶＤとの位相が比較される。具体的には、ＶＤの周波数がＶＣＫの周波数よりも高い場合には、ＶＤの位相はＶＣＫの位相より速くなり、位相比較器１７０は出力信号ＶＰとして初期電圧値よりも低い電圧を出力する。ループフィルター１８０は、位相比較器１７０の出力信号ＶＰに含まれる高周波成分を除去して低周波成分のみを搬送周波数制御電圧信号ＶＦとして電圧制御発振回路１９０に供給する。ＶＦが始めに設定された初期電圧値からより低い電圧値に変化したことにより、電圧制御発振回路１９０の発振周波数は始めに設定された発振周波数よりも低い周波数に変化する。
【００５７】
一方、ＶＤの周波数がＶＣＫの周波数よりも低い場合には、ＶＤの位相はＶＣＫの位相より遅くなり、位相比較器１７０は出力信号ＶＰとして初期電圧値よりも高い電圧を出力する。その結果、ループフィルター１８０を通過して電圧制御発振回路１９０に供給される搬送周波数制御電圧信号ＶＦは、始めに設定された初期電圧値からより高い電圧値に変化し、発振周波数は始めに設定された発振周波数よりも高い周波数に変化する。
【００５８】
以上の動作を繰り返すことにより、最終的に発振周波数は基準クロックＶＣＫの周波数のＮ倍（Ｎは分周器２００の分周比）の周波数に設定される。この最終的に設定された周波数が所望の搬送周波数となる。温度や電源電圧の変動により発振周波数が所望の搬送周波数からシフトした場合には、位相比較器１７０がそのシフトに応じた電圧を出力することで、再び所望の搬送周波数に設定される。
【００５９】
以上説明したように、搬送周波数設定期間では、ＰＬＬ回路１１０の第１の動作（クローズループの動作）によって電圧制御発振回路１９０の発振周波数（出力信号ＶＯの周波数）が所望の搬送周波数に設定される。
【００６０】
次に第２の動作について図１を用いて説明する。第２の動作はオープンループの動作であって、この動作の期間では、スイッチ素子ＳＷＡはオフ状態である。第１の動作で設定された搬送周波数制御電圧信号ＶＦの電圧（搬送周波数に対応する制御電圧）は、ループフィルター１８０により保持されて、電圧制御発振回路１９０に入力される。したがって第２の動作の期間においても、変調を行わない場合、すなわち変調用制御電圧信号ＶＭの電圧が一定である場合には、出力信号ＶＯの周波数は設定された搬送周波数を保持する。
【００６１】
変調用制御電圧生成回路１２０は、制御回路１３０からの送信データＤＴＸに基づいて、電圧制御発振回路１９０の変調用制御電圧信号入力ノードＮＢに対して、変調用制御電圧信号ＶＭを出力する。具体的には、例えば送信データＤＴＸは３ｂｉｔのデジタル値であって、このデジタル値をＤ／Ａ変換器１４０により８レベルのアナログ値（電圧値）に変換し、さらにフィルター部１５０で不要な高周波成分を除去して、変調用制御電圧信号ＶＭとして出力する。
【００６２】
電圧制御発振回路１９０の発振周波数は、変調用制御電圧信号ＶＭの電圧変化に応じて変化する。したがって、例えばＶＭの電圧変化の下限値を図３（Ｂ）のＡ２に示すように設定し、またＶＭの電圧変化の上限値を図３（Ｂ）のＡ３に示すように設定することで、所望の変調周波数ｆｍで周波数変調を行うことができる。なお、この第２の動作はオープンループの動作であるから、分周器２００および位相比較器１７０は上記の変調動作に影響を与えない。
【００６３】
以上説明したように、送信データ出力期間では、ＰＬＬ回路１１０の第２の動作（オープンループの動作）により、変調用制御電圧信号ＶＭに基づいて周波数変調が行われる。
【００６４】
図５（Ａ）、図５（Ｂ）は、上述した搬送周波数設定期間ＴＳＦ及び送信データ出力期間ＴＤＸにおける送信周波数の時間的変化を説明する図である。図５（Ａ）に示すように、搬送周波数設定期間ＴＳＦにおいて、送信周波数は所望の搬送周波数ｆ０に設定される。そして搬送周波数設定期間ＴＳＦの後に続く送信データ出力期間ＴＤＸにおいて、変調周波数ｆｍで周波数変調された送信信号が出力される。
【００６５】
従来の送信回路では、図５（Ａ）に示すように、送信データ出力期間ＴＤＸの開始時において送信信号の周波数シフトｆｓが生じることがあった。図５（Ｂ）は、周波数シフトｆｓが生じた場合の送信信号の周波数スペクトルを示したものである。このような周波数シフトが発生した場合には、所望の搬送周波数でデータが送信されないため、受信機がデータを復調することができなくなるおそれがある。また、周波数シフトが大きくなった場合には、他の周波数チャンネルまで影響を及ぼし、そのチャンネルを使用して通信を行っている機器も正常な通信ができなくなるおそれがある。
【００６６】
この周波数シフトが生じる原因は、搬送周波数設定期間ＴＳＦにおいて、変調用制御電圧信号ＶＭの電圧が中心電圧（搬送周波数に対応する電圧）に設定されていないためである。
【００６７】
具体的には、例えば図３（Ｂ）に示したように、所望の搬送周波数が２４３０ＭＨｚであって、それを中心に上側に５００ｋＨｚ、下側に５００ｋＨｚシフトする周波数変調を行う場合には、変調用制御電圧ＶＭを０．６８Ｖから０．９６Ｖまでの間で変化させる。すなわち送信データ出力期間ＴＤＸでは、変調用制御電圧ＶＭは０．６８Ｖから０．９６Ｖまでの間で変化する。一方、搬送周波数設定期間ＴＳＦでは、送信周波数を中心周波数（搬送周波数）である２４３０ＭＨｚに設定するために、変調用制御電圧ＶＭを０．６８Ｖ及び０．９６Ｖの中心電圧である０．８２Ｖに設定しておく必要がある。
【００６８】
しかしながら変調用制御電圧信号ＶＭは、デジタル値である送信データＤＴＸをＤ／Ａ変換器１４０によりアナログ値に変換することで生成しているために、中心電圧を出力することができない。例えば送信データＤＴＸが３ｂｉｔのデジタル値である場合には、Ｄ／Ａ変換器１４０により最小値０００から最大値１１１までの８レベルに対応する電圧が出力されるが、これら８レベルの中心電圧は出力されない。
【００６９】
本実施形態の送信回路１００では、搬送周波数設定期間ＴＳＦの期間内に擬似信号出力期間ＴＰＸをさらに設けることで上記の問題を解決する。すなわち擬似信号出力期間ＴＰＸでは、変調用制御電圧信号ＶＭとして擬似制御電圧信号が出力される。この擬似制御電圧信号は、制御回路１３０が擬似信号出力期間ＴＰＸにおいて出力する擬似データに基づいて、変調用制御電圧生成回路１２０が生成する。この擬似データは、論理レベルを連続的にトグルしたデータである。また、フィルター部１５０のゲインは、擬似信号出力期間ＴＰＸにおけるゲインが送信データ出力期間ＴＤＸにおけるゲインよりも小さく設定される。なお、フィルター部１５０のゲインの設定動作は、制御回路１３０により行うことができる。
【００７０】
図６は擬似信号出力期間ＴＰＸにおける動作を説明する図である。擬似信号出力期間ＴＰＸでは、電圧値が高レベルと低レベルとの間を交互に遷移し、すなわち論理レベルが連続的にトグルし、且つ送信データ出力期間ＴＤＸよりも小さい振幅を有する変調用制御電圧ＶＭにより変調動作が行われる。つまり擬似信号出力期間ＴＰＸでは、送信データ出力期間ＴＤＸよりも小さい周波数偏差で、上側周波数と下側周波数との間を交互に遷移する周波数変調が行われる。変調周波数偏差が十分小さい場合には、ＰＬＬ回路１１０のクローズループ動作に与える影響は無視できるから、図６に示すように、最終的に送信周波数は所望の搬送周波数ｆ０に設定される。そして送信データ出力期間ＴＤＸの開始時には、擬似信号出力期間ＴＰＸで設定された搬送周波数を中心として周波数変調が開始されるから、送信周波数シフトは発生しない。
【００７１】
なお、図６では、擬似信号出力期間ＴＰＸにおける変調は周波数の変化が小さいので、その周波数の変化は図示していない。また図６では、搬送周波数設定期間ＴＳＦの途中から擬似信号出力期間ＴＰＸが開始されるが、搬送周波数設定期間ＴＳＦの開始直後から擬似信号出力期間ＴＰＸが開始されてもよい。
【００７２】
以上説明したように、本実施形態の送信回路１００によれば、擬似信号出力期間ＴＰＸを設けることにより、送信データ出力期間ＴＤＸの開始時の周波数シフトを防止することができる。
【００７３】
３．Ｄ／Ａ変換器の構成例
本実施形態の送信回路１００では、上述した擬似信号出力期間ＴＰＸにおいて擬似データによる周波数変調を行うのではなく、Ｄ／Ａ変換器１４０から中心電圧信号を出力し、これを擬似制御電圧信号として用いることもできる。すなわちＤ／Ａ変換器１４０は、擬似信号出力期間ＴＰＸにおいて、送信データ出力期間ＴＤＸには出力されない擬似信号出力用の中心電圧信号を出力し、変調用制御電圧生成回路１２０は、擬似信号出力期間ＴＰＸにおいて、中心電圧信号を擬似制御電圧信号として出力する。このようにすることで、擬似信号出力期間ＴＰＸにおいて設定された搬送周波数を中心周波数として周波数変調が行われるから、送信データ出力期間ＴＤＸの開始時の周波数シフトを防止することができる。
【００７４】
また上記の中心電圧信号を用いる場合であっても、スイッチＳＷＡを切り替えるタイミング等により周波数シフトが発生することがある。例えば製造工程上のばらつきにより、スイッチＳＷＡのスイッチングのタイミングが早くなる場合や遅くなる場合がある。このような場合には、Ｄ／Ａ変換器１４０の出力信号の電圧が中心電圧からずれることがあり、その結果、周波数シフトが生じる。この周波数シフトを抑えるために、Ｄ／Ａ変換器１４０は、疑似信号出力期間に中心電圧信号を出力せず、この周波数シフトを打ち消すように、送信データ出力期間に出力される複数の電圧信号のいずれかの電圧信号を出力してもよい。そして変調用制御電圧生成回路１２０は、擬似信号出力期間ＴＰＸにおいて、Ｄ／Ａ変換器１４０からの電圧信号を擬似制御電圧信号として出力してもよい。
【００７５】
Ｄ／Ａ変換器１４０は、電圧分割回路を含み、送信データ出力期間ＴＤＸにおいて、電圧分割回路の複数の送信データ用タップのいずれかから電圧信号が出力される。また擬似信号出力期間ＴＰＸにおいて、電圧分割回路の中心電圧信号用タップから中心電圧信号が出力される。
【００７６】
具体的には、電圧分割回路は、複数のユニット抵抗素子を含むラダー抵抗回路である。ユニット抵抗素子は、Ｄ／Ａ変換器１４０の入力データ（送信データＤＴＸ）の１ＬＳＢに相当する電圧を生成する抵抗値の１／２の抵抗値を有し、高電位側電源ノードＶＤＤ（広義には第１の電源ノード）と低電位側電源ノードＶＳＳ（広義には第２の電源ノード）との間に直列に接続される。
【００７７】
図７に電圧分割回路の構成例を示す。図７の構成例は、送信データＤＴＸが３ｂｉｔの場合であって、送信データ用タップから３ｂｉｔのデジタル値に対応する８レベルの電圧信号Ｖ１〜Ｖ８のいずれかが選択されて出力される。さらに擬似信号出力期間ＴＰＸでは、中心電圧信号用タップから中心電圧信号ＶＣが選択されて出力される。
【００７８】
図７に示すように、ラダー抵抗回路（電圧分割回路）は、第１〜第３の抵抗回路２５０、２６０、２７０を含む。第１の抵抗回路２５０は、高電位側電源ノードＶＤＤ（広義には第１の電源ノード）と第１の抵抗分割ノードＮ１との間に設けられる。第２の抵抗回路２６０は、第１の抵抗分割ノードＮ１と第８の抵抗分割ノードＮ８（広義には第ｎ（ｎは２以上の偶数）の抵抗分割ノード）との間に設けられる。第３の抵抗回路２７０は、第８の抵抗分割ノードＮ８（広義には第ｎ（ｎは２以上の偶数）の抵抗分割ノード）と低電位側電源ノードＶＳＳ（広義には第２の電源ノード）との間に設けられる。
【００７９】
第２の抵抗回路２６０を構成する抵抗素子Ｒ１〜Ｒ７は、複数のユニット抵抗素子を含む。例えば第１の抵抗素子Ｒ１は２つのユニット抵抗素子Ｒ１ａ、Ｒ１ｂ（図示せず）を含み、第２の抵抗素子Ｒ１は２つのユニット抵抗素子Ｒ２ａ、Ｒ２ｂ（図示せず）を含み、以下同様である。なお、第４の抵抗素子Ｒ４を構成するユニット抵抗素子Ｒ４ａ、Ｒ４ｂの中間ノードＮＣから、中心電圧ＶＣが出力される。また図７には示していないが、第１、第３の抵抗回路２５０、２７０も、それぞれ複数のユニット抵抗素子で構成される。
【００８０】
複数のユニット抵抗素子のうちの少なくとも中心電圧信号生成用のユニット抵抗素子、すなわち第４の抵抗素子Ｒ４を構成するユニット抵抗素子Ｒ４ａ、Ｒ４ｂは、Ｄ／Ａ変換器１４０の入力データ（送信データＤＴＸ）の１ＬＳＢに相当する電圧を生成する抵抗値の１／２の抵抗値を有する。望ましくは、全てのユニット抵抗素子は、上記の１ＬＳＢに相当する電圧を生成する抵抗値の１／２の抵抗値を有する。このようにすることで、ラダー抵抗回路を同一サイズで同一構造のユニット抵抗素子のみで構成することができるから、プロセス工程上のばらつきの影響を低減することができ、各抵抗素子の抵抗値の精度を高めることができる。
【００８１】
図８は、ラダー抵抗回路のレイアウトの一例を模式的に示したものである。図８に示すレイアウト例は、３５個のユニット抵抗素子を配置したものである。ラダー抵抗回路が配置される領域の外周領域２８０には、第１の抵抗回路２５０及び第３の抵抗回路２７０を構成する複数のユニット抵抗素子が配置される。また外周領域の内側領域２９０には、第２の抵抗回路２６０を構成する複数のユニット抵抗素子が配置される。抵抗値の要求精度が低い第１、第３の抵抗回路２５０、２７０を外周領域２８０に配置し、より要求精度が高い第２の抵抗回路２６０を内側領域２９０に配置することで、通常のレイアウトの場合に外周領域に配置されるダミー抵抗素子を省略あるいは削減することができる。その結果、ラダー抵抗回路のレイアウトに必要な面積を縮小することができる。
【００８２】
以上説明したように、本実施形態の送信回路１００によれば、擬似信号出力期間ＴＰＸにおいて、中心電圧信号を擬似制御電圧信号として出力することにより、送信データ出力期間ＴＤＸの開始時の周波数シフトを防止することができる。
【００８３】
以上では、中心電圧信号を出力することで周波数シフトを防止する手法について説明した。しかし、中心電圧信号を用いる場合であっても、スイッチＳＷＡを切り替えるタイミング等により周波数シフトが発生することがある。その場合には、周波数シフトを抑えるために、Ｄ／Ａ変換器１４０は、疑似信号出力期間ＴＰＸに中心電圧信号を出力せず、この周波数シフトを打ち消すように、送信データ出力期間ＴＤＸに出力される複数の電圧信号のいずれかの電圧信号を出力してもよい。
【００８４】
具体的には、疑似信号出力期間ＴＰＸにおいて、図７に示す中心電圧信号用タップＮＣ以外のタップ、すなわち複数の送信データ用タップＮ１〜Ｎ８のいずれかが選択されてもよい。例えば周波数シフトが正方向（高い周波数の方向）である場合は、それを打ち消すように中心電圧より低い電圧信号を出力するタップＮ５〜Ｎ８のいずれかが選択される。一方、周波数シフトが負方向（低い周波数の方向）である場合は、それを打ち消すように中心電圧より高い電圧信号を出力するタップＮ１〜Ｎ４のいずれかが選択される。このようにすれば、変調用制御電圧生成回路１２０は、擬似信号出力期間ＴＰＸにおいて、周波数シフトを打ち消す電圧を有する擬似制御電圧信号を出力することができる。その結果、スイッチＳＷＡの切り換えのタイミング等に起因する周波数シフトを低減することができる。
【００８５】
４．集積回路装置
図９に、本実施形態の送信回路１００を含む集積回路装置３００（無線通信用ＬＳＩ）の一例を示す。集積回路装置３００は、送信回路１００、受信回路３１０及び制御回路１３０を含む。受信回路３１０は、低雑音増幅器（ＬＮＡ）３２０、周波数変換回路３３０、フィルター３４０、検出回路３５０、復調回路３６０を含む。
【００８６】
低雑音増幅器（ＬＮＡ）３２０は、アンテナ２２０から入力される受信信号を増幅する。周波数変換回路３３０は、受信周波数から中間周波数へ周波数変換を行う。フィルター３４０は、不要な周波数成分を除去して所望の信号を出力する。検出回路３５０は、フィルター３４０の出力信号を受けて所望波の信号強度を検出する。検出された信号強度に基づいて、低雑音増幅器（ＬＮＡ）３２０の利得（ゲイン）が制御される。復調回路３６０は、所望波の信号を復調して必要なデータを取り出す。
【００８７】
制御回路１３０は、送受信の制御処理や集積回路装置３００の外部の回路（ホストなど）とのデータ通信を行う。具体的には、例えば制御回路１３０は、搬送周波数の設定処理、変調処理、復調処理などを行う。
【００８８】
上述したように、本実施形態の送信回路１００によれば、擬似信号出力期間を設けることにより、送信データ出力期間の開始時の周波数シフトを防止することができる。その結果、安定したデータ通信が短時間で可能になるから、送受信全体に要する時間を短縮することができ、また消費電力も低減することができる。さらに通信効率の向上により電波の有効活用に寄与することができる。
【００８９】
５．電子機器
図１０に、本実施形態の集積回路装置３００を含む電子機器４００の一例を示す。本実施形態の電子機器４００は、集積回路装置３００、センサー部４１０、Ａ／Ｄ変換器４２０、記憶部４３０、ホスト４４０、操作部４５０を含む。
【００９０】
電子機器４００は、例えば温度・湿度計、脈拍計、歩数計等であって、検出したデータを無線により送信することができる。センサー部４１０は、温度センサー、湿度センサー、ジャイロセンサー、加速度センサー、フォトセンサー、圧力センサー等を含み、電子機器４００の用途に応じたセンサーが用いられる。センサー部４１０は、センサーの出力信号（センサー信号）を増幅し、フィルターによりノイズを除去する。Ａ／Ｄ変換器４２０は、増幅された信号をデジタル信号に変換して集積回路装置３００へ出力する。ホスト４４０は、例えばマイクロコンピューター等で構成され、デジタル信号処理や或いは記憶部４３０に記憶された設定情報や操作部４５０からの信号に基づいて電子機器４００の制御処理を行う。記憶部４３０は、例えばフラッシュメモリーなどで構成され、設定情報や検出したデータ等を記憶する。操作部４５０は、例えばキーパッド等で構成され、使用者が電子機器４００を操作するために用いられる。
【００９１】
本実施形態の送信回路１００によれば、擬似信号出力期間を設けることにより、送信データ出力期間の開始時の周波数シフトを防止することができる。その結果、安定したデータ通信が短時間で可能になる。これにより消費電力を低減することができるから、電池駆動の電子機器を長時間動作させることが可能になる。
【００９２】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（第１の電源ノード、第２の電源ノード等）と共に記載された用語（ＶＤＤノード、ＶＳＳノード等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また送信回路、集積回路装置及び電子機器の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００９３】
１００送信回路、１１０ＰＬＬ回路、１２０変調用制御電圧生成回路、
１３０制御回路、１４０Ｄ／Ａ変換器、１５０フィルター部、
１６０基準クロック生成回路、１７０位相比較器、１８０ループフィルター、
１９０電圧制御発振回路、２００分周器、２１０パワーアンプ、
２２０アンテナ、２３０ＬＣ共振回路、２４０変調回路、
２５０第１の抵抗回路、２６０第２の抵抗回路、２７０第３の抵抗回路、
２８０外周領域、２９０内側領域、３００集積回路装置、３１０受信回路、
３２０低雑音増幅器、３３０周波数変換回路、３４０フィルター、
３５０検出回路、３６０復調回路、４００電子機器、４１０センサー部、
４２０Ａ／Ｄ変換器、４３０記憶部、４４０ホスト、４５０操作部、
ＤＴＸ送信データ、ＮＡ搬送周波数制御電圧信号入力ノード、
ＮＢ変調用制御電圧信号入力ノード、ＳＷＡスイッチ素子、
ＶＣＫ基準クロック信号、ＶＦ搬送周波数制御電圧信号、
ＶＭ変調用制御電圧信号

【特許請求の範囲】
【請求項１】
電圧制御発振回路を有し、搬送波の信号を生成するＰＬＬ回路と、
送信データに基づいて、前記電圧制御発振回路の変調用制御電圧信号入力ノードに対して、変調用制御電圧信号を出力する変調用制御電圧生成回路と、
前記電圧制御発振回路の出力信号を増幅するパワーアンプとを含み、
前記変調用制御電圧生成回路は、送信データ出力期間の前の擬似信号出力期間に、擬似制御電圧信号を前記変調用制御電圧信号として出力することを特徴とする送信回路。
【請求項２】
請求項１において、
前記送信データを前記変調用制御電圧生成回路に供給する制御回路を含み、
前記制御回路は、前記擬似信号出力期間に擬似データを出力し、
前記変調用制御電圧生成回路は、前記擬似データに基づいて前記擬似制御電圧信号を出力することを特徴とする送信回路。
【請求項３】
請求項２において、
前記擬似信号出力期間に前記擬似データに基づき出力される前記擬似制御電圧信号は、前記送信データ出力期間の開始時の送信信号の周波数シフトを防止するための信号であることを特徴とする送信回路。
【請求項４】
請求項２又は３において、
前記擬似データは、論理レベルを連続的にトグルしたデータであることを特徴とする送信回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記変調用制御電圧生成回路は、
前記送信データをデジタル値からアナログ値に変換するＤ／Ａ変換器と、
前記Ｄ／Ａ変換器の出力に対してフィルター処理を行うフィルター部とを含み、
前記フィルター部のゲインは、前記擬似信号出力期間におけるゲインが前記送信データ出力期間におけるゲインよりも小さくなるように設定されることを特徴とする送信回路。
【請求項６】
請求項１において、
前記変調用制御電圧生成回路は、前記送信データをデジタル値からアナログ値に変換するＤ／Ａ変換器を含み、
前記Ｄ／Ａ変換器は、前記擬似信号出力期間において、前記送信データ出力期間には出力されない擬似信号出力用の中心電圧信号を出力し、
前記変調用制御電圧生成回路は、前記擬似信号出力期間において、前記中心電圧信号を前記擬似制御電圧信号として出力することを特徴とする送信回路。
【請求項７】
請求項６において、
前記Ｄ／Ａ変換器は、電圧分割回路を含み、
前記送信データ出力期間において、前記電圧分割回路の複数の送信データ用タップのいずれかから電圧信号が出力され、
前記擬似信号出力期間において、前記電圧分割回路の中心電圧信号用タップから前記中心電圧信号が出力されることを特徴とする送信回路。
【請求項８】
請求項１において、
前記変調用制御電圧生成回路は、前記送信データをデジタル値からアナログ値に変換するＤ／Ａ変換器を含み、
前記Ｄ／Ａ変換器は、前記擬似信号出力期間において、前記送信データ出力期間に出力される複数の電圧信号のいずれかの電圧信号を出力し、
前記変調用制御電圧生成回路は、前記擬似信号出力期間において、前記Ｄ／Ａ変換器からの前記電圧信号を前記擬似制御電圧信号として出力することを特徴とする送信回路。
【請求項９】
請求項７又は８において、
前記電圧分割回路は、複数のユニット抵抗素子を含むラダー抵抗回路であり、
前記複数のユニット抵抗素子は、第１の電源ノードと第２の電源ノードの間に直列に設けられ、
前記複数のユニット抵抗素子のうちの少なくとも中心電圧信号生成用のユニット抵抗素子は、前記Ｄ／Ａ変換器の入力データの１ＬＳＢに相当する電圧を生成する抵抗値の１／２の抵抗値を有することを特徴とする送信回路。
【請求項１０】
請求項９において、
前記ラダー抵抗回路は、
前記第１の電源ノードと第１の抵抗分割ノードとの間に設けられる第１の抵抗回路と、
前記第１の抵抗分割ノードと第ｎ（ｎは２以上の偶数）の抵抗分割ノードとの間に設けられる第２の抵抗回路と、
前記第ｎの抵抗分割ノードと前記第２の電源ノードとの間に設けられる第３の抵抗回路とを含み、
前記ラダー抵抗回路が配置される領域の外周領域には、前記第１の抵抗回路及び前記第３の抵抗回路を構成する複数のユニット抵抗素子が配置され、
前記外周領域の内側領域には、前記第２の抵抗回路を構成する複数のユニット抵抗素子が配置されることを特徴とする送信回路。
【請求項１１】
請求項１乃至１０のいずれかにおいて、
前記ＰＬＬ回路は、前記擬似信号出力期間ではクローズループの動作に設定され、前記送信データ出力期間ではオープンループの動作に設定されることを特徴とする送信回路。
【請求項１２】
請求項１乃至１１のいずれかにおいて、
前記ＰＬＬ回路は、
位相比較器と、
ループフィルターと、
前記位相比較器と前記ループフィルターとの間に設けられるスイッチ素子とを含み、
前記スイッチ素子は、前記擬似信号出力期間ではオン状態であり、前記送信データ出力期間ではオフ状態であることを特徴とする送信回路。
【請求項１３】
請求項１乃至１２のいずれかに記載の送信回路を含むことを特徴とする集積回路装置。
【請求項１４】
請求項１３に記載の集積回路装置を含むことを特徴とする電子機器。

【図１】