【課題】 外部基準信号の入力断で高速にスイッチを切り替えて一定の電圧を発振器の制御電圧として出力でき、出力周波数の変動量を最小限に抑えることができる周波数シンセサイザを提供する。
【解決手段】 制御回路１１が、検波回路１０からの検波出力を入力し、外部基準入力信号「入」の場合には、ＳＷ３にＰＬＬ−ＩＣ１の出力をループフィルタ４に出力させる切替信号を出力し、外部基準入力信号「断」の場合には、ＳＷ３に可変抵抗２の出力をループフィルタ４に出力させる切替信号を出力し、スイッチ高速切替回路１２が、外部基準入力信号の「断」を検出して制御回路１１より高速にＳＷ３に可変抵抗２の出力をループフィルタ４に出力させる切替信号を出力する周波数シンセサイザである。 （もっと読む）

【課題】クロック生成回路におけるハンチング現象を抑制することのできる新たな技術を提供する。
【解決手段】電子機器５００は、周波数制御装置５１０と信号処理部５４０とを備える。周波数制御装置５１０は、出力クロック信号を生成するクロック生成回路（クロック生成部５１２）と、出力クロック信号の周波数を制御する周波数制御部５１４とを備える。クロック生成部５１２は、入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部（発振部６１０）と、発振制御信号を生成して出力クロック生成部に供給する発振制御部６１６とを有する。周波数制御部５１４は、発振制御部６１６を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる。 （もっと読む）

【課題】電圧制御発振器の後段に設けられた可変減衰器と、検波器と、検波電圧に応じてディジタル／アナログ変換器を介して可変減衰器の減衰量調整用の制御電圧を出力する制御部と、を備えた周波数シンセサイザにおいて、ディジタル／アナログ変換器の出力変化に基づくスプリアスを抑制できる技術を提供すること。
【解決手段】ディジタル／アナログ変換器の出力側と可変減衰器との間にローパスフィルタを設けて、ディジタル／アナログ変換器の出力の変化時に発生するオーバーシュートに対応する周波数成分をカットする。そして制御部が制御電圧を出力してから検波器で検出された信号レベルを読み込むまでの時間は、ローパスフィルタのカットオフ周波数で決まる当該ローパスフィルタの時定数よりも長い時間に設定し、信号レベルの自動制御動作に影響がないようにする。 （もっと読む）

【課題】改善された位相雑音特性を有するＰＬＬ周波数シンセサイザを提供する。
【解決手段】ＶＣＯ２０は、制御電圧Ｖ_ＣＮＴに応じた周波数ｆ_ＶＣＯで発振する。周波数ミキサ２２は、ＶＣＯ２０の出力信号Ｓ_ＶＣＯとローカル周波数ｆ_ＬＯを有するローカル信号Ｓ_ＬＯを周波数ミキシングする。第１フィルタ２６は、ミキサ２２によるミキシングにより得られる差周波信号Ｓ_ＤＩＦＦを抽出する。位相誤差検出部１２は、第１フィルタ２６により抽出された差周波信号Ｓ_ＤＩＦＦと基準周波数ｆ_ＲＥＦを有する基準信号Ｓ_ＲＥＦの位相を比較し、位相差に応じた位相誤差信号Ｖ_ＰＥを生成する。ループフィルタ１８は、位相誤差信号Ｖ_ＰＥをフィルタリングし、制御電圧Ｖ_ＣＮＴを生成する。第２フィルタ２８は、ミキサ２２によるミキシングにより得られる和周波信号Ｓ_ＳＵＭを抽出し、出力端子ＯＵＴから和周波信号Ｓ_ＳＵＭを出力する。 （もっと読む）

【課題】設定された周波数に応じて、適切なバンドパスフィルタを選択することが可能な周波数シンセサイザシステム及び周波数信号の出力方法を提供する。
【解決手段】ミキサ５３は、第１、第２のシンセサイザ１、２から各々出力された第１、第２の周波数信号を混合して、予め設定された周波数の周波数信号を含む混合信号を出力し、周波数選択部４１は所定の式で表されるスプリアス成分が予め設定した周波数範囲内に存在しないこととなる第１の周波数信号及び第２の周波数信号の周波数の組み合わせを選択する。フィルタ選択部４２は周波数選択部４１にて選択された周波数の組み合わせから得られる混合信号に含まれるスプリアス成分の信号レベルが予め設定したレベル以下まで低減されるように、複数のバンドパスフィルタから当該混合信号を処理するバンドパスフィルタを選択する。 （もっと読む）

【課題】位相雑音を改善すると共に、安定して作動する周波数シンセサイザ等を提供する。
【解決手段】電圧制御発振部から出力された周波数信号と周波数設定部から出力された周波数信号との差分を増幅して得られた差分信号を、前記周波数設定部から出力された周波数信号と直交する検波信号と直交検波して得た両周波数信号の位相差に基づいて前記電圧制御発振部の制御電圧を調整する周波数シンセサイザを立ち上げる際に、前記差分信号を得る差動増幅器から電圧制御発振部を切り離した状態で、第１の位相補正部により予め定めた補正量だけ前記検波信号の位相を補正し、第２の位相補正部により前記検波信号をクロック単位で遅らせて出力することにより、前記周波数設定部よりディジタルの周波数信号が出力された時点から前記差分信号が得られるまでのタイミングと、検波信号が得られるまでのタイミングとをそろえる。 （もっと読む）

【課題】受信機特性の固体差や時間変動に応じて適切なループゲインを設定することができるようにする。
【解決手段】周波数・位相同期回路においては、主PLL回路３１−１によって同期検波を継続しながら、副PLL回路３１−２によって、ループゲインを順次変化させて制御誤差値の計測が行われる。２系統のPLL回路である主PLL回路３１−１と副PLL回路３１−２は、同じ特性を有する部材を用い、同じ回路構成を有するようにして作成された回路である。また、主PLL回路３１−１に設定しているループゲインよりも小さい制御誤差値を求めることができるループゲインが見つかる度に、主PLL回路３１−１のループゲインを副PLL回路３１−２のループゲインで置き換えていくことが行われる。本発明は、デジタルテレビジョン放送を受信するテレビジョン受像機、録画機器に適用することができる。 （もっと読む）

【課題】本発明は、従来の周波数発生装置から共振チップを取り替えずに、その出力のクロック信号を需要の周波数に自由に調整することができる周波数発生装置を提供する。
【解決手段】所定の振動周波数を有する第１クロック信号を発生する発振器モジュールと、操作により、需要の周波数に対応して制御信号を発生するプログラマブル制御モジュールと、前記発振器モジュールからの前記第１クロック信号と前記プログラマブル制御モジュールからの前記制御信号とを受信し、前記両信号に基づいて前記需要の周波数を有する第２クロック信号を発生することができるように前記発振器モジュールと前記プログラマブル制御モジュールとに電気的に連結されている直接デジタル周波数シンセサイザとからなっていることを特徴とするデジタル制御型の周波数発生装置を提供する。 （もっと読む）

【課題】直接変換プロセスにおける局部発振器の漏洩制御。
【解決手段】ゼロ中間周波数（ＩＦ）受信機あるいは送信機における、局部発振器（ＬＯ）周波数を発生するためのシステムおよび方法が与えられる。電圧制御発振器（ＶＣＯ）から信号が受信される。信号はＶＣＯ周波数を有している。ＶＣＯ周波数は分周された周波数を有している信号を生成するために数値Ｎによって分周される。ＶＣＯ周波数を有している信号はそこで、出力周波数を有している出力信号を生成するために、分周された周波数を有している信号と混合される。局部発振器漏洩が減少される。したがって、受信機あるいは送信機は、複数の無線通信帯域およびモードで動作し、そして組み合わせられた規格を満足することが可能である。 （もっと読む）

【課題】 仕向け先地域にかかわらず、全世界共通で使用することができ、且つ出力周波数の設定を容易にできるシンセサイザモジュールを提供する。
【解決手段】 不揮発性メモリ１２の計算式テーブルに、複数の周波数モードと、それに対応するキャリア周波数の計算式を記憶しておき、更に、装置の初期設定時に設定された周波数モードを特定のエリアに記憶しておき、ＣＰＵ１０が、周波数設定時にロータリーＳＷ１０からチャンネル番号が入力されると、現在設定されている周波数モードに応じた計算式に基づいて、チャンネル番号に対応するキャリア周波数を算出して、ＰＬＬ部のＣＯＮＴ２に当該周波数を設定するシンセサイザモジュールとしている。 （もっと読む）

【課題】ＲＦ ＩＣで、基準周波数信号の周波数を制御するＡＦＣ制御用Ｄ／Ａ変換器の出力信号の外部電源電圧の変動による変動を低減すること。
【解決手段】基準周波数発振器３１４を制御するＡＦＣ制御用Ｄ／Ａ変換器３１５は、３個のボルテージフォロワＡＭＰ１、２、３を含む電圧ポテンショメータ型Ｄ／Ａ変換器で構成される。少なくとも後段のボルテージフォロワＡＭＰ３では、ＮＭＯＳ差動入力回路とＣＭＯＳ出力回路とバイアス回路とは外部電源電圧Ｖｄｄ＿ｅｘｔを供給する一方、ＰＭＯＳ差動入力回路ＰＭＯＳ＿ＤＡは基準電圧発生器ＲＶＧから生成された内部安定化電源電圧Ｖｄｄ＿ｉｎｔを供給する。ＰＭＯＳ差動のＭＰ１、ＭＰ２のペア性のずれがあっても、外部電源電圧Ｖｄｄ＿ｅｘｔの増大によるＰＭＯＳ電流源のＭＰ３の電流の増大は抑制される。ＰＭＯＳ差動の入力オフセット電圧も増大せず、ＡＦＣ制御アナログ出力信号の変動を低減できる。 （もっと読む）

【課題】 周波数設定者の利用形態に応じて発振周波数の設定を容易できるシンセサイザモジュールを提供する。
【解決手段】 ＣＰＵ１０は、ロータリーＳＷ１１の状態を判断し、ロータリーＳＷ１１で設定されたＣＨ番号が有効な値であれば、スイッチによる周波数設定を行い、有効な値でなければ、パワーオフ直前の最終設定周波数を再設定し、その後にシリアルバス１３から入力されたシリアル信号による周波数設定を行うものであり、ロータリーＳＷ１１による設定とシリアル信号による設定をぶつかることなく周波数設定者の利用形態に応じて適正に行うことができるシンセサイザモジュールである。 （もっと読む）

【課題】広帯域化を図ることができるプリスケーラを提供すること。
【解決手段】プリスケーラ３３は、バッファ部４１とカウンタ４３とを備える。バッファ部４１は、駆動能力が異なる複数のインバータ回路５２ａ〜５２ｃからなる初段回路５２と、直列接続された複数のインバータ回路５４ａ〜５４ｄと、帰還回路５５とを備える。初段回路５２の各インバータ回路５２ａ〜５２ｃは、第１スイッチ部５１と第２スイッチ部５３とにより、何れか１つに信号ｆｖが入力され、出力端子が後段のインバータ回路５４ａに接続され、初段回路５２における駆動能力が可変される。帰還回路５５は、電圧Ｖ１，Ｖ２により設定される抵抗として機能する。 （もっと読む）

【課題】基準周波数発振器ＤＣＸＯの発振出力信号をレベル変換器Ｌｅｖ＿Ｃｏｎｖによりレベル変換する際に発生するＤＣＸＯの発振出力信号の高調波成分によるＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振出力信号の近傍への漏れ込みによる影響を低減すること。
【解決手段】レベル変換器Ｌｅｖ＿ＣｏｎｖはＤＣＸＯの発振出力信号をレベル変換して、レベル変換信号をＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数を制御するＰＬＬ・フラクショナルシンセサイザＦｒｃｔ＿Ｓｙｎｔｈの位相比較器ＰＤＣに供給する。このＬｅｖ＿Ｃｏｎｖは、基準周波数発振器ＤＣＸＯの基準周波数信号を増幅する自己バイアス型電圧増幅器Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐを含む。自己バイアス型電圧増幅器は、結合容量Ｃ１、増幅トランジスタＱｎ５、負荷Ｑｐ５、バイアス素子Ｒ１を含み、外部電源電圧Ｖｄｄ＿ｅｘｔが変動しても、高調波成分のレベル変動を抑制する。 （もっと読む）

【課題】通常は１つの分周回路で全クロック源の分周を担う回路に対して、各クロック源に分周回路を接続して配置し、バッファ回路などの消費電力の大きい回路の割合を減らして、レイアウト的な制限からくる消費電力の増加を回避する分周回路を提供する。
【解決手段】クロック信号を生成する複数のクロック生成回路と、クロック生成回路から出力したクロック信号を分周するクロック分周回路を、クロック生成回路ごとの出力の後段に配設し、クロック分周回路ごとに分周された複数のクロック信号を入力して、１つの信号を選択する選択回路を、クロック分周回路の後段に配設する、ことを特徴とする半導体集積装置である。 （もっと読む）

【課題】広帯域の周波数帯で発振可能で、所望の周波数帯域への切替え機能を有する周波数可変シンセサイザを提供する。
【解決手段】負性抵抗を発生する能動素子部３の動作と周波数切替え制御信号とにより可変共振器２で可変の共振周波数で発振した信号を、分周比制御信号により可変分周器８で可変に分周して出力信号端子６Ａから出力する。可変共振器２は、１ないし複数のインダクタとキャパシタとスイッチ素子とからなり、スイッチ素子を切替えることにより可変の共振周波数で発振する。可変分周器８は、可変共振器２の共振周波数の（１／ｉ）、（１／２ｉ）、（１／２）^ｉまたはそれらの組み合わせで分周した周波数を出力する。インダクタに厚膜の配線金属層、裏面研磨の基板、基板から浮かした配線層のいずれかを、また、スイッチ素子にＭＥＭＳスイッチ、機械的切替え形スイッチ、ＦＥＴスイッチ、ダイオードスイッチのいずれかを使用する。 （もっと読む）

【課題】 ＶＣＯの制御端子側のインピーダンスを低くし、ＶＣＯの位相雑音特性の劣化を防ぎ、ＶＣＯの固体バラツキや温度変化に対して固有周波数を一定値に保つＶＣＯ駆動回路及び周波数シンセサイザを提供する。
【解決手段】 粗調用周波数のデジタルデータをアナログ出力する粗調用ＤＡＣ４と、微調用周波数のデジタルデータをアナログ出力する微調用ＤＡＣ６と、粗調用ＤＡＣ４からの出力のノイズを除去してＶＣＯの制御端子への入力とする応答速度の遅いＬＰＦ５と、微調用ＤＡＣ６からの出力を電圧に変換し、信号の平滑化を行う応答速度の速いＬＰＦ７と、ＬＰＦ５の入力段とＬＰＦ７の入力段とを抵抗Ｒ6 で接続し、ＬＰＦ５の出力とＬＰＦ７の出力とをコンデンサＣ8 で容量結合し、ＬＰＦ７に電圧制御手段としての可変抵抗Ｒ4 を設けたＶＣＯ駆動回路及びそれを備えた周波数シンセサイザである。 （もっと読む）

フィルタ内のオンチップ部品サイズを低減するデュアルチャージポンプおよび対応する二重信号経路を有し、低減されたループフィルタ部品を備えた位相ロックループ（ＰＬＬ）。二重経路は、電圧制御発振器内のデュアルバラクタを介して有利に結合され、ループフィルタ部品をさらに低減する。ＰＬＬは、二重経路構成を加算するために通常用いられる回路によってもたらされるノイズの欠点をなくす。
（もっと読む）

【課題】ロックさせる周波数の制御精度と処理速度とを共に擬制にすることなく、ＰＬＬ回路の構成を１つの半導体チップに集積できるようにする。
【解決手段】アップ／ダウンカウンタ５を用いた第１のロックループによって局部発振周波数の粗調整を行うとともに、Ｓ／Ｈ回路１１を用いた第２のロックループによって局部発振周波数の微調整を行うことにより、位相差に応じてコンデンサに電荷をチャージしたりポンプしたりする動作を不要とし、大容量のコンデンサを用いるＬＰＦを周波数シンセサイザから省略できるようにする。また、Ｓ／Ｈ回路１１を用いた微調整によって局部発振周波数を精度良くロックさせることができるようにするとともに、ロックさせる周波数の制御精度を上げるためにアップ／ダウンカウンタ５のビット数を大きくする必要をなくし、局部発振周波数を所望の周波数に高速にロックさせることができるようにする。 （もっと読む）

【課題】一つの位相同期回路を用いて多周波の出力信号を得ることが可能な多周波出力位相同期発振器を提供することを目的とする。
【解決手段】本発明に係る多周波出力位相同期発振器６は、外部から入力される基準信号と、後述する電圧制御発振器が出力する信号を分周した比較信号とを位相比較し位相差信号を発生する位相比較器２と、前記位相差信号の高周波成分を除去して直流電圧とするループフィルタ３と、ある一定の自走周波数を有し、前記直流電圧により発振周波数を変化させる電圧制御発振器４と、該電圧制御発振器４が出力する信号の周波数を複数の分周器のトータルで１／Ｎ分周し、前記位相比較器２に出力する分周器７、８、９、１０とにより構成する。 （もっと読む）