周波数可変シンセサイザおよび周波数可変発振器
【課題】広帯域の周波数帯で発振可能で、所望の周波数帯域への切替え機能を有する周波数可変シンセサイザを提供する。
【解決手段】負性抵抗を発生する能動素子部３の動作と周波数切替え制御信号とにより可変共振器２で可変の共振周波数で発振した信号を、分周比制御信号により可変分周器８で可変に分周して出力信号端子６Ａから出力する。可変共振器２は、１ないし複数のインダクタとキャパシタとスイッチ素子とからなり、スイッチ素子を切替えることにより可変の共振周波数で発振する。可変分周器８は、可変共振器２の共振周波数の（１／ｉ）、（１／２ｉ）、（１／２）ｉまたはそれらの組み合わせで分周した周波数を出力する。インダクタに厚膜の配線金属層、裏面研磨の基板、基板から浮かした配線層のいずれかを、また、スイッチ素子にＭＥＭＳスイッチ、機械的切替え形スイッチ、ＦＥＴスイッチ、ダイオードスイッチのいずれかを使用する。
【解決手段】負性抵抗を発生する能動素子部３の動作と周波数切替え制御信号とにより可変共振器２で可変の共振周波数で発振した信号を、分周比制御信号により可変分周器８で可変に分周して出力信号端子６Ａから出力する。可変共振器２は、１ないし複数のインダクタとキャパシタとスイッチ素子とからなり、スイッチ素子を切替えることにより可変の共振周波数で発振する。可変分周器８は、可変共振器２の共振周波数の（１／ｉ）、（１／２ｉ）、（１／２）ｉまたはそれらの組み合わせで分周した周波数を出力する。インダクタに厚膜の配線金属層、裏面研磨の基板、基板から浮かした配線層のいずれかを、また、スイッチ素子にＭＥＭＳスイッチ、機械的切替え形スイッチ、ＦＥＴスイッチ、ダイオードスイッチのいずれかを使用する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数可変シンセサイザおよび周波数可変発振器周波数可変発振器に関し、特に、複数の周波数帯域を求められる通信機器や測定器に用いられる周波数帯域切替え機能を有する周波数可変シンセサイザおよび周波数可変発振器に関する。
【背景技術】
【０００２】
従来の複数の周波数帯域に対応した周波数切替え発振装置として、例えば、非特許文献１に示すような構成がある。該非特許文献１に記載された構成は、図４１に示すように構成されている。図中、６３１は電圧制御発振器、６３２は１／３分周器、６３３，６３４は逓倍器である。この発振装置は、電圧制御発振器６３１の出力を１／３分周器６３２で１／３に分周し、その出力を逓倍器６３３で２逓倍し、さらに、その出力を逓倍器６３４で２逓倍する構成である。そして、周波数切替え制御信号入力端子６３５からの制御信号によって、逓倍器６３３の出力と、逓倍器６３４の出力とを切替え、逓倍器６３３の出力をＧＳＭ（８５０ＭＨｚ帯）として使用し、逓倍器６３４の出力をＰＣＳ（１９００ＭＨｚ帯）として使用することによって、２周波数に対応する発振装置とすることが出来る。
【非特許文献１】Rahul Magoon and Alyosha Molnar，“RF Local Oscillator Path for GSM Direct Conversion Transceiver withTrue 50％ Duty Cycle Divide byThree and Active Third Harmonic Cancellation”，2002 IEEE Radio Frequency Integrated Circuits Symposium，ｐ．２３−ｐ．２６
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、図４１に示す周波数切替え発振装置の構成例は、２周波数帯に対応することができるものの、電圧制御発振器６３１で出力可能な周波数帯が限定されているため、２周波数帯以外の周波数帯域には対応することができなく、３つ以上の複数の周波数帯域の周波数を必要とする通信機器や測定器には用いることができないという問題点があった。
【０００４】
本発明は、かかる事情に鑑みてなされたものであり、広範囲の周波数帯域で発振することが可能で、所望の周波数帯域への切替え機能を有する周波数可変シンセサイザおよび周波数可変発振器を提供することにその目的がある。
【課題を解決するための手段】
【０００５】
本発明は、前述の課題を解決するために、以下のごとき各技術手段から構成されている。
【０００６】
第１の技術手段は、それぞれ１ないし複数個のインダクタとキャパシタとスイッチ素子とからなり、前記スイッチ素子を切替えることにより可変の共振周波数で発振する可変共振器と、該可変共振器の負性抵抗を発生する能動素子部と、前記可変共振器の共振周波数を可変に分周して発振周波数として出力する可変分周器とを少なくとも含んで構成される周波数可変シンセサイザであって、前記可変共振器が、外部から入力される周波数切替え制御信号に従って前記スイッチ素子を切替えることにより共振周波数を決定し、前記可変分周器が、外部から入力される分周比制御信号に従って分周比を決定することを特徴とする。
【０００７】
第２の技術手段は、前記第１の技術手段に記載の周波数可変シンセサイザにおいて、前記可変分周器は、分周比を（１／ｉ）とし（ｉ：自然数）、前記可変共振器から入力される信号の（１／ｉ）の周波数の信号を出力することを特徴とする。
【０００８】
第３の技術手段は、前記第１の技術手段に記載の周波数可変シンセサイザにおいて、前記可変分周器が、分周比を（１／２ｉ）とし（ｉ：自然数）、前記可変共振器から入力される信号の（１／２ｉ）の周波数の信号を出力することを特徴とする。
【０００９】
第４の技術手段は、前記第１の技術手段に記載の周波数可変シンセサイザにおいて、前記可変分周器が、分周比を（１／２）ｉとし（ｉ：自然数）、前記可変共振器から入力される信号の（１／２）ｉの周波数の信号を出力することを特徴とする。
【００１０】
第５の技術手段は、前記第２ないし第４の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変分周器として、分周比が（１／ｉ）、（１／２ｊ）、（１／２）ｋの可変分周器（ｉ，ｊ，ｋ：自然数）のうち、任意の組み合わせの可変分周器を縦列に多段接続して構成していることを特徴とする。
【００１１】
第６の技術手段は、前記第２ないし第５の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変分周器として、さらに（１／２）分周器を最後段の分周器として縦列に接続して構成していることを特徴とする請求項５に記載の周波数可変シンセサイザ。
【００１２】
第７の技術手段は、前記第１ないし６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、１個のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｍ−１）個のスイッチ素子とからなり、ｍ個の前記キャパシタそれぞれの一端を、１個の前記インダクタの一端に接続し、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端を、前記インダクタの他端に接続し、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記スイッチ素子それぞれの他端を、１個の前記インダクタの他端に接続して構成され、前記周波数切替え制御信号により、（ｍ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００１３】
第８の技術手段は、前記第１ないし６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタそれぞれの一端を、１個の前記キャパシタの一端に接続し、ｎ個の前記インダクタのうち、いずれか１個のインダクタの他端を、前記キャパシタの他端に接続し、残りの(ｎ−１)個の前記インダクタそれぞれの他端を、（ｎ−１）個の前記スイッチ素子それぞれの一端に１個ずつ接続し、（ｎ−１）個の前記スイッチ素子それぞれの他端を、１個の前記キャパシタの他端に接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００１４】
第９の技術手段は、前記第１ないし６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの一端とｍ個の前記キャパシタの一端とをすべて接続し、ｎ個の前記インダクタのうち、いずれか１個の特定のインダクタの他端を、ｍ個の前記キャパシタのうちのいずれか１個の特定のキャパシタの他端に接続し、かつ、残りの(ｎ−１)個の前記インダクタそれぞれの他端を、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの一端に１個ずつ接続し、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｎ−１）個の前記インダクタ側スイッチ素子および（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、１個の前記特定のインダクタおよび１個の前記特定のキャパシタの他端に接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００１５】
第１０の技術手段は、前記第１ないし６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、１個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、ｎ個の前記インダクタのうち、（ｎ−１）個のインダクタそれぞれと（ｎ−１）個の前記スイッチ素子それぞれとを１個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００１６】
第１１の技術手段は、前記第１ないし６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、１個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、（ｎ−１）個の前記スイッチ素子それぞれの一端を、１個の前記キャパシタの一端に接続し、（ｎ−１）個の前記スイッチ素子それぞれの他端を、ｎ個の前記インダクタを順次直列に接続しているインダクタ同士の（ｎ−１）個の接続点それぞれに１個ずつ接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００１７】
第１２の技術手段は、前記第１ないし６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、ｍ個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端に接続し、かつ、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、ｎ個の前記インダクタのうち、（ｎ−１）個のインダクタそれぞれと（ｎ−１）個の前記インダクタ側スイッチ素子それぞれとを１個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００１８】
第１３の技術手段は、前記第１ないし６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、ｍ個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端に接続し、かつ、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの一端を、ｍ個の前記キャパシタすべての一端に接続し、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの他端を、ｎ個の前記インダクタを順次直列に接続しているインダクタ同士の（ｎ−１）個の接続点それぞれに１個ずつ接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００１９】
第１４の技術手段は、前記第１ないし１３の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記インダクタとして、配線金属層の膜厚が厚い構成もしくは基板の裏面を研磨した構成もしくは配線層を基板から浮かした構成のいずれかの構成からなるインダクタを使用することを特徴とする。
【００２０】
第１５の技術手段は、前記第１ないし１４の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記スイッチ素子として、ＭＥＭＳスイッチもしくは機械的切替え形スイッチもしくはＦＥＴスイッチもしくはダイオードスイッチのいずれかを使用することを特徴とする。
【００２１】
第１６の技術手段は、前記第１ないし１５の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記能動素子部が、トランジスタもしくはＦＥＴを使用して構成されていることを特徴とする。
【００２２】
第１７の技術手段は、前記第１ないし１６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記周波数切替え制御信号により、少なくともＡ
Ｈｚ（Ａ：任意の周波数）から２Ａ Ｈｚまでの少なくとも１オクターブに亘って、連続的に発振周波数を切替えることができ、切替えたｎ番目の発振周波数帯の比帯域をＢｎとしたとき、
【００２３】
【数２】
を満足する１ないし複数の前記インダクタ、前記キャパシタ、前記スイッチ素子を備えていることを特徴とする。
【００２４】
第１８の技術手段は、前記第１ないし１６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記周波数切替え制御信号により、少なくともＡ
Ｈｚ（Ａ：任意の周波数）から２Ａ Ｈｚまでの少なくとも１オクターブに亘る周波数帯において、発振周波数を切替えることにより、外部から指定した所要周波数帯域の信号を出力する１ないし複数の前記インダクタ、前記キャパシタ、前記スイッチ素子を備えていることを特徴とする。
【００２５】
第１９の技術手段は、前記第１ないし１８の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変共振器から出力される共振周波数をそのまま発振周波数として出力するように、前記可変分周器をバイパスするバイパス回路をさらに備えていることを特徴とする。
【００２６】
第２０の技術手段は、それぞれ１ないし複数個のインダクタとキャパシタとスイッチ素子とからなり、前記スイッチ素子を切替えることにより可変の共振周波数で発振する可変共振器と、該可変共振器の負性抵抗を発生する能動素子部とを少なくとも含んで構成される周波数可変発振器であって、前記可変共振器が、外部から入力される周波数切替え制御信号に従って前記スイッチ素子を切替えることにより共振周波数を決定することを特徴とする。
【００２７】
第２１の技術手段は、前記第２０の技術手段に記載の周波数可変発振器において、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、１個のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｍ−１）個のスイッチ素子とからなり、ｍ個の前記キャパシタそれぞれの一端を、１個の前記インダクタの一端に接続し、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端を、前記インダクタの他端に接続し、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記スイッチ素子それぞれの他端を、１個の前記インダクタの他端に接続して構成され、前記周波数切替え制御信号により、（ｍ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００２８】
第２２の技術手段は、前記第２０の技術手段に記載の周波数可変発振器において、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタそれぞれの一端を、１個の前記キャパシタの一端に接続し、ｎ個の前記インダクタのうち、いずれか１個のインダクタの他端を、前記キャパシタの他端に接続し、残りの(ｎ−１)個の前記インダクタそれぞれの他端を、（ｎ−１）個の前記スイッチ素子それぞれの一端に１個ずつ接続し、（ｎ−１）個の前記スイッチ素子それぞれの他端を、１個の前記キャパシタの他端に接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００２９】
第２３の技術手段は、前記第２０の技術手段に記載の周波数可変発振器において、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの一端とｍ個の前記キャパシタの一端とをすべて接続し、ｎ個の前記インダクタのうち、いずれか１個の特定のインダクタの他端を、ｍ個の前記キャパシタのうちのいずれか１個の特定のキャパシタの他端に接続し、かつ、残りの(ｎ−１)個の前記インダクタそれぞれの他端を、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの一端に１個ずつ接続し、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｎ−１）個の前記インダクタ側スイッチ素子および（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、１個の前記特定のインダクタおよび１個の前記特定のキャパシタの他端に接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００３０】
第２４の技術手段は、前記第２０の技術手段に記載の周波数可変発振器において、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、１個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、ｎ個の前記インダクタのうち、（ｎ−１）個のインダクタそれぞれと（ｎ−１）個の前記スイッチ素子それぞれとを１個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００３１】
第２５の技術手段は、前記第２０の技術手段に記載の周波数可変発振器において、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、１個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、（ｎ−１）個の前記スイッチ素子それぞれの一端を、１個の前記キャパシタの一端に接続し、（ｎ−１）個の前記スイッチ素子それぞれの他端を、ｎ個の前記インダクタを順次直列に接続しているインダクタ同士の（ｎ−１）個の接続点それぞれに１個ずつ接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００３２】
第２６の技術手段は、前記第２０の技術手段に記載の周波数可変発振器において、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、ｍ個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端に接続し、かつ、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、ｎ個の前記インダクタのうち、（ｎ−１）個のインダクタそれぞれと（ｎ−１）個の前記インダクタ側スイッチ素子それぞれとを１個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００３３】
第２７の技術手段は、前記第２０の技術手段に記載の周波数可変発振器において、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、ｍ個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端に接続し、かつ、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの一端を、ｍ個の前記キャパシタすべての一端に接続し、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの他端を、ｎ個の前記インダクタを順次直列に接続しているインダクタ同士の（ｎ−１）個の接続点それぞれに１個ずつ接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００３４】
第２８の技術手段は、前記第２０ないし２７の技術手段のいずれかに記載の周波数可変発振器において、前記インダクタとして、配線金属層の膜厚が厚い構成もしくは基板の裏面を研磨した構成もしくは配線層を基板から浮かした構成のいずれかの構成からなるインダクタを使用することを特徴とする。
【００３５】
第２９の技術手段は、前記第２０ないし２８の技術手段のいずれかに記載の周波数可変発振器において、前記スイッチ素子として、ＭＥＭＳスイッチもしくは機械的切替え形スイッチもしくはＦＥＴスイッチもしくはダイオードスイッチのいずれかを使用することを特徴とする。
【００３６】
第３０の技術手段は、前記第２０ないし２９の技術手段のいずれかに記載の周波数可変発振器において、前記能動素子部が、トランジスタもしくはＦＥＴを使用して構成されていることを特徴とする。
【発明の効果】
【００３７】
本発明の周波数可変シンセサイザによれば、可変共振器の共振周波数の切替えおよび可変分周器の分周比の切替えを可能とする構成を採用しているので、Ａ×（１／２ｉ）
ＨｚあるいはＡ×（１／２）ｉ
Ｈｚ（ｉ：自然数）から２Ａ Ｈｚまでの広い周波数帯の信号を出力することが可能である。
【００３８】
すなわち、本発明の周波数可変シンセサイザは、共振器の構成要素である１ないし複数のインダクタあるいはキャパシタをスイッチ素子によって同時にまたはいずれか一方を指定した個数分切替える可変共振器と該可変共振器の負性抵抗を発生する能動素子部と、該可変共振器で発振した共振周波数を指定した分周比で分周する可変分周器とから構成され、外部からの制御信号によって、該可変共振器の共振周波数を変化させ、さらに、該可変分周器の分周比を変化させることにより、広範囲の周波数帯の信号を可変に出力することを可能とし、従来の周波数可変発振器に比し、より広帯域化を実現することができるという効果が得られる。
【００３９】
また、本発明の周波数可変発振器によれば、１ないし複数のインダクタあるいはキャパシタをスイッチ素子によって同時にまたはいずれか一方を指定した個数分切替える構成を有しており、外部からの制御信号によって、その発振周波数を広範囲に亘って所望の周波数帯の信号を可変に出力することができるという効果が得られる。
【発明を実施するための最良の形態】
【００４０】
以下に、本発明に係る周波数可変シンセサイザおよび周波数可変発振器の最良の実施形態について、その一例を、図面を参照しながら詳細に説明する。
【００４１】
［第１の実施形態］
図１は、本発明の第１の実施形態の周波数可変シンセサイザの構成を示すブロック図である。図１に示す周波数可変シンセサイザ１Ａにおいて、１は周波数可変発振器、２は可変共振器、３は能動素子部、４は周波数切替え制御信号入力端子、５はバイアス端子、６，６Ａは出力信号端子、７は制御信号入力端子、８は可変分周器、８Ａは分周比制御信号入力端子である。なお、周波数可変発振器１は、可変共振器２と能動素子部３とを含んで構成されている。また、出力信号端子６は、周波数可変発振器１から出力される出力信号の端子であって、その出力が可変分周器８に入力される端子であり、出力信号端子６Ａは、周波数可変発振器１Ａから発振周波数として出力される最終的な出力信号の端子であって、可変分周器８から出力される信号の端子である。
【００４２】
ここで、周波数可変発振器１Ａの動作について説明する。周波数可変発振器１への電源は、バイアス端子５を介して印加される。可変共振器２の共振周波数は、周波数切替え制御信号入力端子４を介して入力される周波数切替え制御信号により切替えられる。制御信号入力端子７を介して入力される同期信号により、周波数可変発振器１にロックをかけ、周波数の安定化を図り、出力信号端子６より、安定した出力信号を出力する。周波数可変発振器１は、可変共振器２に対する負性抵抗を発生する能動素子部３の動作とあいまって、Ａ Ｈｚ（Ａ：任意の周波数）から２Ａ
Ｈｚまでの周波数帯の信号を出力信号端子６から出力することが可能である。
【００４３】
出力信号端子６より出力された周波数可変発振器１の出力信号は、分周せずにそのまま出力する場合も含め、分周比制御信号入力端子８Ａから入力された分周比制御信号により分周比（１／２ｉ）（ｉ：自然数）を変化させることが可能な可変分周器８に入力され、可変分周器８により、周波数可変発振器１の出力信号の（１／２ｉ）の周波数の信号を出力することが可能であるので、第１の実施形態の周波数可変シンセサイザ１Ａは、Ａ×（１／２ｉ） Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力信号端子６Ａから出力することが可能である。
【００４４】
以上のように、可変分周器８により、周波数可変発振器１からの出力信号を可変分周することにより、周波数可変シンセサイザ１Ａは、Ａ×（１／２ｉ）
Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
【００４５】
図２は、本発明の第１の実施形態に基づく周波数可変シンセサイザの具体例を示すブロック図である。図１に示す周波数可変シンセサイザ１０において、１１は周波数可変発振器、１２は可変共振器、１３は能動素子部、１４は周波数切替え制御信号入力端子、１５はバイアス端子、１６，１６Ａは出力信号端子、１７は制御信号入力端子、１８は可変分周器、１８Ａは分周比制御信号入力端子、１９はＰＬＬ回路である。なお、周波数可変発振器１１は、可変共振器１２と能動素子部１３とを含んで構成されている。また、出力信号端子１６は、周波数可変発振器１１から出力される出力信号の端子であって、その出力が可変分周器１８に入力される端子であり、出力信号端子１６Ａは、周波数可変シンセサイザ１０から発振周波数として出力される最終的な出力信号の端子であって、可変分周器１８から出力される信号の端子である。
【００４６】
ここで、周波数可変シンセサイザ１０の動作について説明する。周波数可変発振器１１への電源は、バイアス端子１５を介して印加される。可変共振器１２の共振周波数は、周波数切替え制御信号入力端子１４を介して入力される周波数切替え制御信号により切替えられる。周波数可変発振器１１は、可変共振器１２に対する負性抵抗を発生する能動素子部１３の動作とあいまって、Ａ Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力信号端子１６から出力することが可能である。
【００４７】
周波数可変発振器１１の出力信号端子１６からの出力信号は、可変分周器１８で、分周比制御信号入力端子１８Ａから入力された分周比制御信号に従って（１／２ｉ）の周波数に分周されて、周波数可変シンセサイザ１０の出力信号として出力信号端子１６Ａから出力される。従って、可変共振器１２すなわち周波数可変発振器１１は、Ａ
Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力することが可能であるので、可変分周器１８すなわち周波数可変シンセサイザ１０は、Ａ×（１／２ｉ）
Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力信号端子１６Ａから出力することが可能である。
【００４８】
可変分周器１８で出力された（１／２ｉ）以下の分周比の分周信号は、ＰＬＬ回路１９に入力され、位相比較、フィルタリングされた後、ＰＬＬ回路１９から同期信号として出力される。ＰＬＬ回路１９から出力された同期信号は、周波数可変発振器１１の制御信号入力端子１７に入力され、周波数可変発振器１１にロックをかけ、周波数の安定化を図っている。
【００４９】
以上のように、可変分周器１８により、周波数可変発振器１１からの出力信号を可変分周することにより、周波数可変シンセサイザ１０は、Ａ×（１／２ｉ）
Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
【００５０】
［第２の実施形態］
図３は、本発明の第２の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図３に示す可変共振器２０において、２１はインダクタ、２２，２３，…，２４は可変容量素子、２５，…，２６はスイッチ素子である。可変容量素子２２，２３，…，２４は、合計ｍ個（ｍ：自然数）の可変容量素子を示し、スイッチ素子２５，…，２６は、合計（ｍ−１）個のスイッチ素子を示している。
【００５１】
ここで、可変共振器２０の動作について説明する。インダクタ２１のインダクタンスをＬ１、可変容量素子２２の容量値をＣ１、可変容量素子２３の容量値をＣ２、…、可変容量素子２４の容量値をＣｍ、とし、スイッチ素子２５，…，２６は、オン時は無損失、オフ時は完全アイソレーションと仮定する。
【００５２】
スイッチ素子２５，…，２６がすべてオフのとき、可変共振器２０の共振周波数は
【００５３】
【数３】
となる。次に、スイッチ素子２５をオンにすると、可変共振器２０の共振周波数は、
【００５４】
【数４】
となり、共振周波数が低くなる。さらに、スイッチ素子２６までをすべてオンにすると、可変共振器２０の共振周波数は、
【００５５】
【数５】
となり、共振周波数がさらに低くなる。
【００５６】
以上のように、スイッチ素子２５，…，２６をオンオフすることにより、可変共振器２０の共振周波数を切替えることが出来る。
【００５７】
図４は、本発明の第２の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。図４に示す差動ＬＣ発振器３０において、３１，３２は出力信号端子、３３はバイアス端子、３４はチューニング端子、３５，３６はトランジスタ、３７は電流源、３８，３９はインダクタ、４０，４１，４２，４３は可変容量素子、４４，４５はスイッチ素子である。
【００５８】
図４の差動ＬＣ発振器３０は、可変共振器として、図３に示す可変共振器２０の（ｍ＝２）の場合を使用したものであり、能動素子部をトランジスタ３５，３６によって構成している。従って、スイッチ素子４４，４５をオンオフすることにより、図３に示す可変共振器２０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００５９】
図５は、本発明の第２の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。図５に示す差動ＬＣ発振器５０において、５１，５２は出力信号端子、５３はバイアス端子、５４はチューニング端子、５５，５６は（ＭＯＳ）ＦＥＴ，５７は電流源、５８，５９はインダクタ、６０，６１，６２，６３は可変容量素子、６４，６５はスイッチ素子である。図４の差動ＬＣ発振器３０のトランジスタ３５，３６の代わりに、（ＭＯＳ）ＦＥＴ５５，５６を用いて構成している。
【００６０】
図５の差動ＬＣ発振器５０も、可変共振器として、図３に示す可変共振器２０の（ｍ＝２）の場合を使用したものである。従って、スイッチ素子６４，６５をオンオフすることにより、図３に示す可変共振器２０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００６１】
図６は、本発明の第２の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図６に示す差動ＬＣ発振器７０において、７１，７２は出力信号端子、７３はバイアス端子、７４はチューニング端子、７５，７６は（ＭＯＳ）ＦＥＴ、７７は電流源、７８，７９はインダクタ、８０,８１，８２，８３は可変容量素子、８４，８５はスイッチ素子である。図５の差動ＬＣ発振器５０の電流源５７をバイアス端子７３側に移して、電流源７７として構成している。
【００６２】
図６の差動ＬＣ発振器７０も、可変共振器として、図３に示す可変共振器２０の（ｍ＝２）の場合を使用したものである。従って、スイッチ素子８４，８５をオンオフすることにより、図３に示す可変共振器２０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００６３】
図７は、本発明の第２の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図７に示す差動ＬＣ発振器９０において、９１，９２は出力信号端子、９３はバイアス端子、９４はチューニング端子、９５，９６は（ＭＯＳ）ＦＥＴ，９７，９８は電流源、９９はインダクタ、１００，１０１，１０２，１０３は可変容量素子、１０４，１０５はスイッチ素子である。図６の差動ＬＣ発振器７０の電流源７７とインダクタ７８，７９との構成を変更して、２つの電流源９７，９８と１つのインダクタ９９として構成している。
【００６４】
図７の差動ＬＣ発振器９０も、可変共振器として、図３に示す可変共振器２０の（ｍ＝２）の場合を使用したものである。従って、スイッチ素子１０４，１０５をオンオフすることにより、図３に示す可変共振器２０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００６５】
［第３の実施形態］
図８は、本発明の第３の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図８に示す可変共振器１１０において、１１１は可変容量素子、１１２，１１３，…，１１４はインダクタ、１１５，…，１１６はスイッチ素子である。インダクタ１１２，１１３，…，１１４は、合計ｎ個（ｎ：自然数）のインダクタを示し、スイッチ素子１１５，…，１１６は、合計（ｎ−１）個のスイッチ素子を示している。
【００６６】
ここで、可変共振器１１０の動作について説明する。可変容量素子１１１の容量値をＣ１、インダクタ１１２のインダクタンスをＬ１、インダクタ１１３のインダクタンスをＬ２、…、インダクタ１１４のインダクタンスをＬｎ、とし、スイッチ素子１１５，…，１１６は、オン時は無損失、オフ時は完全アイソレーションと仮定する。
【００６７】
スイッチ素子１１５，…，１１６がすべてオフのとき、可変共振器１１０の共振周波数は、
【００６８】
【数６】
となる。次に、スイッチ素子１１５をオンにすると、可変共振器１１０の共振周波数は
【００６９】
【数７】
となり、共振周波数が高くなる。さらに、スイッチ素子１１６までをすべてオンにすると、可変共振器１１０の共振周波数は、
【００７０】
【数８】
となり、共振周波数がさらに高くなる。
【００７１】
以上のように、スイッチ素子１１５，…，１１６をオンオフすることにより、可変共振器１１０の共振周波数を切替えることが出来る。
【００７２】
図９は、本発明の第３の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。図９に示す差動ＬＣ発振器１２０において、１２１，１２２は出力信号端子、１２３はバイアス端子、１２４はチューニング端子、１２５，１２６はトランジスタ、１２７は電流源、１２８，１２９，１３０，１３１はインダクタ、１３２，１３３は可変容量素子、１３４，１３５はスイッチ素子である。
【００７３】
図９の差動ＬＣ発振器１２０は、可変共振器として、図８に示す可変共振器１１０の（ｎ＝２）の場合を使用したものであり、能動素子部をトランジスタ１２５，１２６によって構成している。従って、スイッチ素子１３４，１３５をオンオフすることにより、図８に示す可変共振器１１０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００７４】
図１０は、本発明の第３の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。図１０に示す差動ＬＣ発振器１４０において、１４１，１４２は出力信号端子、１４３はバイアス端子、１４４はチューニング端子、１４５，１４６は（ＭＯＳ）ＦＥＴ、１４７は電流源、１４８，１４９，１５０，１５１はインダクタ、１５２，１５３は可変容量素子、１５４，１５５はスイッチ素子である。図９の差動ＬＣ発振器１２０のトランジスタ１２５，１２６の代わりに、（ＭＯＳ）ＦＥＴ１４５，１４６を用いて構成している。
【００７５】
図１０の差動ＬＣ発振器１４０も、可変共振器として、図８に示す可変共振器１１０の（ｎ＝２）の場合を使用したものである。従って、スイッチ素子１５４，１５５をオンオフすることにより、図８に示す可変共振器１１０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００７６】
図１１は、本発明の第３の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図１１に示す差動ＬＣ発振器１６０において、１６１，１６２は出力信号端子、１６３はバイアス端子、１６４はチューニング端子、１６５，１６６は（ＭＯＳ）ＦＥＴ、１６７は電流源、１６８,１６９，１７０，１７１はインダクタ、１７２，１７３は可変容量素子、１７４，１７５はスイッチ素子である。図１０の差動ＬＣ発振器１４０の電流源１４７をバイアス端子１６３側に移して、電流源１６７として構成している。
【００７７】
図１１の差動ＬＣ発振器１６０も、可変共振器として、図８に示す可変共振器１１０の（ｎ＝２）の場合を使用したものである。従って、スイッチ素子１７４，１７５をオンオフすることにより、図８に示す可変共振器１１０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００７８】
図１２は、本発明の第３の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図１２に示す差動ＬＣ発振器１８０において、１８１，１８２は出力信号端子、１８３はバイアス端子、１８４はチューニング端子、１８５，１８６は（ＭＯＳ）ＦＥＴ、１８７，１８８は電流源、１８９，１９０はインダクタ、１９１，１９２は可変容量素子、１９３はスイッチ素子である。図１１の差動ＬＣ発振器１６０の電流源１６７とインダクタ１６８，１６９，１７０，１７１との構成を変更して、２つの電流源１８７，１８８と２つのインダクタ１８９,１９０として構成している。
【００７９】
図１２の差動ＬＣ発振器１８０も、可変共振器として、図８に示す可変共振器１１０の（ｎ＝２）の場合を使用したものである。従って、スイッチ素子１９３をオンオフすることにより、図８に示す可変共振器１１０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００８０】
［第４の実施形態］
図１３は、本発明の第４の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図１３に示す可変共振器２００において、２０１，２０２，…，２０３はインダクタ、２０４，２０５，…，２０６は可変容量素子、２０７，…，２０８，２０９，…，２１０はスイッチ素子である。インダクタ２０１，２０２，…，２０３は、合計ｎ個（ｎ：自然数）のインダクタを示し、スイッチ素子２０７，…，２０８は、合計（ｎ−１）個のインダクタ側スイッチ素子を示している。また、可変容量素子２０４，２０５，…，２０６は、合計ｍ個（ｍ：自然数）の可変容量素子を示し、スイッチ素子２０９，…，２１０は、合計（ｍ−１）個のキャパシタ側スイッチ素子を示している。
【００８１】
ここで、可変共振器２００の動作について説明する。インダクタ２０１のインダクタンスをＬ１、インダクタ２０２のインダクタンスをＬ２、…、インダクタ２０３のインダクタンスをＬｎ、可変容量素子２０４の容量値をＣ１、可変容量素子２０５の容量値をＣ２、…、可変容量素子２０６の容量値をＣｍ、とし、スイッチ素子２０７，…，２０８，２０９，…，２１０は、オン時は無損失、オフ時は完全アイソレーションと仮定する。
【００８２】
スイッチ素子２０７，…，２０８，２０９，…，２１０がすべてオフのとき、可変共振器２００の共振周波数は、
【００８３】
【数９】
となる。次に、スイッチ素子２０７をオンにすると、可変共振器２００の共振周波数は、
【００８４】
【数１０】
となり、共振周波数が高くなる。さらに、スイッチ素子２０８までをすべてオンにすると、可変共振器２００の共振周波数は、
【００８５】
【数１１】
となり、共振周波数がさらに高くなる。
【００８６】
一方、スイッチ素子２０７，…，２０８をすべてオフにして、スイッチ素子２０９をオンにすると、可変共振器の共振周波数は、
【００８７】
【数１２】
となり、共振周波数が低くなる。さらに、スイッチ素子２０９，…，２１０をすべてオンにすると、可変共振器２００の共振周波数は、
【００８８】
【数１３】
となり、共振周波数がさらに低くなる。
【００８９】
以上のように、スイッチ素子２０７，…，２０８，２０９，…，２１０を任意にオンオフさせることにより、可変共振器の共振周波数を任意に切替えることが可能となる。
【００９０】
図１４は、本発明の第４の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。図１４に示す差動ＬＣ発振器２１０Ａにおいて、２１１，２１２は出力信号端子、２１３はバイアス端子、２１４はチューニング端子、２１５，２１６はトランジスタ、２１７は電流源、２１８，２１９，２２０，２２１はインダクタ、２２２，２２３，２２４，２２５は可変容量素子、２２６，２２７，２２８，２２９はスイッチ素子である。
【００９１】
図１４の差動ＬＣ発振器２１０Ａは、可変共振器として、図１３に示す可変共振器２００の（ｎ＝２，ｍ＝２）の場合を使用したものであり、能動素子部をトランジスタ２１５，２１６によって構成している。従って、スイッチ素子２２６，２２７，２２８，２２９をオンオフすることにより、図１３に示す可変共振器２００の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００９２】
図１５は、本発明の第４の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。図１５に示す差動ＬＣ発振器２３０において、２３１，２３２は出力信号端子、２３３はバイアス端子、２３４はチューニング端子、２３５，２３６は（ＭＯＳ）ＦＥＴ，２３７は電流源、２３８，２３９，２４０，２４１はインダクタ、２４２，２４３，２４４，２４５は可変容量素子、２４６，２４７，２４８，２４９はスイッチ素子である。図１４の差動ＬＣ発振器２１０Ａのトランジスタ２１５，２１６の代わりに、（ＭＯＳ）ＦＥＴ２３５，２３６を用いて構成している。
【００９３】
図１５の差動ＬＣ発振器２３０も、可変共振器として、図１３に示す可変共振器２００の（ｎ＝２，ｍ＝２）の場合を使用したものである。従って、スイッチ素子２４６，２４７，２４８，２４９をオンオフすることにより、図１３に示す可変共振器２００の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００９４】
図１６は、本発明の第４の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図１６に示す差動ＬＣ発振器２５０において、２５１，２５２は出力信号端子、２５３はバイアス端子、２５４はチューニング端子、２５５，２５６は（ＭＯＳ）ＦＥＴ、２５７は電流源、２５８，２５９，２６０，２６１はインダクタ、２６２，２６３，２６４，２６５は可変容量素子、２６６，２６７，２６８，２６９はスイッチ素子である。図１５の差動ＬＣ発振器２３０の電流源２３７をバイアス端子２５３側に移して、電流源２５７として構成している。
【００９５】
図１６の差動ＬＣ発振器２５０も、可変共振器として、図１３に示す可変共振器２００の（ｎ＝２，ｍ＝２）の場合を使用したものである。従って、スイッチ素子２６６，２６７，２６８，２６９をオンオフすることにより、図１３に示す可変共振器２００の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００９６】
図１７は、本発明の第４の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図１７に示す差動ＬＣ発振器２７０において、２７１，２７２は出力信号端子、２７３はバイアス端子、２７４はチューニング端子、２７５，２７６は（ＭＯＳ）ＦＥＴ、２７７，２７８は電流源、２７９，２８０はインダクタ、２８１，２８２，２８３，２８４は可変容量素子、２８５，２８６，２８７はスイッチ素子である。図１６の差動ＬＣ発振器２５０の電流源２５７とインダクタ２５８，２５９，２６０，２６１との構成を変更して、２つの電流源２７７，２７８と２つのインダクタ２７９,２８０として構成している。
【００９７】
図１７の差動ＬＣ発振器２７０も、可変共振器として、図１３に示す可変共振器２００の（ｎ＝２，ｍ＝２）の場合を使用したものである。従って、スイッチ素子２８５,２８６,２８７をオンオフすることにより、図１３に示す可変共振器２００の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００９８】
［第５の実施形態］
図１８は、本発明の第５の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図１８に示す可変共振器２９０において、２９１は可変容量素子、２９２，２９３，…，２９４はインダクタ、２９５，…，２９６はスイッチ素子である。インダクタ２９２，２９３，…，２９４は、合計ｎ個（ｎ：自然数）のインダクタを示し、スイッチ素子２９５，…，２９６は、合計（ｎ−１）個のスイッチ素子を示している。
【００９９】
ここで、可変共振器２９０の動作について説明する。可変容量素子２９１の容量値をＣ１、インダクタ２９２のインダクタンスをＬ１、インダクタ２９３のインダクタンスをＬ２、…、インダクタ２９４のインダクタンスをＬｎ、とし、スイッチ素子２９５，…，２９６は、オン時は無損失、オフ時は完全アイソレーションと仮定する。
【０１００】
スイッチ素子２９５，…，２９６がすべてオンのとき、可変共振器２９０の共振周波数は、
【０１０１】
【数１４】
となる。次に、スイッチ素子２９５をオフにすると、可変共振器２９０の共振周波数は、
【０１０２】
【数１５】
となり、共振周波数が低くなる。さらに、スイッチ素子２９６までをすべてオフにすると、可変共振器２９０の共振周波数は
【０１０３】
【数１６】
となり、共振周波数がさらに低くなる。
【０１０４】
以上のように、スイッチ素子２９５，…，２９６を任意にオンオフさせることにより、可変共振器２９０の共振周波数を任意に切替えることが可能となる。
【０１０５】
図１９は、本発明の第５の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。図１９に示す差動ＬＣ発振器３００において、３０１，３０２は出力信号端子、３０３はバイアス端子、３０４はチューニング端子、３０５，３０６はトランジスタ、３０７は電流源、３０８，３０９，３１０，３１１はインダクタ、３１２，３１３は可変容量素子、３１４，３１５はスイッチ素子である。
【０１０６】
図１９の差動ＬＣ発振器３００は、可変共振器として、図１８に示す可変共振器２９０の（ｎ＝２）の場合を使用したものであり、能動素子部をトランジスタ３０５，３０６によって構成している。従って、スイッチ素子３１４，３１５をオンオフすることにより、図１８に示す可変共振器２９０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１０７】
図２０は、本発明の第５の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。図２０に示す差動ＬＣ発振器３２０において、３２１、３２２は出力信号端子、３２３はバイアス端子、３２４はチューニング端子、３２５，３２６は（ＭＯＳ）ＦＥＴ、３２７は電流源、３２８，３２９，３３０，３３１はインダクタ、３３２，３３３は可変容量素子、３３４，３３５はスイッチ素子である。図１９の差動ＬＣ発振器３００のトランジスタ３０５，３０６の代わりに、（ＭＯＳ）ＦＥＴ３２５，３２６を用いて構成している。
【０１０８】
図２０の差動ＬＣ発振器３２０も、可変共振器として、図１８に示す可変共振器２９０の（ｎ＝２）の場合を使用したものである。従って、スイッチ素子３３４，３３５をオンオフすることにより、図１８に示す可変共振器２９０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１０９】
図２１は、本発明の第５の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図２１に示す差動ＬＣ発振器３４０において、３４１，３４２は出力信号端子、３４３はバイアス端子、３４４はチューニング端子、３４５，３４６は（ＭＯＳ）ＦＥＴ、３４７は電流源、３４８，３４９，３５０，３５１はインダクタ、３５２，３５３は可変容量素子、３５４，３５５はスイッチ素子である。図２０の差動ＬＣ発振器３２０の電流源３２７をバイアス端子３４３側に移して、電流源３４７として構成している。
【０１１０】
図２１の差動ＬＣ発振器３４０も、可変共振器として、図１８に示す可変共振器２９０の（ｎ＝２）の場合を使用したものである。従って、スイッチ素子３５４，３５５をオンオフすることにより、図１８に示す可変共振器２９０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１１１】
［第６の実施形態］
図２２は、本発明の第６の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図２２に示す可変共振器３６０において、３６１は可変容量素子、３６２，３６３，…，３６４はインダクタ、３６５，３６６，…，３６７はスイッチ素子である。インダクタ３６２，３６３，…，３６４は、合計ｎ個（ｎ：自然数）のインダクタを示し、スイッチ素子３６５，３６６，…，３６７は、合計（ｎ−１）個のスイッチ素子を示している。
【０１１２】
ここで、可変共振器３６０の動作について説明する。可変容量素子３６１の容量値をＣ１、インダクタ３６２のインダクタンスをＬ１、インダクタ３６３のインダクタンスをＬ２、インダクタ３６４のインダクタンスをＬｎ、とし、スイッチ素子３６５，３６６，…，３６７は、オン時は無損失、オフ時は完全アイソレーションと仮定する。
【０１１３】
スイッチ素子３６５，３６６，…，３６７がすべてオフのとき、可変共振器３６０の共振周波数は、
【０１１４】
【数１７】
となる。次に、スイッチ素子３６５をオンにすると、可変共振器３６０の共振周波数は、
【０１１５】
【数１８】
となり、共振周波数が高くなる。さらに、スイッチ素子３６７までをすべてオンにすると、可変共振器３６０の共振周波数は、
【０１１６】
【数１９】
となり、共振周波数がさらに高くなる。
【０１１７】
以上のように、スイッチ素子３６５，３６６，…，３６７を任意にオンオフさせることにより、可変共振器３６０の共振周波数を任意に切替えることが可能となる。
【０１１８】
図２３は、本発明の第６の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。図２３に示す差動ＬＣ発振器３７０において、３７１，３７２は出力信号端子、３７３はバイアス端子、３７４はチューニング端子、３７５，３７６はトランジスタ、３７７は電流源、３７８，３７９，３８０，３８１はインダクタ、３８２，３８３は可変容量素子、３８４，３８５はスイッチ素子である。
【０１１９】
図２３の差動ＬＣ発振器３７０は、可変共振器として、図２２に示す可変共振器３６０の（ｎ＝２）の場合を使用したものであり、能動素子部をトランジスタ３７５，３７６によって構成している。従って、スイッチ素子３８４，３８５をオンオフすることにより、図２２に示す可変共振器３６０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１２０】
図２４は、本発明の第６の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。図２４に示す差動ＬＣ発振器３９０において、３９１，３９２は出力信号端子、３９３はバイアス端子、３９４はチューニング端子、３９５，３９６は（ＭＯＳ）ＦＥＴ、３９７は電流源、３９８，３９９，４００，４０１はインダクタ、４０２，４０３は可変容量素子、４０４，４０５はスイッチ素子である。図２３の差動ＬＣ発振器３７０のトランジスタ３７５，３７６の代わりに、（ＭＯＳ）ＦＥＴ３９５，３９６を用いて構成している。
【０１２１】
図２４の差動ＬＣ発振器３９０も、可変共振器として、図２２に示す可変共振器３６０の（ｎ＝２）の場合を使用したものである。従って、スイッチ素子４０４，４０５をオンオフすることにより、図２２に示す可変共振器３６０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１２２】
図２５は、本発明の第６の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図２５に示す差動ＬＣ発振器４１０において、４１１，４１２は出力信号端子、４１３はバイアス端子、４１４はチューニング端子、４１５，４１６は（ＭＯＳ）ＦＥＴ、４１７は電流源、４１８，４１９，４２０，４２１はインダクタ、４２２，４２３は可変容量素子、４２４，４２５はスイッチ素子である。図２４の差動ＬＣ発振器３９０の電流源３９７をバイアス端子４１３側に移して、電流源４１７として構成している。
【０１２３】
図２５の差動ＬＣ発振器４１０も、可変共振器として、図２２に示す可変共振器３６０の（ｎ＝２）の場合を使用したものである。従って、スイッチ素子４２４，４２５をオンオフすることにより、図２２に示す可変共振器３６０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１２４】
［第７の実施形態］
図２６は、本発明の第７の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図２６に示す可変共振器４３０において、４３１，４３２，…，４３３はインダクタ、４３４，４３５，…，４３６は可変容量素子、４３７，…，４３８，４３９，…，４４０はスイッチ素子である。インダクタ４３１，４３２，…，４３３は、合計ｎ個（ｎ：自然数）のインダクタを示し、スイッチ素子４３７，…，４３８は、合計（ｎ−１）個のインダクタ側スイッチ素子を示している。また、可変容量素子４３４，４３５，…，４３６は、合計ｍ個（ｍ：自然数）のキャパシタを示し、スイッチ素子４３９，…，４４０は、合計（ｍ−１）個のキャパシタ側スイッチ素子を示している。
【０１２５】
ここで、可変共振器４３０の動作について説明する。インダクタ４３１のインダクタンスをＬ１、インダクタ４３２のインダクタンスをＬ２、…、インダクタ４３３のインダクタンスをＬｎ、可変容量素子４３４の容量値をＣ１、可変容量素子４３５の容量値をＣ２、…、可変容量素子４３６の容量値をＣｍとし、スイッチ素子４３７，…，４３８，４３９，…，４４０は、オン時は無損失、オフ時は完全アイソレーションと仮定する。
【０１２６】
スイッチ素子４３７，…，４３８がすべてオン、スイッチ素子４３９，…，４４０がすべてオフのとき、可変共振器４３０の共振周波数は、
【０１２７】
【数２０】
となる。次に、スイッチ素子４３７をオフにすると、可変共振器４３０の共振周波数は、
【０１２８】
【数２１】
となり、共振周波数が低くなる。さらに、スイッチ素子４３７，…，４３８をすべてオフにすると、可変共振器４３０の共振周波数は、
【０１２９】
【数２２】
となり、共振周波数がさらに低くなる。
【０１３０】
一方、スイッチ素子４３７，…，４３８をすべてオン、スイッチ素子４３９をオンにすると、可変共振器４３０の共振周波数は、
【０１３１】
【数２３】
となり、共振周波数が低くなる。さらに、スイッチ素子４３９，…，４４０をすべてオンにすると、可変共振器４３０の共振周波数は、
【０１３２】
【数２４】
となり、共振周波数がさらに低くなる。
【０１３３】
以上のように、スイッチ素子４３７，…，４３８，４３９，…，４４０を任意にオンオフさせることにより、可変共振器４３０の共振周波数を任意に切替えることが可能となる。
【０１３４】
図２７は、本発明の第７の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。図２７に示す差動ＬＣ発振器４４０Ａにおいて、４４１，４４２は出力信号端子、４４３はバイアス端子、４４４はチューニング端子、４４５，４４６はトランジスタ、４４７は電流源、４４８，４４９，４５０，４５１はインダクタ、４５２，４５３，４５４，４５５は可変容量素子、４５６，４５７，４５８，４５９はスイッチ素子である。
【０１３５】
図２７の差動ＬＣ発振器４４０Ａは、可変共振器として、図２６に示す可変共振器４３０の（ｎ＝２，ｍ＝２）の場合を使用したものであり、能動素子部をトランジスタ４４５，４４６によって構成している。従って、スイッチ素子４５６，４５７，４５８，４５９をオンオフすることにより、図２６に示す可変共振器４３０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１３６】
図２８は、本発明の第７の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。図２８に示す差動ＬＣ発振器４６０において、４６１，４６２は出力信号端子、４６３はバイアス端子、４６４はチューニング端子、４６５，４６６は（ＭＯＳ）ＦＥＴ、４６７は電流源、４６８,４６９，４７０，４７１はインダクタ、４７２，４７３，４７４，４７５は可変容量素子、４７６，４７６，４７７，４７９はスイッチ素子である。図２７の差動ＬＣ発振器４４０Ａのトランジスタ４４５，４４６の代わりに、（ＭＯＳ）ＦＥＴ４６５，４６６を用いて構成している。
【０１３７】
図２８の差動ＬＣ発振器４６０も、可変共振器として、図２６に示す可変共振器４３０の（ｎ＝２，ｍ＝２）の場合を使用したものである。従って、スイッチ素子４７６，４７６，４７７，４７９をオンオフすることにより、図２６に示す可変共振器４３０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１３８】
図２９は、本発明の第７の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図２９に示す差動ＬＣ発振器４８０において、４８１，４８２は出力信号端子、４８３はバイアス端子、４８４はチューニング端子、４８５，４８６は（ＭＯＳ）ＦＥＴ、４８７は電流源、４８８，４８９，４９０，４９１はインダクタ、４９２，４９３，４９４，４９５は可変容量素子、４９６，４９７，４９８，４９９はスイッチ素子である。図２８の差動ＬＣ発振器４６０の電流源４６７をバイアス端子４８３側に移して、電流源４８７として構成している。
【０１３９】
図２９の差動ＬＣ発振器４８０も、可変共振器として、図２６に示す可変共振器４３０の（ｎ＝２，ｍ＝２）の場合を使用したものである。従って、スイッチ素子４９６，４９７，４９８，４９９をオンオフすることにより、図２６に示す可変共振器４３０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１４０】
［第８の実施形態］
図３０は、本発明の第８の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図３０に示す可変共振器５００において、５０１，５０２，…，５０３はインダクタ、５０４，５０５，…，５０６は可変容量素子、５０７，５０８，…，５０９，５１０，…，５１１はスイッチ素子である。インダクタ５０１，５０２，…，５０３は、合計ｎ個（ｎ：自然数）のインダクタを示し、スイッチ素子５０７，５０８，…，５０９は、合計（ｎ−１）個のインダクタ側スイッチ素子を示している。また、可変容量素子５０４，５０５，…，５０６は、合計ｍ個（ｍ：自然数）のインダクタを示し、スイッチ素子５１０，…，５１１は、合計（ｍ−１）個のキャパシタ側スイッチ素子を示している。
【０１４１】
ここで、可変共振器５００の動作について説明する。インダクタ５０１のインダクタンスをＬ１、インダクタ５０２のインダクタンスをＬ２、インダクタ５０３のインダクタンスをＬｎ、可変容量素子５０４の容量値をＣ１、可変容量素子５０５の容量値をＣ２、可変容量素子５０６の容量値をＣｍとし、スイッチ素子５０７，５０８，…，５０９，５１０，…，５１１は、オン時は無損失、オフ時は完全アイソレーションと仮定する。
【０１４２】
スイッチ素子５０７，５０８，…，５０９，５１０，…，５１１がすべてオフのとき、可変共振器５００の共振周波数は、
【０１４３】
【数２５】
となる。次に、スイッチ素子５０７をオンにすると、可変共振器５００の共振周波数は、
【０１４４】
【数２６】
となり、共振周波数が高くなる。さらに、スイッチ素子５０７，５０８，…，５０９をすべてオンにすると、可変共振器５００の共振周波数は、
【０１４５】
【数２７】
となり、共振周波数がさらに高くなる。
【０１４６】
一方、スイッチ素子５０７，５０８，…，５０９がすべてオンの状態で、スイッチ素子５１０をオンにすると、可変共振器５００の共振周波数は、
【０１４７】
【数２８】
となり、共振周波数が低くなる。さらに、スイッチ素子５１０，…，５１１をすべてオンにすると、可変共振器５００の共振周波数は、
【０１４８】
【数２９】
となり、共振周波数がさらに低くなる。
【０１４９】
以上のように、スイッチ素子５０７，５０８，…，５０９，５１０，…，５１１を任意にオンオフさせることにより、可変共振器の共振周波数を任意に切替えることが可能となる。
【０１５０】
図３１は、本発明の第８の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。図３１に示す差動ＬＣ発振器５２０において、５２１，５２２は出力信号端子、５２３はバイアス端子、５２４はチューニング端子、５２５，５２６はトランジスタ、５２７は電流源、５２８，５２９，５３０，５３１はインダクタ、５３２，５３３，５３４，５３５は可変容量素子、５３６，５３７，５３８，５３９はスイッチ素子である。
【０１５１】
図３１の差動ＬＣ発振器５２０は、可変共振器として、図３０に示す可変共振器５００の（ｎ＝２，ｍ＝２）の場合を使用したものであり、能動素子部をトランジスタ５２５，５２６によって構成している。従って、スイッチ素子５３６，５３７，５３８，５３９をオンオフすることにより、図３０に示す可変共振器５００の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１５２】
図３２は、本発明の第８の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。図３２に示す差動ＬＣ発振器５４０において、５４１，５４２は出力信号端子、５４３はバイアス端子、５４４はチューニング端子、５４５，５４６は（ＭＯＳ）ＦＥＴ、５４７は電流源、５４８，５４９，５５０，５５１はインダクタ、５５２，５５３，５５４，５５５は可変容量素子、５５６，５５７，５５８，５５９はスイッチ素子である。図３１の差動ＬＣ発振器５２０のトランジスタ５２５，５２６の代わりに、（ＭＯＳ）ＦＥＴ５４５，５４６を用いて構成している。
【０１５３】
図３２の差動ＬＣ発振器５４０も、可変共振器として、図３０に示す可変共振器５００の（ｎ＝２，ｍ＝２）の場合を使用したものである。従って、スイッチ素子５５６，５５７，５５８，５５９をオンオフすることにより、図３０に示す可変共振器５００の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１５４】
図３３は、本発明の第８の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図３３に示す差動ＬＣ発振器５６０において、５６１，５６２は出力信号端子、５６３はバイアス端子、５６４はチューニング端子、５６５，５６６は（ＭＯＳ）ＦＥＴ、５６７は電流源、５６８，５６９，５７０，５７１はインダクタ、５７２，５７３，５７４，５７５は可変容量素子、５７６，５７７，５７８，５７９はスイッチ素子である。図３２の差動ＬＣ発振器５４０の電流源５４７をバイアス端子５６３側に移して、電流源５６７として構成している。
【０１５５】
図３３の差動ＬＣ発振器５６０も、可変共振器として、図３０に示す可変共振器５００の（ｎ＝２，ｍ＝２）の場合を使用したものである。従って、スイッチ素子５７６，５７７，５７８，５７９をオンオフすることにより、図３０に示す可変共振器５００の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１５６】
［第９の実施形態］
図３ないし図３３の各図面は、図１，図２の周波数可変発振器１，１１の構成例を示す回路図であり、第９の実施形態として、さらに、その構成素子について説明する。図３ないし図３３の各図面に示すインダクタとしては、配線金属層の膜厚を厚くし、導体の損失を低減し、Ｑ値を高めたインダクタ、もしくは、基板の裏面を研磨し、基板の影響を低減し、Ｑ値を高めたインダクタ、もしくは、配線層を基板から浮かし、基板の影響を無くし、Ｑ値を高めたインダクタのいずれかを使用している。かくのごとくＱ値を高めたインダクタを使用することにより、発振振幅を確保しながら、電流値を減少させることにより、低位相雑音化を図ることが可能であり、広帯域に亘って、低い位相雑音の周波数可変発振器を実現することが出来る。
【０１５７】
［第１０の実施形態］
図３ないし図３３の各図面は、図１，図２の周波数可変発振器１，１１の構成例を示す回路図であり、第１０の実施形態として、さらに、その構成素子について説明する。図３ないし図３３の各図面に示すスイッチ素子としては、オフ時のアイソレーションが高く、オン時の通過損失が低いＭＥＭＳ（Ｍｉｃｒｏ−Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）スイッチ、あるいは、機械的切替え形スイッチ、あるいは、ＦＥＴ(Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ)スイッチ、あるいは、ダイオードスイッチのいずれかを使用することにより、スイッチング特性の向上を図ることが出来る。
【０１５８】
［第１１の実施形態］
図３４は、本発明の第１１の実施形態の周波数可変シンセサイザの周波数可変帯域を模式的に示す模式図である。図３４に示す例においては、図１，図２に示す周波数切替え制御信号入力端子４，１４からの周波数切替え制御信号により、周波数可変発振器１，１１の周波数帯域を帯域１から帯域６まで連続的に切替えた場合を例示している。可変共振器２，１２を構成する１ないし複数のインダクタ、キャパシタ、スイッチ素子を用いて、周波数切替え制御信号によって周波数切替えを行うことにより、切替えたｎ番目（図３４では、ｎ＝６）の発振周波数帯の比帯域をＢｎとしたとき、
【０１５９】
【数３０】
を満足しながら、少なくともＡ Ｈｚから２Ａ
Ｈｚまでの少なくとも１オクターブに亘って連続的に発振周波数を切替える周波数可変シンセサイザを実現することが出来る。
【０１６０】
［第１２の実施形態］
図３５は、本発明の第１２の実施形態の周波数可変シンセサイザの周波数可変帯域を模式的に示す模式図である。図３５に示す例においては、図１，図２に示す周波数切替え制御信号入力端子４，１４からの周波数切替え制御信号により、周波数可変発振器１，１１の周波数帯域を帯域１から帯域４までのいずれかに切替えた場合を例示している。可変共振器２，１２を構成する１ないし複数のインダクタ、キャパシタ、スイッチ素子を用いて、図３５のように、周波数切替え制御信号によって周波数切替えを行うことにより、少なくともＡ
Ｈｚから２Ａ Ｈｚまでの少なくとも１オクターブに亘る周波数帯において、外部から指定した所要周波数帯域で発振する周波数可変シンセサイザを実現することが出来る。
【０１６１】
［第１３の実施形態］
図３６は、本発明の第１３の実施形態の周波数可変シンセサイザの構成を示すブロック図である。図３６に示す周波数可変シンセサイザ５８０において、５８１は周波数可変発振器、５８２は可変共振器、５８３は能動素子部、５８４は周波数切替え制御信号入力端子、５８５はバイアス端子、５８６，５８６Ａは出力信号端子、５８７は制御信号入力端子、５８８は可変分周器、５８８Ａは分周比制御信号入力端子である。なお、周波数可変発振器５８１は、可変共振器５８２と能動素子部５８３とを含んで構成されている。また、出力信号端子５８６は、周波数可変発振器５８１から出力される出力信号の端子であって、その出力が可変分周器５８８に入力される端子であり、出力信号端子５８６Ａは、周波数可変シンセサイザ５８０から発振周波数として出力される最終的な出力信号の端子であって、可変分周器５８８から出力される信号の端子である。
【０１６２】
ここで、周波数可変シンセサイザ５８０の動作について説明する。周波数可変発振器５８１への電源は、バイアス端子５８５を介して印加される。可変共振器５８２の共振周波数は、周波数切替え制御信号入力端子５８４を介して入力される周波数切替え制御信号により切替えられる。制御信号入力端子５８７を介して入力される同期信号により、周波数可変発振器５８１にロックをかけ、周波数の安定化を図り、出力信号端子５８６より、安定した出力信号を出力する。周波数可変発振器５８１は、可変共振器５８２に対する負性抵抗を発生する能動素子部５８３の動作とあいまって、Ａ Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力信号端子５８６から出力することが可能である。
【０１６３】
出力信号端子５８６より出力された周波数可変発振器５８１の出力信号は、分周せずにそのまま出力する場合も含め、分周比制御信号入力端子５８８Ａから入力された分周比制御信号により分周比（１／２）ｉ（ｉ：自然数）を変化させることが可能な可変分周器５８８に入力され、可変分周器５８８により、周波数可変発振器５８１の出力信号の（１／２）ｉの周波数の信号を出力することが可能であるので、第１３の実施形態の周波数可変シンセサイザ５８０は、Ａ×（１／２）ｉ Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力信号端子５８６Ａから出力することが可能である。
【０１６４】
以上のように、可変分周器５８８により、周波数可変発振器５８１からの出力信号を可変分周することにより、周波数可変シンセサイザ５８０は、Ａ×（１／２）ｉ Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
【０１６５】
図３７は、本発明の第１３の実施形態に基づく周波数可変シンセサイザの具体例を示すブロック図である。図３７に示す周波数可変シンセサイザ５９０において、５９１は周波数可変発振器、５９２は可変共振器、５９３は能動素子部、５９４は周波数切替え制御信号入力端子、５９５はバイアス端子、５９６,５９６Ａは出力信号端子、５９７は制御信号入力端子、５９８は可変分周器、５９８Ａは分周比制御信号入力端子、５９９はＰＬＬ回路である。なお、周波数可変発振器５９１は、可変共振器５９２と能動素子部５９３とを含んで構成されている。また、出力信号端子５９６は、周波数可変発振器５９１から出力される出力信号の端子であって、その出力が可変分周器５９８に入力される端子であり、出力信号端子５９６Ａは、周波数可変シンセサイザ５９０から発振周波数として出力される最終的な出力信号の端子であって、可変分周器５９８から出力される信号の端子である。
【０１６６】
ここで、周波数可変シンセサイザ５９０の動作について説明する。周波数可変発振器５９１への電源は、バイアス端子５９５を介して印加される。可変共振器５９２の共振周波数は、周波数切替え制御信号入力端子５９４を介して入力される周波数切替え制御信号により切替えられる。周波数可変発振器５９１は、可変共振器５９２に対する負性抵抗を発生する能動素子部５９３の動作とあいまって、Ａ Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力信号端子５９６から出力することが可能である。
【０１６７】
周波数可変発振器５９１の出力信号端子５９６からの出力信号は、可変分周器５９８で、分周比制御信号入力端子５９８Ａから入力された分周比制御信号に従って（１／２）ｉの周波数に分周されて、周波数可変シンセサイザ５９０の出力信号として出力信号端子５９６Ａから出力される。従って、可変共振器５９２すなわち周波数可変発振器５９１は、Ａ
Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力することが可能であるので、可変分周器５９８すなわち周波数可変シンセサイザ５９０は、Ａ×（１／２）ｉ Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力信号端子５９６Ａから出力することが可能である。
【０１６８】
可変分周器５９８で出力された（１／２）ｉ以下の分周比の分周信号は、ＰＬＬ回路５９９に入力され、位相比較、フィルタリングされた後、ＰＬＬ回路５９９から同期信号として出力される。ＰＬＬ回路５９９から出力された同期信号は、周波数可変発振器５９１の制御信号入力端子５９７に入力され、周波数可変発振器５９１にロックをかけ、周波数の安定化を図っている。
【０１６９】
以上のように、可変分周器５９８により、周波数可変発振器５９１の出力信号を可変分周することにより、周波数可変シンセサイザ５９０は、Ａ×（１／２）ｉ Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
【０１７０】
図３８は、本発明の第１３の実施形態に基づく周波数可変シンセサイザの他の具体例を示すブロック図である。図３８に示す周波数可変シンセサイザ６００において、６０１は周波数可変発振器、６０２は可変共振器、６０３は能動素子部、６０４は周波数切替え制御信号入力端子、６０５はバイアス端子、６０６，６０６Ａは出力信号端子、６０７は制御信号入力端子、６０８は可変分周器、６０８Ａは分周比制御信号入力端子、６０９はＰＬＬ回路である。なお、周波数可変発振器６０１は、可変共振器６０２と能動素子部６０３とを含んで構成されている。また、出力信号端子６０６は、周波数可変発振器６０１から出力される出力信号の端子であって、その出力が可変分周器６０８に入力される端子であり、出力信号端子６０６Ａは、周波数可変シンセサイザ６００から発振周波数として出力される最終的な出力信号の端子であって、可変分周器６０８から出力される信号の端子である。
【０１７１】
ここで、周波数可変シンセサイザ６００の動作について説明する。周波数可変発振器６０１への電源は、バイアス端子６０５を介して印加される、可変共振器６０２の共振周波数は、周波数切替え制御信号入力端子６０４を介して入力される周波数切替え制御信号により切替えられる。周波数可変発振器６０１は、可変共振器６０２に対する負性抵抗を発生する能動素子部６０３の動作とあいまって、Ａ Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力信号端子６０６から出力することが可能である。
【０１７２】
周波数可変発振器６０１の出力信号端子６０６からの出力信号は、可変分周器６０８で、分周比制御信号入力端子６０８Ａから入力された分周比制御信号に従って（１／２）ｉの周波数に分周されて、周波数可変シンセサイザ６００の出力信号として出力信号端子６０６Ａから出力される。従って、可変共振器６０２すなわち周波数可変発振器６０１は、Ａ
Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力することが可能であるので、可変分周器６０８すなわち周波数可変シンセサイザ６００は、Ａ×（１／２）ｉ Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力信号端子６０６Ａから出力することが可能である。
【０１７３】
可変分周器６０８で出力された分周信号は、ＰＬＬ回路６０９に入力され、位相比較、フィルタリングされた後、ＰＬＬ回路６０９から同期信号として出力される。ＰＬＬ回路６０９から出力された同期信号は、周波数可変発振器６０１の制御信号入力端子６０７に入力され、周波数可変発振器６０１にロックをかけ、周波数の安定化を図っている。
【０１７４】
以上のように、可変分周器６０８により、周波数可変発振器６０１の出力信号を可変分周することにより、周波数可変シンセサイザ６００は、Ａ×（１／２）ｉ Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
【０１７５】
［第１４の実施形態］
図３９は、本尭明の第１４の実施形態の周波数可変シンセサイザの構成を示すブロック図である。図３９に示す周波数可変シンセサイザ６１０において、６１１は周波数可変発振器、６１２は可変共振器、６１３は能動素子部、６１４は周波数切替え制御信号入力端子、６１５はバイアス端子、６１６，６１６Ａは出力信号端子、６１７は制御信号入力端子、６１８は可変分周器、６１８Ａは分周比制御信号入力端子、６１９はバイパス回路である。なお、周波数可変発振器６１１は、可変共振器６１２と能動素子部６１３とを含んで構成されている。また、出力信号端子６１６は、周波数可変発振器６１１から出力される出力信号の端子であって、その出力が可変分周器６１８またはバイパス回路６１９に入力される端子であり、出力信号端子６１６Ａは、周波数可変シンセサイザ６１０から発振周波数として出力される最終的な出力信号の端子であって、可変分周器６１８またはバイパス回路６１９から出力される信号の端子である。
【０１７６】
ここで、周波数可変シンセサイザ６１０の動作について説明する。周波数可変発振器６１１への電源は、バイアス端子６１５を介して印加される。可変共振器６１２の共振周波数は、周波数切替え制御信号入力端子６１４を介して入力される周波数切替え制御信号により切替えられる。制御信号入力端子６１７を介して入力される同期信号により、周波数可変発振器６１１にロックをかけ、周波数の安定化を図り、出力信号端子６１６より、安定した出力信号を出力する。周波数可変発振器６１１は、可変共振器６１２に対する負性抵抗を発生する能動素子部６１３の動作とあいまって、Ａ Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力信号端子６１６から出力することが可能である。
【０１７７】
出力信号端子６１６より出力された周波数可変発振器６１１の出力信号は、分周比制御信号入力端子６１８Ａから入力された分周比制御信号により、分周する場合には、分周比（１／２）ｉ（ｎ：自然数）を変化させることが可能な可変分周器６１８に入力され、可変分周器６１８により、周波数可変発振器６１１の出力信号の（１／２）ｉの周波数の信号を出力することが可能であるので、第１４の実施形態の周波数可変シンセサイザ６１０は、Ａ×（１／２）ｉ Ｈｚから２Ａ×（１／２）ｉ Ｈｚまでの周波数帯の信号を出力信号端子６１６Ａから出力することが可能である。
【０１７８】
一方、分周比制御信号入力端子６１８Ａから入力された分周比制御信号として、周波数可変発振器６１１の出力信号を分周せずにそのまま出力する場合、可変分周器６１８に入力せず、バイパス回路６１９を経由して、そのまま出力信号端子６１６Ａから出力することが可能であるので、第１４の実施形態の周波数可変シンセサイザ６１０は、Ａ Ｈｚから２Ａ Ｈｚまでの周波数帯の信号をそのまま出力信号端子６１６Ａから出力することも可能である。
【０１７９】
ここで、本実施形態の可変分周器６１８の場合は、今までに説明した各実施形態における可変分周器と異なり、入力された信号をそのまま通過させることができなく、必ず、分周比（１／２）ｉの周波数に分周する場合を示している。
【０１８０】
以上のように、周波数切替え制御信号により、可変共振器６１２の共振周波数を切替えるとともに、分周比制御信号により、可変分周器６１８の分周比の切替えおよびバイパス回路６１９と可変分周器６１８との切替えを行うことにより、周波数可変シンセサイザ６１０は、Ａ×（１／２）ｉ Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
【０１８１】
図４０は、本発明の第１４の実施形態に基づく周波数可変シンセサイザの具体例を示すブロック図である。図４０に示す周波数可変シンセサイザ６２０において、６２１は周波数可変発振器、６２２は可変共振器、６２３は能動素子部、６２４は周波数切替え制御信号入力端子、６２５はバイアス端子、６２６,６２６Ａは出力信号端子、６２７は制御信号入力端子、６２８は可変分周器、６２８Ａは分周比制御信号入力端子、６２９はＰＬＬ回路、６３０はバイパス回路である。なお、周波数可変発振器６２１は、可変共振器６２２と能動素子部６２３とを含んで構成されている。また、出力信号端子６２６は、周波数可変発振器６２１から出力される出力信号の端子であって、その出力が可変分周器６２８またはバイパス回路６３０に入力される端子であり、出力信号端子６２６Ａは、周波数可変シンセサイザ６２０から発振周波数として出力される最終的な出力信号の端子であって、可変分周器６２８またはバイパス回路６３０から出力される信号の端子である。
【０１８２】
ここで、周波数可変シンセサイザ６２０の動作について説明する。周波数可変発振器６２１への電源は、バイアス端子６２５を介して印加される。可変共振器６２２の共振周波数は、周波数切替え制御信号入力端子６２４を介して入力される周波数切替え制御信号により切替えられる。周波数可変発振器６２１は、可変共振器６２２に対する負性抵抗を発生する能動素子部６２３の動作とあいまって、Ａ Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力信号端子６２６から出力することが可能である。
【０１８３】
出力信号端子６２６より出力された周波数可変発振器６２１の出力信号は、分周比制御信号入力端子６２８Ａから入力された分周比制御信号により、分周する場合には、分周比（１／２）ｉ（ｉ：自然数）を変化させることが可能な可変分周器６２８に入力され、可変分周器６２８により、周波数可変発振器６２１の出力信号の（１／２）ｉの周波数の信号を出力することが可能であるので、第１４の実施形態の周波数可変シンセサイザ６２０は、Ａ×（１／２）ｉ Ｈｚから２Ａ×（１／２）ｉ Ｈｚまでの周波数帯の信号を出力信号端子６２６Ａから出力することが可能である。
【０１８４】
一方、分周比制御信号入力端子６２８Ａから入力された分周比制御信号として、周波数可変発振器６２１の出力信号を分周せずにそのまま出力する場合、可変分周器６２８に入力せず、バイパス回路６３０を経由して、そのまま出力信号端子６２６Ａから出力することが可能であるので、第１４の実施形態の周波数可変シンセサイザ６２０は、Ａ Ｈｚから２Ａ Ｈｚまでの周波数帯の信号をそのまま出力信号端子６２６Ａから出力することも可能である。
【０１８５】
ここで、本実施形態の可変分周器６２８の場合は、今までに説明した各実施形態における可変分周器と異なり、入力された信号をそのまま通過させることができなく、必ず、分周比（１／２）ｉの周波数に分周する場合を示している。
【０１８６】
可変分周器６２８またはバイパス回路６３０から出力された信号は、ＰＬＬ回路６２９に入力され、位相比較、フィルタリングされた後、ＰＬＬ回路６２９から同期信号として出力される。ＰＬＬ回路６２９から出力された同期信号は、周波数可変発振器６２１の制御信号入力端子６２７に入力され、周波数可変発振器６２１にロックをかけ、周波数の安定化を図っている。
【０１８７】
以上のように、周波数切替え制御信号により、可変共振器６２２の共振周波数を切替えるとともに、分周比制御信号により、可変分周器６２８の分周比の切替えおよびバイパス回路６３０と可変分周器６２８との切替えを行うことにより、周波数可変シンセサイザ６２０は、Ａ×（１／２）ｉ Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
【０１８８】
［第１５の実施形態］
前述した各実施形態において、可変分周器（例えば、図１の可変分周器８あるいは図３６の可変分周器５８８）は、分周比制御信号入力端子（例えば、図１の分周比制御信号入力端子８Ａあるいは図３６の分周比制御信号入力端子５８８Ａ）から入力される分周比制御信号によって周波数可変発振器からの出力信号（例えば、図１の出力信号端子６あるいは図３６の出力信号端子５８６からの出力信号）を、分周比（１／２ｉ）や（１／２）ｉに分周する例を示したが、これらに限るものではなく、例えば、分周比を（１／ｉ）とする（ｉ：自然数）ことも可能である。これにより、周波数可変発振器からの出力信号（例えば、図１の出力信号端子６あるいは図３６の出力信号端子５８６からの出力信号）を、（奇数分の１）例えば（１／３）なども含めて任意の分周比の周波数に分周することも可能である。
【０１８９】
さらに、可変分周器（例えば、図１の可変分周器８あるいは図３６の可変分周器５８８や、前述したような分周比（１／ｉ）の可変分周器）を、任意の組み合わせで複数個縦列に多段接続するように構成することも可能である。これにより、例えば、分周比（１／２）と分周比（１／３）との２つの可変分周器を縦列に多段接続することによって、周波数可変発振器からの出力信号を（１／６）に分周して、周波数可変シンセサイザの最終的な出力信号として出力することも可能である。すなわち、分周比が（１／ｉ）や（１／２ｊ）や（１／２）ｋの可変分周器（ｉ，ｊ，ｋ：自然数）のうち、いずれでも、任意の組み合わせの可変分周器を縦列に多段接続する構成を採用することにより、広範囲に亘って任意の分周比の出力信号を出力するように構成することが可能である。
【０１９０】
また、前述のような、分周比が（１／ｉ）や、（１／２ｊ）や、（１／２）ｋの各可変分周器（ｉ，ｊ，ｋ：自然数）それぞれについて、あるいは、分周比が（１／ｉ）、（１／２ｊ）、（１／２）ｋの可変分周器を縦列に多段接続した場合について、さらに（１／２）分周器を最後段の分周器として縦列に接続して構成することも可能である。
【０１９１】
［その他の実施形態］
以上に述べた各実施形態は、すべて本発明の実施形態を限定的に示すものではなく、例示的に示すものであって、本発明は、他の種々の変形態様および変更態様で実施することができる。従って、本発明の範囲は、特許請求の範囲およびその均等範囲によってのみ規定されるものである。
【図面の簡単な説明】
【０１９２】
【図１】本発明の第１の実施形態の周波数可変シンセサイザの構成を示すブロック図である。
【図２】本発明の第１の実施形態に基づく周波数可変シンセサイザの具体例を示すブロック図である。
【図３】本発明の第２の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。
【図４】本発明の第２の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。
【図５】本発明の第２の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。
【図６】本発明の第２の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図７】本発明の第２の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図８】本発明の第３の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。
【図９】本発明の第３の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。
【図１０】本発明の第３の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。
【図１１】本発明の第３の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図１２】本発明の第３の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図１３】本発明の第４の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。
【図１４】本発明の第４の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。
【図１５】本発明の第４の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。
【図１６】本発明の第４の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図１７】本発明の第４の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図１８】本発明の第５の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。
【図１９】本発明の第５の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。
【図２０】本発明の第５の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。
【図２１】本発明の第５の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図２２】本発明の第６の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。
【図２３】本発明の第６の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。
【図２４】本発明の第６の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。
【図２５】本発明の第６の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図２６】本発明の第７の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。
【図２７】本発明の第７の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。
【図２８】本発明の第７の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。
【図２９】本発明の第７の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図３０】本発明の第８の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。
【図３１】本発明の第８の実施形態の周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。
【図３２】本発明の第８の実施形態の周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。
【図３３】本発明の第８の実施形態の周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図３４】本発明の第１１の実施形態の周波数可変シンセサイザの周波数可変帯域を模式的に示す模式図である。
【図３５】本発明の第１２の実施形態の周波数可変シンセサイザの周波数可変帯域を模式的に示す模式図である。
【図３６】本発明の第１３の実施形態の周波数可変シンセサイザの構成を示すブロック図である。
【図３７】本発明の第１３の実施形態に基づく周波数可変シンセサイザの具体例を示すブロック図である。
【図３８】本発明の第１３の実施形態に基づく周波数可変シンセサイザの他の具体例を示すブロック図である。
【図３９】本発明の第１４の実施形態の周波数可変シンセサイザの構成を示すブロック図である。
【図４０】本発明の第１４の実施形態に基づく周波数可変シンセサイザの具体例を示すブロック図である。
【図４１】従来の周波数帯域切替え発振装置を示すブロック図である。
【符号の説明】
【０１９３】
１Ａ，１０，５８０,５９０，６００、６１０，６２０…周波数可変シンセサイザ、
１，１１，５８１，５９１、６０１，６１１，６２１…周波数可変発振器、
２，１２，５８２，５９２、６０２，６１２，６２２…可変共振器、
３，１３、５８３，５９３，６０３，６１３，６２３…能動素子部、
４，１４、５８４，５９４，６０４，６１４，６２４…周波数切替え制御信号端子、
５，１５、５８５，５９５，６０５，６１５，６２５…バイアス端子、
６，６Ａ，１６，１６Ａ、５８６，５８６Ａ，５９６，５９６Ａ、６０６，６０６Ａ、６１６，６１６Ａ、６２６，６２６Ａ…出力信号端子、
７，１７、５８７，５９７，６０７，６１７，６２７…制御信号入力端子、
８，１８、５８８，５９８，６０８，６１８，６２８…可変分周器、
８Ａ，１８Ａ，５８８Ａ，５９８Ａ,６０８Ａ,６１８Ａ,６２８Ａ…分周比制御信号入力端子、
１９、５９９，６０９，６２９…ＰＬＬ回路、
２０,１１０，２００,２９０，３６０，４３０，５００…可変共振器、
２１，１１２，１１３，１１４，２０１，２０２，２０３，２９２，２９３，２９４，３６２，３６３，３６４，４３１，４３２，４３３，５０１，５０２，５０３…インダクタ、
２２，２３，２４，１１１，２０４，２０５，２０６,２９１，３６１,４３４，４３５，４３６，５０４，５０５，５０６…可変容量素子、
２５，２６，１１５，１１６，２０７，２０８，２０９，２１０,２９５，２９６,３６５，３６６，３６７，４３７，４３８，４３９，４４０，５０７，５０８，５０９，５１０，５１１…スイッチ素子、
３０，５０，７０，９０,１２０，１４０,１６０，１８０，２１０Ａ，２３０，２５０,２７０,３００，３２０，３４０，３７０，３９０，４１０，４４０Ａ,４６０，４８０，５２０，５４０，５６０…差動ＬＣ発振器、
３１，３２，５１，５２，７１，７２，９１，９２,１２１，１２２，１４１，１４２，１６１，１６２，１８１，１８２，２１１，２１２，２３１，２３２，２５１，２５２，２７１，２７２,３０１，３０２,３２１，３２２,３４１，３４２，３７１，３７２，３９１，３９２，４１１，４１２，４４１，４４２,４６１，４６２,４８１，４８２，５２１，５２２，５４１，５４２，５６１，５６２…出力信号端子、
３３，５３，７３，９３，１２３，１４３，１６３,１８３，２１３,２３３,２５３，２７３,３０３,３２３、３４３，３７３，３９３，４１３，４４３,４６３，４８３,５２３，５４３，５６３…バイアス端子、
３４，５４，７４，９４，１２４，１４４,１６４，１８４，２１４，２３４，２５４，２７４,３０４,３２４,３４４，３７４，３９４，４１４，４４４,４６４，４８４,５２４，５４４，５６４…チューニング端子、
３５，３６，１２５，１２６,２１５，２１６，３０５，３０６,３７５，３７６，４４５，４４６，５２５，５２６…トランジスタ、
３７，５７，７７，９７，９８，１２７，１４７，１６７，１８７，１８８，２１７，２３７,２５７，２７７，２７８，３０７，３２７，３４７,３７７，３９７，４１７，４４７,４６７，４８７,５２７，５４７，５６７…電流源、
３８，３９，５８，５９，７８，７９，９９,１２８〜１３１，１４８〜１５１，１６８〜１７１，１８９，１９０，２１８〜２２１，２３８〜２４１，２５８〜２６１，２７９，２８０，３０８〜３１１，３２８〜３３１，３４８〜３５１，３７８〜３８１，３９８〜４０１，４１８〜４２１，４４８〜４５１，４６８〜４７１，４８８〜４９１，５２８〜５３１，５４８〜５５１，５６８〜５７１…インダクタ、
４０〜４３,６０〜６３，８０〜８３，１００〜１０３，１３２，１３３,１５２，１５３，１７２，１７３，１９１，１９２，２２２〜２２５，２４２〜２４５，２６２〜２６５，２８１〜２８４，３１２，３１３，３３２，３３３，３５２，３５３，３８２，３８３，４０２，４０３，４２２，４２３，４５２〜４５５，４７２〜４７５，４９２〜４９５，５３２〜５３５，５５２〜５５５，５７２〜５７５…可変容量素子、
４４，４５,６４，６５,８４，８５，１０４，１０５，１３４，１３５,１５４，１５５，１７４，１７５，１９３，２２６〜２２９，２４６〜２４９，２６６〜２６９，２８５〜２８７，３１４，３１５，３３４，３３５，３５４，３５５，３８４，３８５，４０４，４０５，４２４，４２５，４５６〜４５９，４７６〜４７９，４９６〜４９９，５３６〜５３９，５５６〜５５９，５７６〜５７９…スイッチ素子、
５５，５６，７５，７６，９５，９６，１４５，１４６,１６５，１６６，１８５，１８６，２３５，２３６,２５５，２５６，２７５，２７６，３２５，３２６，３４５，３４６，３９５，３９６，４１５，４１６，４６５，４６６，４８５，４８６,５４５，５４６，５６５，５６６…（ＭＯＳ）ＦＥＴ、
６１９，６３０…バイパス回路、
６３１…電圧制御発振器、
６３２・・・１／３分周器、
６３３，６３４…逓倍器、
６３５…周波数切替え制御信号入力端子。
【技術分野】
【０００１】
本発明は、周波数可変シンセサイザおよび周波数可変発振器周波数可変発振器に関し、特に、複数の周波数帯域を求められる通信機器や測定器に用いられる周波数帯域切替え機能を有する周波数可変シンセサイザおよび周波数可変発振器に関する。
【背景技術】
【０００２】
従来の複数の周波数帯域に対応した周波数切替え発振装置として、例えば、非特許文献１に示すような構成がある。該非特許文献１に記載された構成は、図４１に示すように構成されている。図中、６３１は電圧制御発振器、６３２は１／３分周器、６３３，６３４は逓倍器である。この発振装置は、電圧制御発振器６３１の出力を１／３分周器６３２で１／３に分周し、その出力を逓倍器６３３で２逓倍し、さらに、その出力を逓倍器６３４で２逓倍する構成である。そして、周波数切替え制御信号入力端子６３５からの制御信号によって、逓倍器６３３の出力と、逓倍器６３４の出力とを切替え、逓倍器６３３の出力をＧＳＭ（８５０ＭＨｚ帯）として使用し、逓倍器６３４の出力をＰＣＳ（１９００ＭＨｚ帯）として使用することによって、２周波数に対応する発振装置とすることが出来る。
【非特許文献１】Rahul Magoon and Alyosha Molnar，“RF Local Oscillator Path for GSM Direct Conversion Transceiver withTrue 50％ Duty Cycle Divide byThree and Active Third Harmonic Cancellation”，2002 IEEE Radio Frequency Integrated Circuits Symposium，ｐ．２３−ｐ．２６
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、図４１に示す周波数切替え発振装置の構成例は、２周波数帯に対応することができるものの、電圧制御発振器６３１で出力可能な周波数帯が限定されているため、２周波数帯以外の周波数帯域には対応することができなく、３つ以上の複数の周波数帯域の周波数を必要とする通信機器や測定器には用いることができないという問題点があった。
【０００４】
本発明は、かかる事情に鑑みてなされたものであり、広範囲の周波数帯域で発振することが可能で、所望の周波数帯域への切替え機能を有する周波数可変シンセサイザおよび周波数可変発振器を提供することにその目的がある。
【課題を解決するための手段】
【０００５】
本発明は、前述の課題を解決するために、以下のごとき各技術手段から構成されている。
【０００６】
第１の技術手段は、それぞれ１ないし複数個のインダクタとキャパシタとスイッチ素子とからなり、前記スイッチ素子を切替えることにより可変の共振周波数で発振する可変共振器と、該可変共振器の負性抵抗を発生する能動素子部と、前記可変共振器の共振周波数を可変に分周して発振周波数として出力する可変分周器とを少なくとも含んで構成される周波数可変シンセサイザであって、前記可変共振器が、外部から入力される周波数切替え制御信号に従って前記スイッチ素子を切替えることにより共振周波数を決定し、前記可変分周器が、外部から入力される分周比制御信号に従って分周比を決定することを特徴とする。
【０００７】
第２の技術手段は、前記第１の技術手段に記載の周波数可変シンセサイザにおいて、前記可変分周器は、分周比を（１／ｉ）とし（ｉ：自然数）、前記可変共振器から入力される信号の（１／ｉ）の周波数の信号を出力することを特徴とする。
【０００８】
第３の技術手段は、前記第１の技術手段に記載の周波数可変シンセサイザにおいて、前記可変分周器が、分周比を（１／２ｉ）とし（ｉ：自然数）、前記可変共振器から入力される信号の（１／２ｉ）の周波数の信号を出力することを特徴とする。
【０００９】
第４の技術手段は、前記第１の技術手段に記載の周波数可変シンセサイザにおいて、前記可変分周器が、分周比を（１／２）ｉとし（ｉ：自然数）、前記可変共振器から入力される信号の（１／２）ｉの周波数の信号を出力することを特徴とする。
【００１０】
第５の技術手段は、前記第２ないし第４の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変分周器として、分周比が（１／ｉ）、（１／２ｊ）、（１／２）ｋの可変分周器（ｉ，ｊ，ｋ：自然数）のうち、任意の組み合わせの可変分周器を縦列に多段接続して構成していることを特徴とする。
【００１１】
第６の技術手段は、前記第２ないし第５の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変分周器として、さらに（１／２）分周器を最後段の分周器として縦列に接続して構成していることを特徴とする請求項５に記載の周波数可変シンセサイザ。
【００１２】
第７の技術手段は、前記第１ないし６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、１個のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｍ−１）個のスイッチ素子とからなり、ｍ個の前記キャパシタそれぞれの一端を、１個の前記インダクタの一端に接続し、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端を、前記インダクタの他端に接続し、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記スイッチ素子それぞれの他端を、１個の前記インダクタの他端に接続して構成され、前記周波数切替え制御信号により、（ｍ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００１３】
第８の技術手段は、前記第１ないし６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタそれぞれの一端を、１個の前記キャパシタの一端に接続し、ｎ個の前記インダクタのうち、いずれか１個のインダクタの他端を、前記キャパシタの他端に接続し、残りの(ｎ−１)個の前記インダクタそれぞれの他端を、（ｎ−１）個の前記スイッチ素子それぞれの一端に１個ずつ接続し、（ｎ−１）個の前記スイッチ素子それぞれの他端を、１個の前記キャパシタの他端に接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００１４】
第９の技術手段は、前記第１ないし６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの一端とｍ個の前記キャパシタの一端とをすべて接続し、ｎ個の前記インダクタのうち、いずれか１個の特定のインダクタの他端を、ｍ個の前記キャパシタのうちのいずれか１個の特定のキャパシタの他端に接続し、かつ、残りの(ｎ−１)個の前記インダクタそれぞれの他端を、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの一端に１個ずつ接続し、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｎ−１）個の前記インダクタ側スイッチ素子および（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、１個の前記特定のインダクタおよび１個の前記特定のキャパシタの他端に接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００１５】
第１０の技術手段は、前記第１ないし６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、１個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、ｎ個の前記インダクタのうち、（ｎ−１）個のインダクタそれぞれと（ｎ−１）個の前記スイッチ素子それぞれとを１個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００１６】
第１１の技術手段は、前記第１ないし６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、１個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、（ｎ−１）個の前記スイッチ素子それぞれの一端を、１個の前記キャパシタの一端に接続し、（ｎ−１）個の前記スイッチ素子それぞれの他端を、ｎ個の前記インダクタを順次直列に接続しているインダクタ同士の（ｎ−１）個の接続点それぞれに１個ずつ接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００１７】
第１２の技術手段は、前記第１ないし６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、ｍ個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端に接続し、かつ、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、ｎ個の前記インダクタのうち、（ｎ−１）個のインダクタそれぞれと（ｎ−１）個の前記インダクタ側スイッチ素子それぞれとを１個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００１８】
第１３の技術手段は、前記第１ないし６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、ｍ個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端に接続し、かつ、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの一端を、ｍ個の前記キャパシタすべての一端に接続し、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの他端を、ｎ個の前記インダクタを順次直列に接続しているインダクタ同士の（ｎ−１）個の接続点それぞれに１個ずつ接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００１９】
第１４の技術手段は、前記第１ないし１３の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記インダクタとして、配線金属層の膜厚が厚い構成もしくは基板の裏面を研磨した構成もしくは配線層を基板から浮かした構成のいずれかの構成からなるインダクタを使用することを特徴とする。
【００２０】
第１５の技術手段は、前記第１ないし１４の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記スイッチ素子として、ＭＥＭＳスイッチもしくは機械的切替え形スイッチもしくはＦＥＴスイッチもしくはダイオードスイッチのいずれかを使用することを特徴とする。
【００２１】
第１６の技術手段は、前記第１ないし１５の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記能動素子部が、トランジスタもしくはＦＥＴを使用して構成されていることを特徴とする。
【００２２】
第１７の技術手段は、前記第１ないし１６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記周波数切替え制御信号により、少なくともＡ
Ｈｚ（Ａ：任意の周波数）から２Ａ Ｈｚまでの少なくとも１オクターブに亘って、連続的に発振周波数を切替えることができ、切替えたｎ番目の発振周波数帯の比帯域をＢｎとしたとき、
【００２３】
【数２】
を満足する１ないし複数の前記インダクタ、前記キャパシタ、前記スイッチ素子を備えていることを特徴とする。
【００２４】
第１８の技術手段は、前記第１ないし１６の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記周波数切替え制御信号により、少なくともＡ
Ｈｚ（Ａ：任意の周波数）から２Ａ Ｈｚまでの少なくとも１オクターブに亘る周波数帯において、発振周波数を切替えることにより、外部から指定した所要周波数帯域の信号を出力する１ないし複数の前記インダクタ、前記キャパシタ、前記スイッチ素子を備えていることを特徴とする。
【００２５】
第１９の技術手段は、前記第１ないし１８の技術手段のいずれかに記載の周波数可変シンセサイザにおいて、前記可変共振器から出力される共振周波数をそのまま発振周波数として出力するように、前記可変分周器をバイパスするバイパス回路をさらに備えていることを特徴とする。
【００２６】
第２０の技術手段は、それぞれ１ないし複数個のインダクタとキャパシタとスイッチ素子とからなり、前記スイッチ素子を切替えることにより可変の共振周波数で発振する可変共振器と、該可変共振器の負性抵抗を発生する能動素子部とを少なくとも含んで構成される周波数可変発振器であって、前記可変共振器が、外部から入力される周波数切替え制御信号に従って前記スイッチ素子を切替えることにより共振周波数を決定することを特徴とする。
【００２７】
第２１の技術手段は、前記第２０の技術手段に記載の周波数可変発振器において、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、１個のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｍ−１）個のスイッチ素子とからなり、ｍ個の前記キャパシタそれぞれの一端を、１個の前記インダクタの一端に接続し、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端を、前記インダクタの他端に接続し、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記スイッチ素子それぞれの他端を、１個の前記インダクタの他端に接続して構成され、前記周波数切替え制御信号により、（ｍ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００２８】
第２２の技術手段は、前記第２０の技術手段に記載の周波数可変発振器において、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタそれぞれの一端を、１個の前記キャパシタの一端に接続し、ｎ個の前記インダクタのうち、いずれか１個のインダクタの他端を、前記キャパシタの他端に接続し、残りの(ｎ−１)個の前記インダクタそれぞれの他端を、（ｎ−１）個の前記スイッチ素子それぞれの一端に１個ずつ接続し、（ｎ−１）個の前記スイッチ素子それぞれの他端を、１個の前記キャパシタの他端に接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００２９】
第２３の技術手段は、前記第２０の技術手段に記載の周波数可変発振器において、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの一端とｍ個の前記キャパシタの一端とをすべて接続し、ｎ個の前記インダクタのうち、いずれか１個の特定のインダクタの他端を、ｍ個の前記キャパシタのうちのいずれか１個の特定のキャパシタの他端に接続し、かつ、残りの(ｎ−１)個の前記インダクタそれぞれの他端を、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの一端に１個ずつ接続し、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｎ−１）個の前記インダクタ側スイッチ素子および（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、１個の前記特定のインダクタおよび１個の前記特定のキャパシタの他端に接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００３０】
第２４の技術手段は、前記第２０の技術手段に記載の周波数可変発振器において、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、１個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、ｎ個の前記インダクタのうち、（ｎ−１）個のインダクタそれぞれと（ｎ−１）個の前記スイッチ素子それぞれとを１個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００３１】
第２５の技術手段は、前記第２０の技術手段に記載の周波数可変発振器において、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、１個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、（ｎ−１）個の前記スイッチ素子それぞれの一端を、１個の前記キャパシタの一端に接続し、（ｎ−１）個の前記スイッチ素子それぞれの他端を、ｎ個の前記インダクタを順次直列に接続しているインダクタ同士の（ｎ−１）個の接続点それぞれに１個ずつ接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００３２】
第２６の技術手段は、前記第２０の技術手段に記載の周波数可変発振器において、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、ｍ個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端に接続し、かつ、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、ｎ個の前記インダクタのうち、（ｎ−１）個のインダクタそれぞれと（ｎ−１）個の前記インダクタ側スイッチ素子それぞれとを１個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００３３】
第２７の技術手段は、前記第２０の技術手段に記載の周波数可変発振器において、前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、ｍ個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端に接続し、かつ、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの一端を、ｍ個の前記キャパシタすべての一端に接続し、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの他端を、ｎ個の前記インダクタを順次直列に接続しているインダクタ同士の（ｎ−１）個の接続点それぞれに１個ずつ接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする。
【００３４】
第２８の技術手段は、前記第２０ないし２７の技術手段のいずれかに記載の周波数可変発振器において、前記インダクタとして、配線金属層の膜厚が厚い構成もしくは基板の裏面を研磨した構成もしくは配線層を基板から浮かした構成のいずれかの構成からなるインダクタを使用することを特徴とする。
【００３５】
第２９の技術手段は、前記第２０ないし２８の技術手段のいずれかに記載の周波数可変発振器において、前記スイッチ素子として、ＭＥＭＳスイッチもしくは機械的切替え形スイッチもしくはＦＥＴスイッチもしくはダイオードスイッチのいずれかを使用することを特徴とする。
【００３６】
第３０の技術手段は、前記第２０ないし２９の技術手段のいずれかに記載の周波数可変発振器において、前記能動素子部が、トランジスタもしくはＦＥＴを使用して構成されていることを特徴とする。
【発明の効果】
【００３７】
本発明の周波数可変シンセサイザによれば、可変共振器の共振周波数の切替えおよび可変分周器の分周比の切替えを可能とする構成を採用しているので、Ａ×（１／２ｉ）
ＨｚあるいはＡ×（１／２）ｉ
Ｈｚ（ｉ：自然数）から２Ａ Ｈｚまでの広い周波数帯の信号を出力することが可能である。
【００３８】
すなわち、本発明の周波数可変シンセサイザは、共振器の構成要素である１ないし複数のインダクタあるいはキャパシタをスイッチ素子によって同時にまたはいずれか一方を指定した個数分切替える可変共振器と該可変共振器の負性抵抗を発生する能動素子部と、該可変共振器で発振した共振周波数を指定した分周比で分周する可変分周器とから構成され、外部からの制御信号によって、該可変共振器の共振周波数を変化させ、さらに、該可変分周器の分周比を変化させることにより、広範囲の周波数帯の信号を可変に出力することを可能とし、従来の周波数可変発振器に比し、より広帯域化を実現することができるという効果が得られる。
【００３９】
また、本発明の周波数可変発振器によれば、１ないし複数のインダクタあるいはキャパシタをスイッチ素子によって同時にまたはいずれか一方を指定した個数分切替える構成を有しており、外部からの制御信号によって、その発振周波数を広範囲に亘って所望の周波数帯の信号を可変に出力することができるという効果が得られる。
【発明を実施するための最良の形態】
【００４０】
以下に、本発明に係る周波数可変シンセサイザおよび周波数可変発振器の最良の実施形態について、その一例を、図面を参照しながら詳細に説明する。
【００４１】
［第１の実施形態］
図１は、本発明の第１の実施形態の周波数可変シンセサイザの構成を示すブロック図である。図１に示す周波数可変シンセサイザ１Ａにおいて、１は周波数可変発振器、２は可変共振器、３は能動素子部、４は周波数切替え制御信号入力端子、５はバイアス端子、６，６Ａは出力信号端子、７は制御信号入力端子、８は可変分周器、８Ａは分周比制御信号入力端子である。なお、周波数可変発振器１は、可変共振器２と能動素子部３とを含んで構成されている。また、出力信号端子６は、周波数可変発振器１から出力される出力信号の端子であって、その出力が可変分周器８に入力される端子であり、出力信号端子６Ａは、周波数可変発振器１Ａから発振周波数として出力される最終的な出力信号の端子であって、可変分周器８から出力される信号の端子である。
【００４２】
ここで、周波数可変発振器１Ａの動作について説明する。周波数可変発振器１への電源は、バイアス端子５を介して印加される。可変共振器２の共振周波数は、周波数切替え制御信号入力端子４を介して入力される周波数切替え制御信号により切替えられる。制御信号入力端子７を介して入力される同期信号により、周波数可変発振器１にロックをかけ、周波数の安定化を図り、出力信号端子６より、安定した出力信号を出力する。周波数可変発振器１は、可変共振器２に対する負性抵抗を発生する能動素子部３の動作とあいまって、Ａ Ｈｚ（Ａ：任意の周波数）から２Ａ
Ｈｚまでの周波数帯の信号を出力信号端子６から出力することが可能である。
【００４３】
出力信号端子６より出力された周波数可変発振器１の出力信号は、分周せずにそのまま出力する場合も含め、分周比制御信号入力端子８Ａから入力された分周比制御信号により分周比（１／２ｉ）（ｉ：自然数）を変化させることが可能な可変分周器８に入力され、可変分周器８により、周波数可変発振器１の出力信号の（１／２ｉ）の周波数の信号を出力することが可能であるので、第１の実施形態の周波数可変シンセサイザ１Ａは、Ａ×（１／２ｉ） Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力信号端子６Ａから出力することが可能である。
【００４４】
以上のように、可変分周器８により、周波数可変発振器１からの出力信号を可変分周することにより、周波数可変シンセサイザ１Ａは、Ａ×（１／２ｉ）
Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
【００４５】
図２は、本発明の第１の実施形態に基づく周波数可変シンセサイザの具体例を示すブロック図である。図１に示す周波数可変シンセサイザ１０において、１１は周波数可変発振器、１２は可変共振器、１３は能動素子部、１４は周波数切替え制御信号入力端子、１５はバイアス端子、１６，１６Ａは出力信号端子、１７は制御信号入力端子、１８は可変分周器、１８Ａは分周比制御信号入力端子、１９はＰＬＬ回路である。なお、周波数可変発振器１１は、可変共振器１２と能動素子部１３とを含んで構成されている。また、出力信号端子１６は、周波数可変発振器１１から出力される出力信号の端子であって、その出力が可変分周器１８に入力される端子であり、出力信号端子１６Ａは、周波数可変シンセサイザ１０から発振周波数として出力される最終的な出力信号の端子であって、可変分周器１８から出力される信号の端子である。
【００４６】
ここで、周波数可変シンセサイザ１０の動作について説明する。周波数可変発振器１１への電源は、バイアス端子１５を介して印加される。可変共振器１２の共振周波数は、周波数切替え制御信号入力端子１４を介して入力される周波数切替え制御信号により切替えられる。周波数可変発振器１１は、可変共振器１２に対する負性抵抗を発生する能動素子部１３の動作とあいまって、Ａ Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力信号端子１６から出力することが可能である。
【００４７】
周波数可変発振器１１の出力信号端子１６からの出力信号は、可変分周器１８で、分周比制御信号入力端子１８Ａから入力された分周比制御信号に従って（１／２ｉ）の周波数に分周されて、周波数可変シンセサイザ１０の出力信号として出力信号端子１６Ａから出力される。従って、可変共振器１２すなわち周波数可変発振器１１は、Ａ
Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力することが可能であるので、可変分周器１８すなわち周波数可変シンセサイザ１０は、Ａ×（１／２ｉ）
Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力信号端子１６Ａから出力することが可能である。
【００４８】
可変分周器１８で出力された（１／２ｉ）以下の分周比の分周信号は、ＰＬＬ回路１９に入力され、位相比較、フィルタリングされた後、ＰＬＬ回路１９から同期信号として出力される。ＰＬＬ回路１９から出力された同期信号は、周波数可変発振器１１の制御信号入力端子１７に入力され、周波数可変発振器１１にロックをかけ、周波数の安定化を図っている。
【００４９】
以上のように、可変分周器１８により、周波数可変発振器１１からの出力信号を可変分周することにより、周波数可変シンセサイザ１０は、Ａ×（１／２ｉ）
Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
【００５０】
［第２の実施形態］
図３は、本発明の第２の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図３に示す可変共振器２０において、２１はインダクタ、２２，２３，…，２４は可変容量素子、２５，…，２６はスイッチ素子である。可変容量素子２２，２３，…，２４は、合計ｍ個（ｍ：自然数）の可変容量素子を示し、スイッチ素子２５，…，２６は、合計（ｍ−１）個のスイッチ素子を示している。
【００５１】
ここで、可変共振器２０の動作について説明する。インダクタ２１のインダクタンスをＬ１、可変容量素子２２の容量値をＣ１、可変容量素子２３の容量値をＣ２、…、可変容量素子２４の容量値をＣｍ、とし、スイッチ素子２５，…，２６は、オン時は無損失、オフ時は完全アイソレーションと仮定する。
【００５２】
スイッチ素子２５，…，２６がすべてオフのとき、可変共振器２０の共振周波数は
【００５３】
【数３】
となる。次に、スイッチ素子２５をオンにすると、可変共振器２０の共振周波数は、
【００５４】
【数４】
となり、共振周波数が低くなる。さらに、スイッチ素子２６までをすべてオンにすると、可変共振器２０の共振周波数は、
【００５５】
【数５】
となり、共振周波数がさらに低くなる。
【００５６】
以上のように、スイッチ素子２５，…，２６をオンオフすることにより、可変共振器２０の共振周波数を切替えることが出来る。
【００５７】
図４は、本発明の第２の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。図４に示す差動ＬＣ発振器３０において、３１，３２は出力信号端子、３３はバイアス端子、３４はチューニング端子、３５，３６はトランジスタ、３７は電流源、３８，３９はインダクタ、４０，４１，４２，４３は可変容量素子、４４，４５はスイッチ素子である。
【００５８】
図４の差動ＬＣ発振器３０は、可変共振器として、図３に示す可変共振器２０の（ｍ＝２）の場合を使用したものであり、能動素子部をトランジスタ３５，３６によって構成している。従って、スイッチ素子４４，４５をオンオフすることにより、図３に示す可変共振器２０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００５９】
図５は、本発明の第２の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。図５に示す差動ＬＣ発振器５０において、５１，５２は出力信号端子、５３はバイアス端子、５４はチューニング端子、５５，５６は（ＭＯＳ）ＦＥＴ，５７は電流源、５８，５９はインダクタ、６０，６１，６２，６３は可変容量素子、６４，６５はスイッチ素子である。図４の差動ＬＣ発振器３０のトランジスタ３５，３６の代わりに、（ＭＯＳ）ＦＥＴ５５，５６を用いて構成している。
【００６０】
図５の差動ＬＣ発振器５０も、可変共振器として、図３に示す可変共振器２０の（ｍ＝２）の場合を使用したものである。従って、スイッチ素子６４，６５をオンオフすることにより、図３に示す可変共振器２０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００６１】
図６は、本発明の第２の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図６に示す差動ＬＣ発振器７０において、７１，７２は出力信号端子、７３はバイアス端子、７４はチューニング端子、７５，７６は（ＭＯＳ）ＦＥＴ、７７は電流源、７８，７９はインダクタ、８０,８１，８２，８３は可変容量素子、８４，８５はスイッチ素子である。図５の差動ＬＣ発振器５０の電流源５７をバイアス端子７３側に移して、電流源７７として構成している。
【００６２】
図６の差動ＬＣ発振器７０も、可変共振器として、図３に示す可変共振器２０の（ｍ＝２）の場合を使用したものである。従って、スイッチ素子８４，８５をオンオフすることにより、図３に示す可変共振器２０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００６３】
図７は、本発明の第２の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図７に示す差動ＬＣ発振器９０において、９１，９２は出力信号端子、９３はバイアス端子、９４はチューニング端子、９５，９６は（ＭＯＳ）ＦＥＴ，９７，９８は電流源、９９はインダクタ、１００，１０１，１０２，１０３は可変容量素子、１０４，１０５はスイッチ素子である。図６の差動ＬＣ発振器７０の電流源７７とインダクタ７８，７９との構成を変更して、２つの電流源９７，９８と１つのインダクタ９９として構成している。
【００６４】
図７の差動ＬＣ発振器９０も、可変共振器として、図３に示す可変共振器２０の（ｍ＝２）の場合を使用したものである。従って、スイッチ素子１０４，１０５をオンオフすることにより、図３に示す可変共振器２０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００６５】
［第３の実施形態］
図８は、本発明の第３の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図８に示す可変共振器１１０において、１１１は可変容量素子、１１２，１１３，…，１１４はインダクタ、１１５，…，１１６はスイッチ素子である。インダクタ１１２，１１３，…，１１４は、合計ｎ個（ｎ：自然数）のインダクタを示し、スイッチ素子１１５，…，１１６は、合計（ｎ−１）個のスイッチ素子を示している。
【００６６】
ここで、可変共振器１１０の動作について説明する。可変容量素子１１１の容量値をＣ１、インダクタ１１２のインダクタンスをＬ１、インダクタ１１３のインダクタンスをＬ２、…、インダクタ１１４のインダクタンスをＬｎ、とし、スイッチ素子１１５，…，１１６は、オン時は無損失、オフ時は完全アイソレーションと仮定する。
【００６７】
スイッチ素子１１５，…，１１６がすべてオフのとき、可変共振器１１０の共振周波数は、
【００６８】
【数６】
となる。次に、スイッチ素子１１５をオンにすると、可変共振器１１０の共振周波数は
【００６９】
【数７】
となり、共振周波数が高くなる。さらに、スイッチ素子１１６までをすべてオンにすると、可変共振器１１０の共振周波数は、
【００７０】
【数８】
となり、共振周波数がさらに高くなる。
【００７１】
以上のように、スイッチ素子１１５，…，１１６をオンオフすることにより、可変共振器１１０の共振周波数を切替えることが出来る。
【００７２】
図９は、本発明の第３の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。図９に示す差動ＬＣ発振器１２０において、１２１，１２２は出力信号端子、１２３はバイアス端子、１２４はチューニング端子、１２５，１２６はトランジスタ、１２７は電流源、１２８，１２９，１３０，１３１はインダクタ、１３２，１３３は可変容量素子、１３４，１３５はスイッチ素子である。
【００７３】
図９の差動ＬＣ発振器１２０は、可変共振器として、図８に示す可変共振器１１０の（ｎ＝２）の場合を使用したものであり、能動素子部をトランジスタ１２５，１２６によって構成している。従って、スイッチ素子１３４，１３５をオンオフすることにより、図８に示す可変共振器１１０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００７４】
図１０は、本発明の第３の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。図１０に示す差動ＬＣ発振器１４０において、１４１，１４２は出力信号端子、１４３はバイアス端子、１４４はチューニング端子、１４５，１４６は（ＭＯＳ）ＦＥＴ、１４７は電流源、１４８，１４９，１５０，１５１はインダクタ、１５２，１５３は可変容量素子、１５４，１５５はスイッチ素子である。図９の差動ＬＣ発振器１２０のトランジスタ１２５，１２６の代わりに、（ＭＯＳ）ＦＥＴ１４５，１４６を用いて構成している。
【００７５】
図１０の差動ＬＣ発振器１４０も、可変共振器として、図８に示す可変共振器１１０の（ｎ＝２）の場合を使用したものである。従って、スイッチ素子１５４，１５５をオンオフすることにより、図８に示す可変共振器１１０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００７６】
図１１は、本発明の第３の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図１１に示す差動ＬＣ発振器１６０において、１６１，１６２は出力信号端子、１６３はバイアス端子、１６４はチューニング端子、１６５，１６６は（ＭＯＳ）ＦＥＴ、１６７は電流源、１６８,１６９，１７０，１７１はインダクタ、１７２，１７３は可変容量素子、１７４，１７５はスイッチ素子である。図１０の差動ＬＣ発振器１４０の電流源１４７をバイアス端子１６３側に移して、電流源１６７として構成している。
【００７７】
図１１の差動ＬＣ発振器１６０も、可変共振器として、図８に示す可変共振器１１０の（ｎ＝２）の場合を使用したものである。従って、スイッチ素子１７４，１７５をオンオフすることにより、図８に示す可変共振器１１０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００７８】
図１２は、本発明の第３の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図１２に示す差動ＬＣ発振器１８０において、１８１，１８２は出力信号端子、１８３はバイアス端子、１８４はチューニング端子、１８５，１８６は（ＭＯＳ）ＦＥＴ、１８７，１８８は電流源、１８９，１９０はインダクタ、１９１，１９２は可変容量素子、１９３はスイッチ素子である。図１１の差動ＬＣ発振器１６０の電流源１６７とインダクタ１６８，１６９，１７０，１７１との構成を変更して、２つの電流源１８７，１８８と２つのインダクタ１８９,１９０として構成している。
【００７９】
図１２の差動ＬＣ発振器１８０も、可変共振器として、図８に示す可変共振器１１０の（ｎ＝２）の場合を使用したものである。従って、スイッチ素子１９３をオンオフすることにより、図８に示す可変共振器１１０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００８０】
［第４の実施形態］
図１３は、本発明の第４の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図１３に示す可変共振器２００において、２０１，２０２，…，２０３はインダクタ、２０４，２０５，…，２０６は可変容量素子、２０７，…，２０８，２０９，…，２１０はスイッチ素子である。インダクタ２０１，２０２，…，２０３は、合計ｎ個（ｎ：自然数）のインダクタを示し、スイッチ素子２０７，…，２０８は、合計（ｎ−１）個のインダクタ側スイッチ素子を示している。また、可変容量素子２０４，２０５，…，２０６は、合計ｍ個（ｍ：自然数）の可変容量素子を示し、スイッチ素子２０９，…，２１０は、合計（ｍ−１）個のキャパシタ側スイッチ素子を示している。
【００８１】
ここで、可変共振器２００の動作について説明する。インダクタ２０１のインダクタンスをＬ１、インダクタ２０２のインダクタンスをＬ２、…、インダクタ２０３のインダクタンスをＬｎ、可変容量素子２０４の容量値をＣ１、可変容量素子２０５の容量値をＣ２、…、可変容量素子２０６の容量値をＣｍ、とし、スイッチ素子２０７，…，２０８，２０９，…，２１０は、オン時は無損失、オフ時は完全アイソレーションと仮定する。
【００８２】
スイッチ素子２０７，…，２０８，２０９，…，２１０がすべてオフのとき、可変共振器２００の共振周波数は、
【００８３】
【数９】
となる。次に、スイッチ素子２０７をオンにすると、可変共振器２００の共振周波数は、
【００８４】
【数１０】
となり、共振周波数が高くなる。さらに、スイッチ素子２０８までをすべてオンにすると、可変共振器２００の共振周波数は、
【００８５】
【数１１】
となり、共振周波数がさらに高くなる。
【００８６】
一方、スイッチ素子２０７，…，２０８をすべてオフにして、スイッチ素子２０９をオンにすると、可変共振器の共振周波数は、
【００８７】
【数１２】
となり、共振周波数が低くなる。さらに、スイッチ素子２０９，…，２１０をすべてオンにすると、可変共振器２００の共振周波数は、
【００８８】
【数１３】
となり、共振周波数がさらに低くなる。
【００８９】
以上のように、スイッチ素子２０７，…，２０８，２０９，…，２１０を任意にオンオフさせることにより、可変共振器の共振周波数を任意に切替えることが可能となる。
【００９０】
図１４は、本発明の第４の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。図１４に示す差動ＬＣ発振器２１０Ａにおいて、２１１，２１２は出力信号端子、２１３はバイアス端子、２１４はチューニング端子、２１５，２１６はトランジスタ、２１７は電流源、２１８，２１９，２２０，２２１はインダクタ、２２２，２２３，２２４，２２５は可変容量素子、２２６，２２７，２２８，２２９はスイッチ素子である。
【００９１】
図１４の差動ＬＣ発振器２１０Ａは、可変共振器として、図１３に示す可変共振器２００の（ｎ＝２，ｍ＝２）の場合を使用したものであり、能動素子部をトランジスタ２１５，２１６によって構成している。従って、スイッチ素子２２６，２２７，２２８，２２９をオンオフすることにより、図１３に示す可変共振器２００の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００９２】
図１５は、本発明の第４の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。図１５に示す差動ＬＣ発振器２３０において、２３１，２３２は出力信号端子、２３３はバイアス端子、２３４はチューニング端子、２３５，２３６は（ＭＯＳ）ＦＥＴ，２３７は電流源、２３８，２３９，２４０，２４１はインダクタ、２４２，２４３，２４４，２４５は可変容量素子、２４６，２４７，２４８，２４９はスイッチ素子である。図１４の差動ＬＣ発振器２１０Ａのトランジスタ２１５，２１６の代わりに、（ＭＯＳ）ＦＥＴ２３５，２３６を用いて構成している。
【００９３】
図１５の差動ＬＣ発振器２３０も、可変共振器として、図１３に示す可変共振器２００の（ｎ＝２，ｍ＝２）の場合を使用したものである。従って、スイッチ素子２４６，２４７，２４８，２４９をオンオフすることにより、図１３に示す可変共振器２００の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００９４】
図１６は、本発明の第４の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図１６に示す差動ＬＣ発振器２５０において、２５１，２５２は出力信号端子、２５３はバイアス端子、２５４はチューニング端子、２５５，２５６は（ＭＯＳ）ＦＥＴ、２５７は電流源、２５８，２５９，２６０，２６１はインダクタ、２６２，２６３，２６４，２６５は可変容量素子、２６６，２６７，２６８，２６９はスイッチ素子である。図１５の差動ＬＣ発振器２３０の電流源２３７をバイアス端子２５３側に移して、電流源２５７として構成している。
【００９５】
図１６の差動ＬＣ発振器２５０も、可変共振器として、図１３に示す可変共振器２００の（ｎ＝２，ｍ＝２）の場合を使用したものである。従って、スイッチ素子２６６，２６７，２６８，２６９をオンオフすることにより、図１３に示す可変共振器２００の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００９６】
図１７は、本発明の第４の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図１７に示す差動ＬＣ発振器２７０において、２７１，２７２は出力信号端子、２７３はバイアス端子、２７４はチューニング端子、２７５，２７６は（ＭＯＳ）ＦＥＴ、２７７，２７８は電流源、２７９，２８０はインダクタ、２８１，２８２，２８３，２８４は可変容量素子、２８５，２８６，２８７はスイッチ素子である。図１６の差動ＬＣ発振器２５０の電流源２５７とインダクタ２５８，２５９，２６０，２６１との構成を変更して、２つの電流源２７７，２７８と２つのインダクタ２７９,２８０として構成している。
【００９７】
図１７の差動ＬＣ発振器２７０も、可変共振器として、図１３に示す可変共振器２００の（ｎ＝２，ｍ＝２）の場合を使用したものである。従って、スイッチ素子２８５,２８６,２８７をオンオフすることにより、図１３に示す可変共振器２００の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【００９８】
［第５の実施形態］
図１８は、本発明の第５の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図１８に示す可変共振器２９０において、２９１は可変容量素子、２９２，２９３，…，２９４はインダクタ、２９５，…，２９６はスイッチ素子である。インダクタ２９２，２９３，…，２９４は、合計ｎ個（ｎ：自然数）のインダクタを示し、スイッチ素子２９５，…，２９６は、合計（ｎ−１）個のスイッチ素子を示している。
【００９９】
ここで、可変共振器２９０の動作について説明する。可変容量素子２９１の容量値をＣ１、インダクタ２９２のインダクタンスをＬ１、インダクタ２９３のインダクタンスをＬ２、…、インダクタ２９４のインダクタンスをＬｎ、とし、スイッチ素子２９５，…，２９６は、オン時は無損失、オフ時は完全アイソレーションと仮定する。
【０１００】
スイッチ素子２９５，…，２９６がすべてオンのとき、可変共振器２９０の共振周波数は、
【０１０１】
【数１４】
となる。次に、スイッチ素子２９５をオフにすると、可変共振器２９０の共振周波数は、
【０１０２】
【数１５】
となり、共振周波数が低くなる。さらに、スイッチ素子２９６までをすべてオフにすると、可変共振器２９０の共振周波数は
【０１０３】
【数１６】
となり、共振周波数がさらに低くなる。
【０１０４】
以上のように、スイッチ素子２９５，…，２９６を任意にオンオフさせることにより、可変共振器２９０の共振周波数を任意に切替えることが可能となる。
【０１０５】
図１９は、本発明の第５の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。図１９に示す差動ＬＣ発振器３００において、３０１，３０２は出力信号端子、３０３はバイアス端子、３０４はチューニング端子、３０５，３０６はトランジスタ、３０７は電流源、３０８，３０９，３１０，３１１はインダクタ、３１２，３１３は可変容量素子、３１４，３１５はスイッチ素子である。
【０１０６】
図１９の差動ＬＣ発振器３００は、可変共振器として、図１８に示す可変共振器２９０の（ｎ＝２）の場合を使用したものであり、能動素子部をトランジスタ３０５，３０６によって構成している。従って、スイッチ素子３１４，３１５をオンオフすることにより、図１８に示す可変共振器２９０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１０７】
図２０は、本発明の第５の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。図２０に示す差動ＬＣ発振器３２０において、３２１、３２２は出力信号端子、３２３はバイアス端子、３２４はチューニング端子、３２５，３２６は（ＭＯＳ）ＦＥＴ、３２７は電流源、３２８，３２９，３３０，３３１はインダクタ、３３２，３３３は可変容量素子、３３４，３３５はスイッチ素子である。図１９の差動ＬＣ発振器３００のトランジスタ３０５，３０６の代わりに、（ＭＯＳ）ＦＥＴ３２５，３２６を用いて構成している。
【０１０８】
図２０の差動ＬＣ発振器３２０も、可変共振器として、図１８に示す可変共振器２９０の（ｎ＝２）の場合を使用したものである。従って、スイッチ素子３３４，３３５をオンオフすることにより、図１８に示す可変共振器２９０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１０９】
図２１は、本発明の第５の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図２１に示す差動ＬＣ発振器３４０において、３４１，３４２は出力信号端子、３４３はバイアス端子、３４４はチューニング端子、３４５，３４６は（ＭＯＳ）ＦＥＴ、３４７は電流源、３４８，３４９，３５０，３５１はインダクタ、３５２，３５３は可変容量素子、３５４，３５５はスイッチ素子である。図２０の差動ＬＣ発振器３２０の電流源３２７をバイアス端子３４３側に移して、電流源３４７として構成している。
【０１１０】
図２１の差動ＬＣ発振器３４０も、可変共振器として、図１８に示す可変共振器２９０の（ｎ＝２）の場合を使用したものである。従って、スイッチ素子３５４，３５５をオンオフすることにより、図１８に示す可変共振器２９０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１１１】
［第６の実施形態］
図２２は、本発明の第６の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図２２に示す可変共振器３６０において、３６１は可変容量素子、３６２，３６３，…，３６４はインダクタ、３６５，３６６，…，３６７はスイッチ素子である。インダクタ３６２，３６３，…，３６４は、合計ｎ個（ｎ：自然数）のインダクタを示し、スイッチ素子３６５，３６６，…，３６７は、合計（ｎ−１）個のスイッチ素子を示している。
【０１１２】
ここで、可変共振器３６０の動作について説明する。可変容量素子３６１の容量値をＣ１、インダクタ３６２のインダクタンスをＬ１、インダクタ３６３のインダクタンスをＬ２、インダクタ３６４のインダクタンスをＬｎ、とし、スイッチ素子３６５，３６６，…，３６７は、オン時は無損失、オフ時は完全アイソレーションと仮定する。
【０１１３】
スイッチ素子３６５，３６６，…，３６７がすべてオフのとき、可変共振器３６０の共振周波数は、
【０１１４】
【数１７】
となる。次に、スイッチ素子３６５をオンにすると、可変共振器３６０の共振周波数は、
【０１１５】
【数１８】
となり、共振周波数が高くなる。さらに、スイッチ素子３６７までをすべてオンにすると、可変共振器３６０の共振周波数は、
【０１１６】
【数１９】
となり、共振周波数がさらに高くなる。
【０１１７】
以上のように、スイッチ素子３６５，３６６，…，３６７を任意にオンオフさせることにより、可変共振器３６０の共振周波数を任意に切替えることが可能となる。
【０１１８】
図２３は、本発明の第６の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。図２３に示す差動ＬＣ発振器３７０において、３７１，３７２は出力信号端子、３７３はバイアス端子、３７４はチューニング端子、３７５，３７６はトランジスタ、３７７は電流源、３７８，３７９，３８０，３８１はインダクタ、３８２，３８３は可変容量素子、３８４，３８５はスイッチ素子である。
【０１１９】
図２３の差動ＬＣ発振器３７０は、可変共振器として、図２２に示す可変共振器３６０の（ｎ＝２）の場合を使用したものであり、能動素子部をトランジスタ３７５，３７６によって構成している。従って、スイッチ素子３８４，３８５をオンオフすることにより、図２２に示す可変共振器３６０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１２０】
図２４は、本発明の第６の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。図２４に示す差動ＬＣ発振器３９０において、３９１，３９２は出力信号端子、３９３はバイアス端子、３９４はチューニング端子、３９５，３９６は（ＭＯＳ）ＦＥＴ、３９７は電流源、３９８，３９９，４００，４０１はインダクタ、４０２，４０３は可変容量素子、４０４，４０５はスイッチ素子である。図２３の差動ＬＣ発振器３７０のトランジスタ３７５，３７６の代わりに、（ＭＯＳ）ＦＥＴ３９５，３９６を用いて構成している。
【０１２１】
図２４の差動ＬＣ発振器３９０も、可変共振器として、図２２に示す可変共振器３６０の（ｎ＝２）の場合を使用したものである。従って、スイッチ素子４０４，４０５をオンオフすることにより、図２２に示す可変共振器３６０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１２２】
図２５は、本発明の第６の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図２５に示す差動ＬＣ発振器４１０において、４１１，４１２は出力信号端子、４１３はバイアス端子、４１４はチューニング端子、４１５，４１６は（ＭＯＳ）ＦＥＴ、４１７は電流源、４１８，４１９，４２０，４２１はインダクタ、４２２，４２３は可変容量素子、４２４，４２５はスイッチ素子である。図２４の差動ＬＣ発振器３９０の電流源３９７をバイアス端子４１３側に移して、電流源４１７として構成している。
【０１２３】
図２５の差動ＬＣ発振器４１０も、可変共振器として、図２２に示す可変共振器３６０の（ｎ＝２）の場合を使用したものである。従って、スイッチ素子４２４，４２５をオンオフすることにより、図２２に示す可変共振器３６０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１２４】
［第７の実施形態］
図２６は、本発明の第７の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図２６に示す可変共振器４３０において、４３１，４３２，…，４３３はインダクタ、４３４，４３５，…，４３６は可変容量素子、４３７，…，４３８，４３９，…，４４０はスイッチ素子である。インダクタ４３１，４３２，…，４３３は、合計ｎ個（ｎ：自然数）のインダクタを示し、スイッチ素子４３７，…，４３８は、合計（ｎ−１）個のインダクタ側スイッチ素子を示している。また、可変容量素子４３４，４３５，…，４３６は、合計ｍ個（ｍ：自然数）のキャパシタを示し、スイッチ素子４３９，…，４４０は、合計（ｍ−１）個のキャパシタ側スイッチ素子を示している。
【０１２５】
ここで、可変共振器４３０の動作について説明する。インダクタ４３１のインダクタンスをＬ１、インダクタ４３２のインダクタンスをＬ２、…、インダクタ４３３のインダクタンスをＬｎ、可変容量素子４３４の容量値をＣ１、可変容量素子４３５の容量値をＣ２、…、可変容量素子４３６の容量値をＣｍとし、スイッチ素子４３７，…，４３８，４３９，…，４４０は、オン時は無損失、オフ時は完全アイソレーションと仮定する。
【０１２６】
スイッチ素子４３７，…，４３８がすべてオン、スイッチ素子４３９，…，４４０がすべてオフのとき、可変共振器４３０の共振周波数は、
【０１２７】
【数２０】
となる。次に、スイッチ素子４３７をオフにすると、可変共振器４３０の共振周波数は、
【０１２８】
【数２１】
となり、共振周波数が低くなる。さらに、スイッチ素子４３７，…，４３８をすべてオフにすると、可変共振器４３０の共振周波数は、
【０１２９】
【数２２】
となり、共振周波数がさらに低くなる。
【０１３０】
一方、スイッチ素子４３７，…，４３８をすべてオン、スイッチ素子４３９をオンにすると、可変共振器４３０の共振周波数は、
【０１３１】
【数２３】
となり、共振周波数が低くなる。さらに、スイッチ素子４３９，…，４４０をすべてオンにすると、可変共振器４３０の共振周波数は、
【０１３２】
【数２４】
となり、共振周波数がさらに低くなる。
【０１３３】
以上のように、スイッチ素子４３７，…，４３８，４３９，…，４４０を任意にオンオフさせることにより、可変共振器４３０の共振周波数を任意に切替えることが可能となる。
【０１３４】
図２７は、本発明の第７の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。図２７に示す差動ＬＣ発振器４４０Ａにおいて、４４１，４４２は出力信号端子、４４３はバイアス端子、４４４はチューニング端子、４４５，４４６はトランジスタ、４４７は電流源、４４８，４４９，４５０，４５１はインダクタ、４５２，４５３，４５４，４５５は可変容量素子、４５６，４５７，４５８，４５９はスイッチ素子である。
【０１３５】
図２７の差動ＬＣ発振器４４０Ａは、可変共振器として、図２６に示す可変共振器４３０の（ｎ＝２，ｍ＝２）の場合を使用したものであり、能動素子部をトランジスタ４４５，４４６によって構成している。従って、スイッチ素子４５６，４５７，４５８，４５９をオンオフすることにより、図２６に示す可変共振器４３０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１３６】
図２８は、本発明の第７の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。図２８に示す差動ＬＣ発振器４６０において、４６１，４６２は出力信号端子、４６３はバイアス端子、４６４はチューニング端子、４６５，４６６は（ＭＯＳ）ＦＥＴ、４６７は電流源、４６８,４６９，４７０，４７１はインダクタ、４７２，４７３，４７４，４７５は可変容量素子、４７６，４７６，４７７，４７９はスイッチ素子である。図２７の差動ＬＣ発振器４４０Ａのトランジスタ４４５，４４６の代わりに、（ＭＯＳ）ＦＥＴ４６５，４６６を用いて構成している。
【０１３７】
図２８の差動ＬＣ発振器４６０も、可変共振器として、図２６に示す可変共振器４３０の（ｎ＝２，ｍ＝２）の場合を使用したものである。従って、スイッチ素子４７６，４７６，４７７，４７９をオンオフすることにより、図２６に示す可変共振器４３０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１３８】
図２９は、本発明の第７の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図２９に示す差動ＬＣ発振器４８０において、４８１，４８２は出力信号端子、４８３はバイアス端子、４８４はチューニング端子、４８５，４８６は（ＭＯＳ）ＦＥＴ、４８７は電流源、４８８，４８９，４９０，４９１はインダクタ、４９２，４９３，４９４，４９５は可変容量素子、４９６，４９７，４９８，４９９はスイッチ素子である。図２８の差動ＬＣ発振器４６０の電流源４６７をバイアス端子４８３側に移して、電流源４８７として構成している。
【０１３９】
図２９の差動ＬＣ発振器４８０も、可変共振器として、図２６に示す可変共振器４３０の（ｎ＝２，ｍ＝２）の場合を使用したものである。従って、スイッチ素子４９６，４９７，４９８，４９９をオンオフすることにより、図２６に示す可変共振器４３０の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１４０】
［第８の実施形態］
図３０は、本発明の第８の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図３０に示す可変共振器５００において、５０１，５０２，…，５０３はインダクタ、５０４，５０５，…，５０６は可変容量素子、５０７，５０８，…，５０９，５１０，…，５１１はスイッチ素子である。インダクタ５０１，５０２，…，５０３は、合計ｎ個（ｎ：自然数）のインダクタを示し、スイッチ素子５０７，５０８，…，５０９は、合計（ｎ−１）個のインダクタ側スイッチ素子を示している。また、可変容量素子５０４，５０５，…，５０６は、合計ｍ個（ｍ：自然数）のインダクタを示し、スイッチ素子５１０，…，５１１は、合計（ｍ−１）個のキャパシタ側スイッチ素子を示している。
【０１４１】
ここで、可変共振器５００の動作について説明する。インダクタ５０１のインダクタンスをＬ１、インダクタ５０２のインダクタンスをＬ２、インダクタ５０３のインダクタンスをＬｎ、可変容量素子５０４の容量値をＣ１、可変容量素子５０５の容量値をＣ２、可変容量素子５０６の容量値をＣｍとし、スイッチ素子５０７，５０８，…，５０９，５１０，…，５１１は、オン時は無損失、オフ時は完全アイソレーションと仮定する。
【０１４２】
スイッチ素子５０７，５０８，…，５０９，５１０，…，５１１がすべてオフのとき、可変共振器５００の共振周波数は、
【０１４３】
【数２５】
となる。次に、スイッチ素子５０７をオンにすると、可変共振器５００の共振周波数は、
【０１４４】
【数２６】
となり、共振周波数が高くなる。さらに、スイッチ素子５０７，５０８，…，５０９をすべてオンにすると、可変共振器５００の共振周波数は、
【０１４５】
【数２７】
となり、共振周波数がさらに高くなる。
【０１４６】
一方、スイッチ素子５０７，５０８，…，５０９がすべてオンの状態で、スイッチ素子５１０をオンにすると、可変共振器５００の共振周波数は、
【０１４７】
【数２８】
となり、共振周波数が低くなる。さらに、スイッチ素子５１０，…，５１１をすべてオンにすると、可変共振器５００の共振周波数は、
【０１４８】
【数２９】
となり、共振周波数がさらに低くなる。
【０１４９】
以上のように、スイッチ素子５０７，５０８，…，５０９，５１０，…，５１１を任意にオンオフさせることにより、可変共振器の共振周波数を任意に切替えることが可能となる。
【０１５０】
図３１は、本発明の第８の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。図３１に示す差動ＬＣ発振器５２０において、５２１，５２２は出力信号端子、５２３はバイアス端子、５２４はチューニング端子、５２５，５２６はトランジスタ、５２７は電流源、５２８，５２９，５３０，５３１はインダクタ、５３２，５３３，５３４，５３５は可変容量素子、５３６，５３７，５３８，５３９はスイッチ素子である。
【０１５１】
図３１の差動ＬＣ発振器５２０は、可変共振器として、図３０に示す可変共振器５００の（ｎ＝２，ｍ＝２）の場合を使用したものであり、能動素子部をトランジスタ５２５，５２６によって構成している。従って、スイッチ素子５３６，５３７，５３８，５３９をオンオフすることにより、図３０に示す可変共振器５００の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１５２】
図３２は、本発明の第８の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。図３２に示す差動ＬＣ発振器５４０において、５４１，５４２は出力信号端子、５４３はバイアス端子、５４４はチューニング端子、５４５，５４６は（ＭＯＳ）ＦＥＴ、５４７は電流源、５４８，５４９，５５０，５５１はインダクタ、５５２，５５３，５５４，５５５は可変容量素子、５５６，５５７，５５８，５５９はスイッチ素子である。図３１の差動ＬＣ発振器５２０のトランジスタ５２５，５２６の代わりに、（ＭＯＳ）ＦＥＴ５４５，５４６を用いて構成している。
【０１５３】
図３２の差動ＬＣ発振器５４０も、可変共振器として、図３０に示す可変共振器５００の（ｎ＝２，ｍ＝２）の場合を使用したものである。従って、スイッチ素子５５６，５５７，５５８，５５９をオンオフすることにより、図３０に示す可変共振器５００の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１５４】
図３３は、本発明の第８の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。図３３に示す差動ＬＣ発振器５６０において、５６１，５６２は出力信号端子、５６３はバイアス端子、５６４はチューニング端子、５６５，５６６は（ＭＯＳ）ＦＥＴ、５６７は電流源、５６８，５６９，５７０，５７１はインダクタ、５７２，５７３，５７４，５７５は可変容量素子、５７６，５７７，５７８，５７９はスイッチ素子である。図３２の差動ＬＣ発振器５４０の電流源５４７をバイアス端子５６３側に移して、電流源５６７として構成している。
【０１５５】
図３３の差動ＬＣ発振器５６０も、可変共振器として、図３０に示す可変共振器５００の（ｎ＝２，ｍ＝２）の場合を使用したものである。従って、スイッチ素子５７６，５７７，５７８，５７９をオンオフすることにより、図３０に示す可変共振器５００の場合と同様、発振周波数を切替えることが可能であり、広帯域化を実現することが出来る。
【０１５６】
［第９の実施形態］
図３ないし図３３の各図面は、図１，図２の周波数可変発振器１，１１の構成例を示す回路図であり、第９の実施形態として、さらに、その構成素子について説明する。図３ないし図３３の各図面に示すインダクタとしては、配線金属層の膜厚を厚くし、導体の損失を低減し、Ｑ値を高めたインダクタ、もしくは、基板の裏面を研磨し、基板の影響を低減し、Ｑ値を高めたインダクタ、もしくは、配線層を基板から浮かし、基板の影響を無くし、Ｑ値を高めたインダクタのいずれかを使用している。かくのごとくＱ値を高めたインダクタを使用することにより、発振振幅を確保しながら、電流値を減少させることにより、低位相雑音化を図ることが可能であり、広帯域に亘って、低い位相雑音の周波数可変発振器を実現することが出来る。
【０１５７】
［第１０の実施形態］
図３ないし図３３の各図面は、図１，図２の周波数可変発振器１，１１の構成例を示す回路図であり、第１０の実施形態として、さらに、その構成素子について説明する。図３ないし図３３の各図面に示すスイッチ素子としては、オフ時のアイソレーションが高く、オン時の通過損失が低いＭＥＭＳ（Ｍｉｃｒｏ−Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）スイッチ、あるいは、機械的切替え形スイッチ、あるいは、ＦＥＴ(Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ)スイッチ、あるいは、ダイオードスイッチのいずれかを使用することにより、スイッチング特性の向上を図ることが出来る。
【０１５８】
［第１１の実施形態］
図３４は、本発明の第１１の実施形態の周波数可変シンセサイザの周波数可変帯域を模式的に示す模式図である。図３４に示す例においては、図１，図２に示す周波数切替え制御信号入力端子４，１４からの周波数切替え制御信号により、周波数可変発振器１，１１の周波数帯域を帯域１から帯域６まで連続的に切替えた場合を例示している。可変共振器２，１２を構成する１ないし複数のインダクタ、キャパシタ、スイッチ素子を用いて、周波数切替え制御信号によって周波数切替えを行うことにより、切替えたｎ番目（図３４では、ｎ＝６）の発振周波数帯の比帯域をＢｎとしたとき、
【０１５９】
【数３０】
を満足しながら、少なくともＡ Ｈｚから２Ａ
Ｈｚまでの少なくとも１オクターブに亘って連続的に発振周波数を切替える周波数可変シンセサイザを実現することが出来る。
【０１６０】
［第１２の実施形態］
図３５は、本発明の第１２の実施形態の周波数可変シンセサイザの周波数可変帯域を模式的に示す模式図である。図３５に示す例においては、図１，図２に示す周波数切替え制御信号入力端子４，１４からの周波数切替え制御信号により、周波数可変発振器１，１１の周波数帯域を帯域１から帯域４までのいずれかに切替えた場合を例示している。可変共振器２，１２を構成する１ないし複数のインダクタ、キャパシタ、スイッチ素子を用いて、図３５のように、周波数切替え制御信号によって周波数切替えを行うことにより、少なくともＡ
Ｈｚから２Ａ Ｈｚまでの少なくとも１オクターブに亘る周波数帯において、外部から指定した所要周波数帯域で発振する周波数可変シンセサイザを実現することが出来る。
【０１６１】
［第１３の実施形態］
図３６は、本発明の第１３の実施形態の周波数可変シンセサイザの構成を示すブロック図である。図３６に示す周波数可変シンセサイザ５８０において、５８１は周波数可変発振器、５８２は可変共振器、５８３は能動素子部、５８４は周波数切替え制御信号入力端子、５８５はバイアス端子、５８６，５８６Ａは出力信号端子、５８７は制御信号入力端子、５８８は可変分周器、５８８Ａは分周比制御信号入力端子である。なお、周波数可変発振器５８１は、可変共振器５８２と能動素子部５８３とを含んで構成されている。また、出力信号端子５８６は、周波数可変発振器５８１から出力される出力信号の端子であって、その出力が可変分周器５８８に入力される端子であり、出力信号端子５８６Ａは、周波数可変シンセサイザ５８０から発振周波数として出力される最終的な出力信号の端子であって、可変分周器５８８から出力される信号の端子である。
【０１６２】
ここで、周波数可変シンセサイザ５８０の動作について説明する。周波数可変発振器５８１への電源は、バイアス端子５８５を介して印加される。可変共振器５８２の共振周波数は、周波数切替え制御信号入力端子５８４を介して入力される周波数切替え制御信号により切替えられる。制御信号入力端子５８７を介して入力される同期信号により、周波数可変発振器５８１にロックをかけ、周波数の安定化を図り、出力信号端子５８６より、安定した出力信号を出力する。周波数可変発振器５８１は、可変共振器５８２に対する負性抵抗を発生する能動素子部５８３の動作とあいまって、Ａ Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力信号端子５８６から出力することが可能である。
【０１６３】
出力信号端子５８６より出力された周波数可変発振器５８１の出力信号は、分周せずにそのまま出力する場合も含め、分周比制御信号入力端子５８８Ａから入力された分周比制御信号により分周比（１／２）ｉ（ｉ：自然数）を変化させることが可能な可変分周器５８８に入力され、可変分周器５８８により、周波数可変発振器５８１の出力信号の（１／２）ｉの周波数の信号を出力することが可能であるので、第１３の実施形態の周波数可変シンセサイザ５８０は、Ａ×（１／２）ｉ Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力信号端子５８６Ａから出力することが可能である。
【０１６４】
以上のように、可変分周器５８８により、周波数可変発振器５８１からの出力信号を可変分周することにより、周波数可変シンセサイザ５８０は、Ａ×（１／２）ｉ Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
【０１６５】
図３７は、本発明の第１３の実施形態に基づく周波数可変シンセサイザの具体例を示すブロック図である。図３７に示す周波数可変シンセサイザ５９０において、５９１は周波数可変発振器、５９２は可変共振器、５９３は能動素子部、５９４は周波数切替え制御信号入力端子、５９５はバイアス端子、５９６,５９６Ａは出力信号端子、５９７は制御信号入力端子、５９８は可変分周器、５９８Ａは分周比制御信号入力端子、５９９はＰＬＬ回路である。なお、周波数可変発振器５９１は、可変共振器５９２と能動素子部５９３とを含んで構成されている。また、出力信号端子５９６は、周波数可変発振器５９１から出力される出力信号の端子であって、その出力が可変分周器５９８に入力される端子であり、出力信号端子５９６Ａは、周波数可変シンセサイザ５９０から発振周波数として出力される最終的な出力信号の端子であって、可変分周器５９８から出力される信号の端子である。
【０１６６】
ここで、周波数可変シンセサイザ５９０の動作について説明する。周波数可変発振器５９１への電源は、バイアス端子５９５を介して印加される。可変共振器５９２の共振周波数は、周波数切替え制御信号入力端子５９４を介して入力される周波数切替え制御信号により切替えられる。周波数可変発振器５９１は、可変共振器５９２に対する負性抵抗を発生する能動素子部５９３の動作とあいまって、Ａ Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力信号端子５９６から出力することが可能である。
【０１６７】
周波数可変発振器５９１の出力信号端子５９６からの出力信号は、可変分周器５９８で、分周比制御信号入力端子５９８Ａから入力された分周比制御信号に従って（１／２）ｉの周波数に分周されて、周波数可変シンセサイザ５９０の出力信号として出力信号端子５９６Ａから出力される。従って、可変共振器５９２すなわち周波数可変発振器５９１は、Ａ
Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力することが可能であるので、可変分周器５９８すなわち周波数可変シンセサイザ５９０は、Ａ×（１／２）ｉ Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力信号端子５９６Ａから出力することが可能である。
【０１６８】
可変分周器５９８で出力された（１／２）ｉ以下の分周比の分周信号は、ＰＬＬ回路５９９に入力され、位相比較、フィルタリングされた後、ＰＬＬ回路５９９から同期信号として出力される。ＰＬＬ回路５９９から出力された同期信号は、周波数可変発振器５９１の制御信号入力端子５９７に入力され、周波数可変発振器５９１にロックをかけ、周波数の安定化を図っている。
【０１６９】
以上のように、可変分周器５９８により、周波数可変発振器５９１の出力信号を可変分周することにより、周波数可変シンセサイザ５９０は、Ａ×（１／２）ｉ Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
【０１７０】
図３８は、本発明の第１３の実施形態に基づく周波数可変シンセサイザの他の具体例を示すブロック図である。図３８に示す周波数可変シンセサイザ６００において、６０１は周波数可変発振器、６０２は可変共振器、６０３は能動素子部、６０４は周波数切替え制御信号入力端子、６０５はバイアス端子、６０６，６０６Ａは出力信号端子、６０７は制御信号入力端子、６０８は可変分周器、６０８Ａは分周比制御信号入力端子、６０９はＰＬＬ回路である。なお、周波数可変発振器６０１は、可変共振器６０２と能動素子部６０３とを含んで構成されている。また、出力信号端子６０６は、周波数可変発振器６０１から出力される出力信号の端子であって、その出力が可変分周器６０８に入力される端子であり、出力信号端子６０６Ａは、周波数可変シンセサイザ６００から発振周波数として出力される最終的な出力信号の端子であって、可変分周器６０８から出力される信号の端子である。
【０１７１】
ここで、周波数可変シンセサイザ６００の動作について説明する。周波数可変発振器６０１への電源は、バイアス端子６０５を介して印加される、可変共振器６０２の共振周波数は、周波数切替え制御信号入力端子６０４を介して入力される周波数切替え制御信号により切替えられる。周波数可変発振器６０１は、可変共振器６０２に対する負性抵抗を発生する能動素子部６０３の動作とあいまって、Ａ Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力信号端子６０６から出力することが可能である。
【０１７２】
周波数可変発振器６０１の出力信号端子６０６からの出力信号は、可変分周器６０８で、分周比制御信号入力端子６０８Ａから入力された分周比制御信号に従って（１／２）ｉの周波数に分周されて、周波数可変シンセサイザ６００の出力信号として出力信号端子６０６Ａから出力される。従って、可変共振器６０２すなわち周波数可変発振器６０１は、Ａ
Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力することが可能であるので、可変分周器６０８すなわち周波数可変シンセサイザ６００は、Ａ×（１／２）ｉ Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力信号端子６０６Ａから出力することが可能である。
【０１７３】
可変分周器６０８で出力された分周信号は、ＰＬＬ回路６０９に入力され、位相比較、フィルタリングされた後、ＰＬＬ回路６０９から同期信号として出力される。ＰＬＬ回路６０９から出力された同期信号は、周波数可変発振器６０１の制御信号入力端子６０７に入力され、周波数可変発振器６０１にロックをかけ、周波数の安定化を図っている。
【０１７４】
以上のように、可変分周器６０８により、周波数可変発振器６０１の出力信号を可変分周することにより、周波数可変シンセサイザ６００は、Ａ×（１／２）ｉ Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
【０１７５】
［第１４の実施形態］
図３９は、本尭明の第１４の実施形態の周波数可変シンセサイザの構成を示すブロック図である。図３９に示す周波数可変シンセサイザ６１０において、６１１は周波数可変発振器、６１２は可変共振器、６１３は能動素子部、６１４は周波数切替え制御信号入力端子、６１５はバイアス端子、６１６，６１６Ａは出力信号端子、６１７は制御信号入力端子、６１８は可変分周器、６１８Ａは分周比制御信号入力端子、６１９はバイパス回路である。なお、周波数可変発振器６１１は、可変共振器６１２と能動素子部６１３とを含んで構成されている。また、出力信号端子６１６は、周波数可変発振器６１１から出力される出力信号の端子であって、その出力が可変分周器６１８またはバイパス回路６１９に入力される端子であり、出力信号端子６１６Ａは、周波数可変シンセサイザ６１０から発振周波数として出力される最終的な出力信号の端子であって、可変分周器６１８またはバイパス回路６１９から出力される信号の端子である。
【０１７６】
ここで、周波数可変シンセサイザ６１０の動作について説明する。周波数可変発振器６１１への電源は、バイアス端子６１５を介して印加される。可変共振器６１２の共振周波数は、周波数切替え制御信号入力端子６１４を介して入力される周波数切替え制御信号により切替えられる。制御信号入力端子６１７を介して入力される同期信号により、周波数可変発振器６１１にロックをかけ、周波数の安定化を図り、出力信号端子６１６より、安定した出力信号を出力する。周波数可変発振器６１１は、可変共振器６１２に対する負性抵抗を発生する能動素子部６１３の動作とあいまって、Ａ Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力信号端子６１６から出力することが可能である。
【０１７７】
出力信号端子６１６より出力された周波数可変発振器６１１の出力信号は、分周比制御信号入力端子６１８Ａから入力された分周比制御信号により、分周する場合には、分周比（１／２）ｉ（ｎ：自然数）を変化させることが可能な可変分周器６１８に入力され、可変分周器６１８により、周波数可変発振器６１１の出力信号の（１／２）ｉの周波数の信号を出力することが可能であるので、第１４の実施形態の周波数可変シンセサイザ６１０は、Ａ×（１／２）ｉ Ｈｚから２Ａ×（１／２）ｉ Ｈｚまでの周波数帯の信号を出力信号端子６１６Ａから出力することが可能である。
【０１７８】
一方、分周比制御信号入力端子６１８Ａから入力された分周比制御信号として、周波数可変発振器６１１の出力信号を分周せずにそのまま出力する場合、可変分周器６１８に入力せず、バイパス回路６１９を経由して、そのまま出力信号端子６１６Ａから出力することが可能であるので、第１４の実施形態の周波数可変シンセサイザ６１０は、Ａ Ｈｚから２Ａ Ｈｚまでの周波数帯の信号をそのまま出力信号端子６１６Ａから出力することも可能である。
【０１７９】
ここで、本実施形態の可変分周器６１８の場合は、今までに説明した各実施形態における可変分周器と異なり、入力された信号をそのまま通過させることができなく、必ず、分周比（１／２）ｉの周波数に分周する場合を示している。
【０１８０】
以上のように、周波数切替え制御信号により、可変共振器６１２の共振周波数を切替えるとともに、分周比制御信号により、可変分周器６１８の分周比の切替えおよびバイパス回路６１９と可変分周器６１８との切替えを行うことにより、周波数可変シンセサイザ６１０は、Ａ×（１／２）ｉ Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
【０１８１】
図４０は、本発明の第１４の実施形態に基づく周波数可変シンセサイザの具体例を示すブロック図である。図４０に示す周波数可変シンセサイザ６２０において、６２１は周波数可変発振器、６２２は可変共振器、６２３は能動素子部、６２４は周波数切替え制御信号入力端子、６２５はバイアス端子、６２６,６２６Ａは出力信号端子、６２７は制御信号入力端子、６２８は可変分周器、６２８Ａは分周比制御信号入力端子、６２９はＰＬＬ回路、６３０はバイパス回路である。なお、周波数可変発振器６２１は、可変共振器６２２と能動素子部６２３とを含んで構成されている。また、出力信号端子６２６は、周波数可変発振器６２１から出力される出力信号の端子であって、その出力が可変分周器６２８またはバイパス回路６３０に入力される端子であり、出力信号端子６２６Ａは、周波数可変シンセサイザ６２０から発振周波数として出力される最終的な出力信号の端子であって、可変分周器６２８またはバイパス回路６３０から出力される信号の端子である。
【０１８２】
ここで、周波数可変シンセサイザ６２０の動作について説明する。周波数可変発振器６２１への電源は、バイアス端子６２５を介して印加される。可変共振器６２２の共振周波数は、周波数切替え制御信号入力端子６２４を介して入力される周波数切替え制御信号により切替えられる。周波数可変発振器６２１は、可変共振器６２２に対する負性抵抗を発生する能動素子部６２３の動作とあいまって、Ａ Ｈｚから２Ａ Ｈｚまでの周波数帯の信号を出力信号端子６２６から出力することが可能である。
【０１８３】
出力信号端子６２６より出力された周波数可変発振器６２１の出力信号は、分周比制御信号入力端子６２８Ａから入力された分周比制御信号により、分周する場合には、分周比（１／２）ｉ（ｉ：自然数）を変化させることが可能な可変分周器６２８に入力され、可変分周器６２８により、周波数可変発振器６２１の出力信号の（１／２）ｉの周波数の信号を出力することが可能であるので、第１４の実施形態の周波数可変シンセサイザ６２０は、Ａ×（１／２）ｉ Ｈｚから２Ａ×（１／２）ｉ Ｈｚまでの周波数帯の信号を出力信号端子６２６Ａから出力することが可能である。
【０１８４】
一方、分周比制御信号入力端子６２８Ａから入力された分周比制御信号として、周波数可変発振器６２１の出力信号を分周せずにそのまま出力する場合、可変分周器６２８に入力せず、バイパス回路６３０を経由して、そのまま出力信号端子６２６Ａから出力することが可能であるので、第１４の実施形態の周波数可変シンセサイザ６２０は、Ａ Ｈｚから２Ａ Ｈｚまでの周波数帯の信号をそのまま出力信号端子６２６Ａから出力することも可能である。
【０１８５】
ここで、本実施形態の可変分周器６２８の場合は、今までに説明した各実施形態における可変分周器と異なり、入力された信号をそのまま通過させることができなく、必ず、分周比（１／２）ｉの周波数に分周する場合を示している。
【０１８６】
可変分周器６２８またはバイパス回路６３０から出力された信号は、ＰＬＬ回路６２９に入力され、位相比較、フィルタリングされた後、ＰＬＬ回路６２９から同期信号として出力される。ＰＬＬ回路６２９から出力された同期信号は、周波数可変発振器６２１の制御信号入力端子６２７に入力され、周波数可変発振器６２１にロックをかけ、周波数の安定化を図っている。
【０１８７】
以上のように、周波数切替え制御信号により、可変共振器６２２の共振周波数を切替えるとともに、分周比制御信号により、可変分周器６２８の分周比の切替えおよびバイパス回路６３０と可変分周器６２８との切替えを行うことにより、周波数可変シンセサイザ６２０は、Ａ×（１／２）ｉ Ｈｚから２Ａ
Ｈｚまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
【０１８８】
［第１５の実施形態］
前述した各実施形態において、可変分周器（例えば、図１の可変分周器８あるいは図３６の可変分周器５８８）は、分周比制御信号入力端子（例えば、図１の分周比制御信号入力端子８Ａあるいは図３６の分周比制御信号入力端子５８８Ａ）から入力される分周比制御信号によって周波数可変発振器からの出力信号（例えば、図１の出力信号端子６あるいは図３６の出力信号端子５８６からの出力信号）を、分周比（１／２ｉ）や（１／２）ｉに分周する例を示したが、これらに限るものではなく、例えば、分周比を（１／ｉ）とする（ｉ：自然数）ことも可能である。これにより、周波数可変発振器からの出力信号（例えば、図１の出力信号端子６あるいは図３６の出力信号端子５８６からの出力信号）を、（奇数分の１）例えば（１／３）なども含めて任意の分周比の周波数に分周することも可能である。
【０１８９】
さらに、可変分周器（例えば、図１の可変分周器８あるいは図３６の可変分周器５８８や、前述したような分周比（１／ｉ）の可変分周器）を、任意の組み合わせで複数個縦列に多段接続するように構成することも可能である。これにより、例えば、分周比（１／２）と分周比（１／３）との２つの可変分周器を縦列に多段接続することによって、周波数可変発振器からの出力信号を（１／６）に分周して、周波数可変シンセサイザの最終的な出力信号として出力することも可能である。すなわち、分周比が（１／ｉ）や（１／２ｊ）や（１／２）ｋの可変分周器（ｉ，ｊ，ｋ：自然数）のうち、いずれでも、任意の組み合わせの可変分周器を縦列に多段接続する構成を採用することにより、広範囲に亘って任意の分周比の出力信号を出力するように構成することが可能である。
【０１９０】
また、前述のような、分周比が（１／ｉ）や、（１／２ｊ）や、（１／２）ｋの各可変分周器（ｉ，ｊ，ｋ：自然数）それぞれについて、あるいは、分周比が（１／ｉ）、（１／２ｊ）、（１／２）ｋの可変分周器を縦列に多段接続した場合について、さらに（１／２）分周器を最後段の分周器として縦列に接続して構成することも可能である。
【０１９１】
［その他の実施形態］
以上に述べた各実施形態は、すべて本発明の実施形態を限定的に示すものではなく、例示的に示すものであって、本発明は、他の種々の変形態様および変更態様で実施することができる。従って、本発明の範囲は、特許請求の範囲およびその均等範囲によってのみ規定されるものである。
【図面の簡単な説明】
【０１９２】
【図１】本発明の第１の実施形態の周波数可変シンセサイザの構成を示すブロック図である。
【図２】本発明の第１の実施形態に基づく周波数可変シンセサイザの具体例を示すブロック図である。
【図３】本発明の第２の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。
【図４】本発明の第２の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。
【図５】本発明の第２の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。
【図６】本発明の第２の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図７】本発明の第２の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図８】本発明の第３の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。
【図９】本発明の第３の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。
【図１０】本発明の第３の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。
【図１１】本発明の第３の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図１２】本発明の第３の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図１３】本発明の第４の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。
【図１４】本発明の第４の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。
【図１５】本発明の第４の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。
【図１６】本発明の第４の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図１７】本発明の第４の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図１８】本発明の第５の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。
【図１９】本発明の第５の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。
【図２０】本発明の第５の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。
【図２１】本発明の第５の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図２２】本発明の第６の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。
【図２３】本発明の第６の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。
【図２４】本発明の第６の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。
【図２５】本発明の第６の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図２６】本発明の第７の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。
【図２７】本発明の第７の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。
【図２８】本発明の第７の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。
【図２９】本発明の第７の実施形態に基づく周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図３０】本発明の第８の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。
【図３１】本発明の第８の実施形態の周波数可変発振器の一具体例である差動ＬＣ発振器を示す回路図である。
【図３２】本発明の第８の実施形態の周波数可変発振器の一具体例である差動ＬＣ発振器の他の構成を示す回路図である。
【図３３】本発明の第８の実施形態の周波数可変発振器の一具体例である差動ＬＣ発振器のさらなる他の構成を示す回路図である。
【図３４】本発明の第１１の実施形態の周波数可変シンセサイザの周波数可変帯域を模式的に示す模式図である。
【図３５】本発明の第１２の実施形態の周波数可変シンセサイザの周波数可変帯域を模式的に示す模式図である。
【図３６】本発明の第１３の実施形態の周波数可変シンセサイザの構成を示すブロック図である。
【図３７】本発明の第１３の実施形態に基づく周波数可変シンセサイザの具体例を示すブロック図である。
【図３８】本発明の第１３の実施形態に基づく周波数可変シンセサイザの他の具体例を示すブロック図である。
【図３９】本発明の第１４の実施形態の周波数可変シンセサイザの構成を示すブロック図である。
【図４０】本発明の第１４の実施形態に基づく周波数可変シンセサイザの具体例を示すブロック図である。
【図４１】従来の周波数帯域切替え発振装置を示すブロック図である。
【符号の説明】
【０１９３】
１Ａ，１０，５８０,５９０，６００、６１０，６２０…周波数可変シンセサイザ、
１，１１，５８１，５９１、６０１，６１１，６２１…周波数可変発振器、
２，１２，５８２，５９２、６０２，６１２，６２２…可変共振器、
３，１３、５８３，５９３，６０３，６１３，６２３…能動素子部、
４，１４、５８４，５９４，６０４，６１４，６２４…周波数切替え制御信号端子、
５，１５、５８５，５９５，６０５，６１５，６２５…バイアス端子、
６，６Ａ，１６，１６Ａ、５８６，５８６Ａ，５９６，５９６Ａ、６０６，６０６Ａ、６１６，６１６Ａ、６２６，６２６Ａ…出力信号端子、
７，１７、５８７，５９７，６０７，６１７，６２７…制御信号入力端子、
８，１８、５８８，５９８，６０８，６１８，６２８…可変分周器、
８Ａ，１８Ａ，５８８Ａ，５９８Ａ,６０８Ａ,６１８Ａ,６２８Ａ…分周比制御信号入力端子、
１９、５９９，６０９，６２９…ＰＬＬ回路、
２０,１１０，２００,２９０，３６０，４３０，５００…可変共振器、
２１，１１２，１１３，１１４，２０１，２０２，２０３，２９２，２９３，２９４，３６２，３６３，３６４，４３１，４３２，４３３，５０１，５０２，５０３…インダクタ、
２２，２３，２４，１１１，２０４，２０５，２０６,２９１，３６１,４３４，４３５，４３６，５０４，５０５，５０６…可変容量素子、
２５，２６，１１５，１１６，２０７，２０８，２０９，２１０,２９５，２９６,３６５，３６６，３６７，４３７，４３８，４３９，４４０，５０７，５０８，５０９，５１０，５１１…スイッチ素子、
３０，５０，７０，９０,１２０，１４０,１６０，１８０，２１０Ａ，２３０，２５０,２７０,３００，３２０，３４０，３７０，３９０，４１０，４４０Ａ,４６０，４８０，５２０，５４０，５６０…差動ＬＣ発振器、
３１，３２，５１，５２，７１，７２，９１，９２,１２１，１２２，１４１，１４２，１６１，１６２，１８１，１８２，２１１，２１２，２３１，２３２，２５１，２５２，２７１，２７２,３０１，３０２,３２１，３２２,３４１，３４２，３７１，３７２，３９１，３９２，４１１，４１２，４４１，４４２,４６１，４６２,４８１，４８２，５２１，５２２，５４１，５４２，５６１，５６２…出力信号端子、
３３，５３，７３，９３，１２３，１４３，１６３,１８３，２１３,２３３,２５３，２７３,３０３,３２３、３４３，３７３，３９３，４１３，４４３,４６３，４８３,５２３，５４３，５６３…バイアス端子、
３４，５４，７４，９４，１２４，１４４,１６４，１８４，２１４，２３４，２５４，２７４,３０４,３２４,３４４，３７４，３９４，４１４，４４４,４６４，４８４,５２４，５４４，５６４…チューニング端子、
３５，３６，１２５，１２６,２１５，２１６，３０５，３０６,３７５，３７６，４４５，４４６，５２５，５２６…トランジスタ、
３７，５７，７７，９７，９８，１２７，１４７，１６７，１８７，１８８，２１７，２３７,２５７，２７７，２７８，３０７，３２７，３４７,３７７，３９７，４１７，４４７,４６７，４８７,５２７，５４７，５６７…電流源、
３８，３９，５８，５９，７８，７９，９９,１２８〜１３１，１４８〜１５１，１６８〜１７１，１８９，１９０，２１８〜２２１，２３８〜２４１，２５８〜２６１，２７９，２８０，３０８〜３１１，３２８〜３３１，３４８〜３５１，３７８〜３８１，３９８〜４０１，４１８〜４２１，４４８〜４５１，４６８〜４７１，４８８〜４９１，５２８〜５３１，５４８〜５５１，５６８〜５７１…インダクタ、
４０〜４３,６０〜６３，８０〜８３，１００〜１０３，１３２，１３３,１５２，１５３，１７２，１７３，１９１，１９２，２２２〜２２５，２４２〜２４５，２６２〜２６５，２８１〜２８４，３１２，３１３，３３２，３３３，３５２，３５３，３８２，３８３，４０２，４０３，４２２，４２３，４５２〜４５５，４７２〜４７５，４９２〜４９５，５３２〜５３５，５５２〜５５５，５７２〜５７５…可変容量素子、
４４，４５,６４，６５,８４，８５，１０４，１０５，１３４，１３５,１５４，１５５，１７４，１７５，１９３，２２６〜２２９，２４６〜２４９，２６６〜２６９，２８５〜２８７，３１４，３１５，３３４，３３５，３５４，３５５，３８４，３８５，４０４，４０５，４２４，４２５，４５６〜４５９，４７６〜４７９，４９６〜４９９，５３６〜５３９，５５６〜５５９，５７６〜５７９…スイッチ素子、
５５，５６，７５，７６，９５，９６，１４５，１４６,１６５，１６６，１８５，１８６，２３５，２３６,２５５，２５６，２７５，２７６，３２５，３２６，３４５，３４６，３９５，３９６，４１５，４１６，４６５，４６６，４８５，４８６,５４５，５４６，５６５，５６６…（ＭＯＳ）ＦＥＴ、
６１９，６３０…バイパス回路、
６３１…電圧制御発振器、
６３２・・・１／３分周器、
６３３，６３４…逓倍器、
６３５…周波数切替え制御信号入力端子。
【特許請求の範囲】
【請求項１】
それぞれ１ないし複数個のインダクタとキャパシタとスイッチ素子とからなり、前記スイッチ素子を切替えることにより可変の共振周波数で発振する可変共振器と、該可変共振器の負性抵抗を発生する能動素子部と、前記可変共振器の共振周波数を可変に分周して発振周波数として出力する可変分周器とを少なくとも含んで構成される周波数可変シンセサイザであって、前記可変共振器が、外部から入力される周波数切替え制御信号に従って前記スイッチ素子を切替えることにより共振周波数を決定し、前記可変分周器が、外部から入力される分周比制御信号に従って分周比を決定することを特徴とする周波数可変シンセサイザ。
【請求項２】
前記可変分周器は、分周比を（１／ｉ）とし（ｉ：自然数）、前記可変共振器から入力される信号の（１／ｉ）の周波数の信号を出力することを特徴とする請求項１に記載の周波数可変シンセサイザ。
【請求項３】
前記可変分周器は、分周比を（１／２ｉ）とし（ｉ：自然数）、前記可変共振器から入力される信号の（１／２ｉ）の周波数の信号を出力することを特徴とする請求項１に記載の周波数可変シンセサイザ。
【請求項４】
前記可変分周器は、分周比を（１／２）ｉとし（ｉ：自然数）、前記可変共振器から入力される信号の（１／２）ｉの周波数の信号を出力することを特徴とする請求項１に記載の周波数可変シンセサイザ。
【請求項５】
前記可変分周器として、分周比が（１／ｉ）、（１／２ｊ）、（１／２）ｋの可変分周器（ｉ，ｊ，ｋ：自然数）のうち、任意の組み合わせの可変分周器を縦列に多段接続して構成していることを特徴とする請求項２ないし４のいずれかに記載の周波数可変シンセサイザ。
【請求項６】
前記可変分周器として、さらに（１／２）分周器を最後段の分周器として縦列に接続して構成していることを特徴とする請求項２ないし５のいずれかに記載の周波数可変シンセサイザ。
【請求項７】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、１個のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｍ−１）個のスイッチ素子とからなり、ｍ個の前記キャパシタそれぞれの一端を、１個の前記インダクタの一端に接続し、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端を、前記インダクタの他端に接続し、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記スイッチ素子それぞれの他端を、１個の前記インダクタの他端に接続して構成され、前記周波数切替え制御信号により、（ｍ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項１ないし６のいずれかに記載の周波数可変シンセサイザ。
【請求項８】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタそれぞれの一端を、１個の前記キャパシタの一端に接続し、ｎ個の前記インダクタのうち、いずれか１個のインダクタの他端を、前記キャパシタの他端に接続し、残りの(ｎ−１)個の前記インダクタそれぞれの他端を、（ｎ−１）個の前記スイッチ素子それぞれの一端に１個ずつ接続し、（ｎ−１）個の前記スイッチ素子それぞれの他端を、１個の前記キャパシタの他端に接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項１ないし６のいずれかに記載の周波数可変シンセサイザ。
【請求項９】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの一端とｍ個の前記キャパシタの一端とをすべて接続し、ｎ個の前記インダクタのうち、いずれか１個の特定のインダクタの他端を、ｍ個の前記キャパシタのうちのいずれか１個の特定のキャパシタの他端に接続し、かつ、残りの(ｎ−１)個の前記インダクタそれぞれの他端を、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの一端に１個ずつ接続し、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｎ−１）個の前記インダクタ側スイッチ素子および（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、１個の前記特定のインダクタおよび１個の前記特定のキャパシタの他端に接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項１ないし６のいずれかに記載の周波数可変シンセサイザ。
【請求項１０】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、１個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、ｎ個の前記インダクタのうち、（ｎ−１）個のインダクタそれぞれと（ｎ−１）個の前記スイッチ素子それぞれとを１個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項１ないし６のいずれかに記載の周波数可変シンセサイザ。
【請求項１１】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、１個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、（ｎ−１）個の前記スイッチ素子それぞれの一端を、１個の前記キャパシタの一端に接続し、（ｎ−１）個の前記スイッチ素子それぞれの他端を、ｎ個の前記インダクタを順次直列に接続しているインダクタ同士の（ｎ−１）個の接続点それぞれに１個ずつ接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項１ないし６のいずれかに記載の周波数可変シンセサイザ。
【請求項１２】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、ｍ個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端に接続し、かつ、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、ｎ個の前記インダクタのうち、（ｎ−１）個のインダクタそれぞれと（ｎ−１）個の前記インダクタ側スイッチ素子それぞれとを１個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項１ないし６のいずれかに記載の周波数可変シンセサイザ。
【請求項１３】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、ｍ個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端に接続し、かつ、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの一端を、ｍ個の前記キャパシタすべての一端に接続し、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの他端を、ｎ個の前記インダクタを順次直列に接続しているインダクタ同士の（ｎ−１）個の接続点それぞれに１個ずつ接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項１ないし６のいずれかに記載の周波数可変シンセサイザ。
【請求項１４】
前記インダクタとして、配線金属層の膜厚が厚い構成もしくは基板の裏面を研磨した構成もしくは配線層を基板から浮かした構成のいずれかの構成からなるインダクタを使用することを特徴とする請求項１ないし１３のいずれかに記載の周波数可変シンセサイザ。
【請求項１５】
前記スイッチ素子として、ＭＥＭＳスイッチもしくは機械的切替え形スイッチもしくはＦＥＴスイッチもしくはダイオードスイッチのいずれかを使用することを特徴とする請求項１ないし１４のいずれかに記載の周波数可変シンセサイザ。
【請求項１６】
前記能動素子部が、トランジスタもしくはＦＥＴを使用して構成されていることを特徴とする請求項１ないし１５のいずれかに記載の周波数可変シンセサイザ。
【請求項１７】
前記周波数切替え制御信号により、少なくともＡ Ｈｚ（Ａ：任意の周波数）から２Ａ Ｈｚまでの少なくとも１オクターブに亘って、連続的に発振周波数を切替えることができ、切替えたｎ番目の発振周波数帯の比帯域をＢｎとしたとき、
【数１】
を満足する１ないし複数の前記インダクタ、前記キャパシタ、前記スイッチ素子を備えていることを特徴とする請求項１ないし１６のいずれかに記載の周波数可変シンセサイザ。
【請求項１８】
前記周波数切替え制御信号により、少なくともＡ Ｈｚ（Ａ：任意の周波数）から２Ａ Ｈｚまでの少なくとも１オクターブに亘る周波数帯において、発振周波数を切替えることにより、外部から指定した所要周波数帯域の信号を出力する１ないし複数の前記インダクタ、前記キャパシタ、前記スイッチ素子を備えていることを特徴とする請求項１ないし１６のいずれかに記載の周波数可変シンセサイザ。
【請求項１９】
前記可変共振器から出力される共振周波数をそのまま発振周波数として出力するように、前記可変分周器をバイパスするバイパス回路をさらに備えていることを特徴とする請求項１ないし１８のいずれかに記載の周波数可変シンセサイザ。
【請求項２０】
それぞれ１ないし複数個のインダクタとキャパシタとスイッチ素子とからなり、前記スイッチ素子を切替えることにより可変の共振周波数で発振する可変共振器と、該可変共振器の負性抵抗を発生する能動素子部とを少なくとも含んで構成される周波数可変発振器であって、前記可変共振器が、外部から入力される周波数切替え制御信号に従って前記スイッチ素子を切替えることにより共振周波数を決定することを特徴とする周波数可変発振器。
【請求項２１】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、１個のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｍ−１）個のスイッチ素子とからなり、ｍ個の前記キャパシタそれぞれの一端を、１個の前記インダクタの一端に接続し、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端を、前記インダクタの他端に接続し、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記スイッチ素子それぞれの他端を、１個の前記インダクタの他端に接続して構成され、前記周波数切替え制御信号により、（ｍ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項２０に記載の周波数可変発振器。
【請求項２２】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタそれぞれの一端を、１個の前記キャパシタの一端に接続し、ｎ個の前記インダクタのうち、いずれか１個のインダクタの他端を、前記キャパシタの他端に接続し、残りの(ｎ−１)個の前記インダクタそれぞれの他端を、（ｎ−１）個の前記スイッチ素子それぞれの一端に１個ずつ接続し、（ｎ−１）個の前記スイッチ素子それぞれの他端を、１個の前記キャパシタの他端に接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項２０に記載の周波数可変発振器。
【請求項２３】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの一端とｍ個の前記キャパシタの一端とをすべて接続し、ｎ個の前記インダクタのうち、いずれか１個の特定のインダクタの他端を、ｍ個の前記キャパシタのうちのいずれか１個の特定のキャパシタの他端に接続し、かつ、残りの(ｎ−１)個の前記インダクタそれぞれの他端を、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの一端に１個ずつ接続し、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｎ−１）個の前記インダクタ側スイッチ素子および（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、１個の前記特定のインダクタおよび１個の前記特定のキャパシタの他端に接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項２０に記載の周波数可変発振器。
【請求項２４】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、１個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、ｎ個の前記インダクタのうち、（ｎ−１）個のインダクタそれぞれと（ｎ−１）個の前記スイッチ素子それぞれとを１個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項２０に記載の周波数可変発振器。
【請求項２５】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、１個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、（ｎ−１）個の前記スイッチ素子それぞれの一端を、１個の前記キャパシタの一端に接続し、（ｎ−１）個の前記スイッチ素子それぞれの他端を、ｎ個の前記インダクタを順次直列に接続しているインダクタ同士の（ｎ−１）個の接続点それぞれに１個ずつ接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項２０に記載の周波数可変発振器。
【請求項２６】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、ｍ個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端に接続し、かつ、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、ｎ個の前記インダクタのうち、（ｎ−１）個のインダクタそれぞれと（ｎ−１）個の前記インダクタ側スイッチ素子それぞれとを１個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項２０に記載の周波数可変発振器。
【請求項２７】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、ｍ個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端に接続し、かつ、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの一端を、ｍ個の前記キャパシタすべての一端に接続し、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの他端を、ｎ個の前記インダクタを順次直列に接続しているインダクタ同士の（ｎ−１）個の接続点それぞれに１個ずつ接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項２０に記載の周波数可変発振器。
【請求項２８】
前記インダクタとして、配線金属層の膜厚が厚い構成もしくは基板の裏面を研磨した構成もしくは配線層を基板から浮かした構成のいずれかの構成からなるインダクタを使用することを特徴とする請求項２０ないし２７のいずれかに記載の周波数可変発振器。
【請求項２９】
前記スイッチ素子として、ＭＥＭＳスイッチもしくは機械的切替え形スイッチもしくはＦＥＴスイッチもしくはダイオードスイッチのいずれかを使用することを特徴とする請求項２０ないし２８のいずれかに記載の周波数可変発振器。
【請求項３０】
前記能動素子部が、トランジスタもしくはＦＥＴを使用して構成されていることを特徴とする請求項２０ないし２９のいずれかに記載の周波数可変発振器。
【請求項１】
それぞれ１ないし複数個のインダクタとキャパシタとスイッチ素子とからなり、前記スイッチ素子を切替えることにより可変の共振周波数で発振する可変共振器と、該可変共振器の負性抵抗を発生する能動素子部と、前記可変共振器の共振周波数を可変に分周して発振周波数として出力する可変分周器とを少なくとも含んで構成される周波数可変シンセサイザであって、前記可変共振器が、外部から入力される周波数切替え制御信号に従って前記スイッチ素子を切替えることにより共振周波数を決定し、前記可変分周器が、外部から入力される分周比制御信号に従って分周比を決定することを特徴とする周波数可変シンセサイザ。
【請求項２】
前記可変分周器は、分周比を（１／ｉ）とし（ｉ：自然数）、前記可変共振器から入力される信号の（１／ｉ）の周波数の信号を出力することを特徴とする請求項１に記載の周波数可変シンセサイザ。
【請求項３】
前記可変分周器は、分周比を（１／２ｉ）とし（ｉ：自然数）、前記可変共振器から入力される信号の（１／２ｉ）の周波数の信号を出力することを特徴とする請求項１に記載の周波数可変シンセサイザ。
【請求項４】
前記可変分周器は、分周比を（１／２）ｉとし（ｉ：自然数）、前記可変共振器から入力される信号の（１／２）ｉの周波数の信号を出力することを特徴とする請求項１に記載の周波数可変シンセサイザ。
【請求項５】
前記可変分周器として、分周比が（１／ｉ）、（１／２ｊ）、（１／２）ｋの可変分周器（ｉ，ｊ，ｋ：自然数）のうち、任意の組み合わせの可変分周器を縦列に多段接続して構成していることを特徴とする請求項２ないし４のいずれかに記載の周波数可変シンセサイザ。
【請求項６】
前記可変分周器として、さらに（１／２）分周器を最後段の分周器として縦列に接続して構成していることを特徴とする請求項２ないし５のいずれかに記載の周波数可変シンセサイザ。
【請求項７】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、１個のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｍ−１）個のスイッチ素子とからなり、ｍ個の前記キャパシタそれぞれの一端を、１個の前記インダクタの一端に接続し、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端を、前記インダクタの他端に接続し、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記スイッチ素子それぞれの他端を、１個の前記インダクタの他端に接続して構成され、前記周波数切替え制御信号により、（ｍ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項１ないし６のいずれかに記載の周波数可変シンセサイザ。
【請求項８】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタそれぞれの一端を、１個の前記キャパシタの一端に接続し、ｎ個の前記インダクタのうち、いずれか１個のインダクタの他端を、前記キャパシタの他端に接続し、残りの(ｎ−１)個の前記インダクタそれぞれの他端を、（ｎ−１）個の前記スイッチ素子それぞれの一端に１個ずつ接続し、（ｎ−１）個の前記スイッチ素子それぞれの他端を、１個の前記キャパシタの他端に接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項１ないし６のいずれかに記載の周波数可変シンセサイザ。
【請求項９】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの一端とｍ個の前記キャパシタの一端とをすべて接続し、ｎ個の前記インダクタのうち、いずれか１個の特定のインダクタの他端を、ｍ個の前記キャパシタのうちのいずれか１個の特定のキャパシタの他端に接続し、かつ、残りの(ｎ−１)個の前記インダクタそれぞれの他端を、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの一端に１個ずつ接続し、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｎ−１）個の前記インダクタ側スイッチ素子および（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、１個の前記特定のインダクタおよび１個の前記特定のキャパシタの他端に接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項１ないし６のいずれかに記載の周波数可変シンセサイザ。
【請求項１０】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、１個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、ｎ個の前記インダクタのうち、（ｎ−１）個のインダクタそれぞれと（ｎ−１）個の前記スイッチ素子それぞれとを１個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項１ないし６のいずれかに記載の周波数可変シンセサイザ。
【請求項１１】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、１個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、（ｎ−１）個の前記スイッチ素子それぞれの一端を、１個の前記キャパシタの一端に接続し、（ｎ−１）個の前記スイッチ素子それぞれの他端を、ｎ個の前記インダクタを順次直列に接続しているインダクタ同士の（ｎ−１）個の接続点それぞれに１個ずつ接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項１ないし６のいずれかに記載の周波数可変シンセサイザ。
【請求項１２】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、ｍ個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端に接続し、かつ、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、ｎ個の前記インダクタのうち、（ｎ−１）個のインダクタそれぞれと（ｎ−１）個の前記インダクタ側スイッチ素子それぞれとを１個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項１ないし６のいずれかに記載の周波数可変シンセサイザ。
【請求項１３】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、ｍ個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端に接続し、かつ、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの一端を、ｍ個の前記キャパシタすべての一端に接続し、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの他端を、ｎ個の前記インダクタを順次直列に接続しているインダクタ同士の（ｎ−１）個の接続点それぞれに１個ずつ接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項１ないし６のいずれかに記載の周波数可変シンセサイザ。
【請求項１４】
前記インダクタとして、配線金属層の膜厚が厚い構成もしくは基板の裏面を研磨した構成もしくは配線層を基板から浮かした構成のいずれかの構成からなるインダクタを使用することを特徴とする請求項１ないし１３のいずれかに記載の周波数可変シンセサイザ。
【請求項１５】
前記スイッチ素子として、ＭＥＭＳスイッチもしくは機械的切替え形スイッチもしくはＦＥＴスイッチもしくはダイオードスイッチのいずれかを使用することを特徴とする請求項１ないし１４のいずれかに記載の周波数可変シンセサイザ。
【請求項１６】
前記能動素子部が、トランジスタもしくはＦＥＴを使用して構成されていることを特徴とする請求項１ないし１５のいずれかに記載の周波数可変シンセサイザ。
【請求項１７】
前記周波数切替え制御信号により、少なくともＡ Ｈｚ（Ａ：任意の周波数）から２Ａ Ｈｚまでの少なくとも１オクターブに亘って、連続的に発振周波数を切替えることができ、切替えたｎ番目の発振周波数帯の比帯域をＢｎとしたとき、
【数１】
を満足する１ないし複数の前記インダクタ、前記キャパシタ、前記スイッチ素子を備えていることを特徴とする請求項１ないし１６のいずれかに記載の周波数可変シンセサイザ。
【請求項１８】
前記周波数切替え制御信号により、少なくともＡ Ｈｚ（Ａ：任意の周波数）から２Ａ Ｈｚまでの少なくとも１オクターブに亘る周波数帯において、発振周波数を切替えることにより、外部から指定した所要周波数帯域の信号を出力する１ないし複数の前記インダクタ、前記キャパシタ、前記スイッチ素子を備えていることを特徴とする請求項１ないし１６のいずれかに記載の周波数可変シンセサイザ。
【請求項１９】
前記可変共振器から出力される共振周波数をそのまま発振周波数として出力するように、前記可変分周器をバイパスするバイパス回路をさらに備えていることを特徴とする請求項１ないし１８のいずれかに記載の周波数可変シンセサイザ。
【請求項２０】
それぞれ１ないし複数個のインダクタとキャパシタとスイッチ素子とからなり、前記スイッチ素子を切替えることにより可変の共振周波数で発振する可変共振器と、該可変共振器の負性抵抗を発生する能動素子部とを少なくとも含んで構成される周波数可変発振器であって、前記可変共振器が、外部から入力される周波数切替え制御信号に従って前記スイッチ素子を切替えることにより共振周波数を決定することを特徴とする周波数可変発振器。
【請求項２１】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、１個のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｍ−１）個のスイッチ素子とからなり、ｍ個の前記キャパシタそれぞれの一端を、１個の前記インダクタの一端に接続し、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端を、前記インダクタの他端に接続し、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記スイッチ素子それぞれの他端を、１個の前記インダクタの他端に接続して構成され、前記周波数切替え制御信号により、（ｍ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項２０に記載の周波数可変発振器。
【請求項２２】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタそれぞれの一端を、１個の前記キャパシタの一端に接続し、ｎ個の前記インダクタのうち、いずれか１個のインダクタの他端を、前記キャパシタの他端に接続し、残りの(ｎ−１)個の前記インダクタそれぞれの他端を、（ｎ−１）個の前記スイッチ素子それぞれの一端に１個ずつ接続し、（ｎ−１）個の前記スイッチ素子それぞれの他端を、１個の前記キャパシタの他端に接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項２０に記載の周波数可変発振器。
【請求項２３】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの一端とｍ個の前記キャパシタの一端とをすべて接続し、ｎ個の前記インダクタのうち、いずれか１個の特定のインダクタの他端を、ｍ個の前記キャパシタのうちのいずれか１個の特定のキャパシタの他端に接続し、かつ、残りの(ｎ−１)個の前記インダクタそれぞれの他端を、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの一端に１個ずつ接続し、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｎ−１）個の前記インダクタ側スイッチ素子および（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、１個の前記特定のインダクタおよび１個の前記特定のキャパシタの他端に接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項２０に記載の周波数可変発振器。
【請求項２４】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、１個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、ｎ個の前記インダクタのうち、（ｎ−１）個のインダクタそれぞれと（ｎ−１）個の前記スイッチ素子それぞれとを１個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項２０に記載の周波数可変発振器。
【請求項２５】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個のインダクタ（ｎ：２以上の整数）と１個のキャパシタと（ｎ−１）個のスイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、１個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、（ｎ−１）個の前記スイッチ素子それぞれの一端を、１個の前記キャパシタの一端に接続し、（ｎ−１）個の前記スイッチ素子それぞれの他端を、ｎ個の前記インダクタを順次直列に接続しているインダクタ同士の（ｎ−１）個の接続点それぞれに１個ずつ接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項２０に記載の周波数可変発振器。
【請求項２６】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、ｍ個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端に接続し、かつ、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、ｎ個の前記インダクタのうち、（ｎ−１）個のインダクタそれぞれと（ｎ−１）個の前記インダクタ側スイッチ素子それぞれとを１個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項２０に記載の周波数可変発振器。
【請求項２７】
前記可変共振器として、１ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、ｎ個（ｎ：２以上の整数）のインダクタとｍ個（ｍ：２以上の整数）のキャパシタと（ｎ−１）個のインダクタ側スイッチ素子と（ｍ−１）個のキャパシタ側スイッチ素子とからなり、ｎ個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、ｍ個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、ｍ個の前記キャパシタのうち、いずれか１個のキャパシタの他端に接続し、かつ、残りの(ｍ−１)個の前記キャパシタそれぞれの他端を、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの一端に１個ずつ接続し、（ｍ−１）個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの一端を、ｍ個の前記キャパシタすべての一端に接続し、（ｎ−１）個の前記インダクタ側スイッチ素子それぞれの他端を、ｎ個の前記インダクタを順次直列に接続しているインダクタ同士の（ｎ−１）個の接続点それぞれに１個ずつ接続して構成され、前記周波数切替え制御信号により、（ｎ−１）個の前記インダクタ側スイッチ素子および／または（ｍ−１）個の前記キャパシタ側スイッチ素子のいずれか１ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項２０に記載の周波数可変発振器。
【請求項２８】
前記インダクタとして、配線金属層の膜厚が厚い構成もしくは基板の裏面を研磨した構成もしくは配線層を基板から浮かした構成のいずれかの構成からなるインダクタを使用することを特徴とする請求項２０ないし２７のいずれかに記載の周波数可変発振器。
【請求項２９】
前記スイッチ素子として、ＭＥＭＳスイッチもしくは機械的切替え形スイッチもしくはＦＥＴスイッチもしくはダイオードスイッチのいずれかを使用することを特徴とする請求項２０ないし２８のいずれかに記載の周波数可変発振器。
【請求項３０】
前記能動素子部が、トランジスタもしくはＦＥＴを使用して構成されていることを特徴とする請求項２０ないし２９のいずれかに記載の周波数可変発振器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【公開番号】特開２００７−２４３３１４（Ｐ２００７−２４３３１４Ａ）
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願番号】特願２００６−５９５８５（Ｐ２００６−５９５８５）
【出願日】平成１８年３月６日（２００６．３．６）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願日】平成１８年３月６日（２００６．３．６）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
[ Back to top ]