信号レベル調整装置及び高周波機器

【課題】電圧制御発振器の後段に設けられた可変減衰器と、検波器と、検波電圧に応じてディジタル／アナログ変換器を介して可変減衰器の減衰量調整用の制御電圧を出力する制御部と、を備えた周波数シンセサイザにおいて、ディジタル／アナログ変換器の出力変化に基づくスプリアスを抑制できる技術を提供すること。
【解決手段】ディジタル／アナログ変換器の出力側と可変減衰器との間にローパスフィルタを設けて、ディジタル／アナログ変換器の出力の変化時に発生するオーバーシュートに対応する周波数成分をカットする。そして制御部が制御電圧を出力してから検波器で検出された信号レベルを読み込むまでの時間は、ローパスフィルタのカットオフ周波数で決まる当該ローパスフィルタの時定数よりも長い時間に設定し、信号レベルの自動制御動作に影響がないようにする。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば周波数シンセサイザの出力信号レベルを可変減衰器により自動調整する技術分野に関する。
【背景技術】
【０００２】
一般に高周波機器においては、高周波信号の信号レベル（振幅値）を一定にするために高周波信号路に可変減衰器を設け、この可変減衰器の出力側（後段）にて検波器により得られた信号レベルに基づいて当該可変減衰器の制御電圧を制御するＡＰＣ（Auto Power Control）が行われている。
図１０はＡＰＣ機能が組み込まれた周波数シンセサイザの回路である。１はＰＬＬ（Phase Locked Loup）回路を集積化したＰＬＬ集積回路部（ＰＬＬ−ＩＣ）である。このＰＬＬ集積回路部１は、制御部３からの制御信号により基準クロック発生部１１からの基準クロックと電圧制御発振器２から出力された周波数信号とを同期させ、この高周波信号が制御部３により設定された設定周波数となるように動作するが、具体例については後述の実施形態の説明と重複するのでここでは省略する。
【０００３】
ＰＬＬ集積回路部１にて得られた例えば位相差信号はループフィルタにより積分され、その積分値が電圧制御発振器２に入力される。電圧制御発振器２の後段には増幅器２２、可変減衰器４、増幅器４１、バンドパスフィルタ４２が設けられ、こうして所定の信号レベル（振幅値）まで増幅されて周波数シンセサイザの出力となる。図１０では、所定の周波数とする部分を発振段１００として、また周波数信号を所定レベルまで増幅する部分を可変増幅段２００として示してある。
【０００４】
周波数シンセサイザの出力は、周波数の基準信号として常に所望のレベルを保っていなければならないため、周囲温度や増幅器の経年変化などに常に追従しなければならない。
【０００５】
この要求に対応する機能がＡＰＣ機能である。すなわち、検波器５により検波された検波電圧（電圧検出値）に基づいて制御部３が現在の周波数信号の信号レベルを把握し、この信号レベルが所定の信号レベルから外れている場合、つまり前記検波電圧が設定電圧から外れている場合には、Ｄ／Ａ（ディジタル／アナログ）変換器６を介して可変減衰器４の制御電圧を変化させ、周波数信号の減衰量を調整する。可変減衰器４の減衰量が変化することで検波器５の検波電圧も変化し、制御部３はこの検波電圧に基づいて制御電圧を変化させるか否か判断する。このように検波器５、制御部３、Ｄ／Ａ変換器６、可変減衰器４、検波器５のループにて周波数信号の信号レベルを一定化するようにしている。
【０００６】
信号レベル（出力レベル）に対する検波電圧の特性は図１１（ａ）に示すように単調増加または図１１（ｂ）に示すように単調減少となっており、所望の出力レベルがＰ１であれば、制御部３は検波電圧がＶ１となるように可変減衰器４の減衰量を調整する。図１１（ａ）に示す単調増加の場合には、検波電圧がＶ１よりも高い場合には、制御部３は、出力レベルを下げるようにつまり減衰量を増やすように可変減衰器４の制御電圧を大きくし、検波電圧がＶ１よりも低い場合には、制御部３は前記制御電圧を小さくする。なお、図１１（ｂ）に示す単調減少の場合には、制御部３による制御電圧の大小の変化動作は、単調増加の場合と逆の関係になる。
【０００７】
しかしながら上述の周波数シンセサイザは次のような課題がある。Ｄ／Ａ変換器６は瞬間的にはパルス的な電圧変化になるため、立ち上がり、立下りに少なからずオーバーシュートが発生する。図１２にこの様子を模式的に示す。この状態でＤ／Ａ変換器６のアナログ出力が可変減衰器４に印加されると、オーバーシュートの周波数成分が高周波信号ラインに直接重畳されることになり、周波数シンセサイザの出力は、その周波数成分だけ離調したところにスプリアスとして現れ、無線特性の劣化となる。図１３は、Ｄ／Ａ変換器６のパルス的な変化部分について周波数と信号強度（電力強度）との関係を調べた結果である。１０Ｈｚ離調以降の（１０Ｈｚよりも大きい周波数における）フロア雑音は概ね−８０ｄＢであるが、２０ｋＨｚの周波数においては信号強度が−３０ｄＢ程度となっており、この現象はオーバーシュートの影響である。
【０００８】
図１４は周波数シンセサイザの出力のスペクトラム波形であり、１０Ｈｚ離調以降のフロア雑音は隠れて見えないが、設定周波数から２０ｋＨｚ離調した位置においては図１３に示すスプリアスがそのまま現れてしまう。システムによって、スプリアスの位置が異なり、そのスプリアスがシステムに影響を及ぼさない場合もある。しかし例えば地上波ディジタル放送向けのＯＦＤ方式の６４ＱＡＭ変調で使用する周波数シンセサイザでは、前記スプリアスにより画像や音声の乱れが生じる。
【０００９】
特許文献１には、電圧制御アッテネータの出力に重み付け処理を行うことで制御電圧を作成し、この制御電圧をＤ／Ａ変換器を介して電圧制御アッテネータに供給する技術が記
載されているが、上述の課題を解決する手法は開示されていない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平７−３０７６３１（図２及び請求項１）
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、このような背景の下になされたものであり、その目的は、周波数信号の信号路に設けた可変減衰器の出力側の信号レベルを検波し、検波電圧に応じて可変減衰器の減衰量調整用の制御電圧を出力する信号レベル調整装置において、可変減衰器の出力におけるスプリアスを抑制できる信号レベル調整装置を提供することにある。本発明の他の目的は、この信号レベル調整装置を用いて高周波機器を構成することにより高周波機器の出力のスプリアスを抑制することにある。
【課題を解決するための手段】
【００１２】
本発明は、周波数信号の信号路に設けられ、制御電圧により前記周波数信号の減衰量が調整される可変減衰器と、
この可変減衰器の出力側の周波数信号の信号レベルを検出する検波器と、
この検波器にて検出された信号レベルに基づいて前記制御電圧に対応するディジタル信号である指令値を出力する制御部と、
前記指令値をアナログ電圧に変換して前記制御電圧として出力するディジタル／アナログ変換器と、
このディジタル／アナログ変換器の出力側と可変減衰器との間に設けられたローパスフィルタと、を備え、
制御部が制御電圧を出力してから検波器で検出された信号レベルを読み込むまでの時間は、前記ローパスフィルタのカットオフ周波数で決まる当該ローパスフィルタの時定数よりも長い時間に設定されていることを特徴とする信号レベル調整装置である。
【００１３】
前記制御部は、１回前に検出した信号レベルに基づいて設定された制御電圧に対して、検出された信号レベルと目標の信号レベルとの差分に相当する差電圧を加算して新たな制御電圧とする機能と、
前記差電圧が予め設定された制限値から外れているときには当該制限値に制限する機能と、を備えた構成とすることができる。
【００１４】
他の発明は、周波数信号の信号路に設けられ、制御電圧により前記周波数信号の減衰量が調整される可変減衰器と、
この可変減衰器の出力側の周波数信号の信号レベルを検出するための検波器と、
この検波器にて検出された検出電圧と目標の信号レベルに対応する目標電圧とが入力されて比較され、前記検出電圧を前記目標電圧に近づけるためのコンパレータと、
このコンパレータの出力を積分してその積分出力を前記制御電圧とする積分回路部と、
前記コンパレータと積分回路部との間に設けられたローパスフィルタと、を備えたことを特徴とする信号レベル調整装置である。
【００１５】
更に他の発明は、電圧制御発振器の発振出力である周波数信号を増幅器を介して出力する周波数シンセサイザにおいて、
前記周波数信号の信号路に設けられた可変減衰器を含む本発明の信号レベル調整装置を備えたことを特徴とする。
【発明の効果】
【００１６】
本発明は、周波数信号の信号路に設けた可変減衰器の出力側の信号レベルを検波し、検波電圧に応じて制御部からディジタル／アナログ変換器を介して可変減衰器の減衰量調整用の制御電圧を出力し、可変減衰器の出力の信号レベルを一定化する信号レベル調整装置において、ディジタル／アナログ変換器の出力側と可変減衰器との間にローパスフィルタを設けて、ディジタル／アナログ変換器の出力の変化時に発生するオーバーシュートに対応する周波数成分をカットしている。そしてローパスフィルタのカットオフ周波数で決まる当該ローパスフィルタの時定数よりも長い時間間隔で制御部から前記制御電圧を出力するようにして、制御動作に影響がないようにしている。このためディジタル／アナログ変換器の出力変化に基づくスプリアスを抑制できる。
【００１７】
他の発明は、周波数信号の信号路に設けた可変減衰器の出力側の信号レベルを検波し、検波電圧に応じて可変減衰器の減衰量調整用の制御電圧を出力する信号レベル調整装置において、Ｄ／Ａ変換器を用いずにコンパレータを用いると共にコンパレータの出力側にローパスフィルタを設けて制御電圧を生成しているため、可変減衰器の出力におけるスプリアスを抑制できる効果がある。
またこのような信号レベル調整装置を例えば周波数シンセサイザなどの高周波機器に適用すれば、スプリアスに基づく悪影響を避けることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の周波数シンセサイザの第１の実施形態を示すブロック図である。
【図２】可変減衰器の一例を示す回路図である。
【図３】可変減衰器の特性を示す特性図である。
【図４】上述実施の形態の動作を示すフローチャートである。
【図５】時間と、ディジタル／アナログ変換器に入力されるディジタル値及び検波電圧と、の関係を示す特性図である。
【図６】本発明の周波数シンセサイザの出力のスペクトラムである。
【図７】本発明で用いるローパスフィルタの他の例を示す回路図である。
【図８】本発明の周波数シンセサイザの第２の実施形態を示すブロック図である。
【図９】第２の実施形態における検波電圧の時間的変化を示す特性図である。
【図１０】従来の周波数シンセサイザを示すブロック図である。
【図１１】検波電圧と周波数シンセサイザの出力の信号レベルとの関係を示す特性図である。
【図１２】ディジタル／アナログ変換器の出力信号の変化を示す波形図である。
【図１３】ディジタル／アナログ変換器の出力信号の変化時の波形について周波数と信号強度との関係を示す特性図である。
【図１４】従来の周波数シンセサイザの出力のスペクトラムである。
【発明を実施するための形態】
【００１９】
[第１の実施形態]
図１は、本発明に係る周波数シンセサイザの第１の実施の形態を示すブロック図である。この実施形態が従来の周波数シンセサイザとして示した図１０と異なるところは、
（１）ディジタル／アナログ変換器の出力側と可変減衰器４との間にローパスフィルタ７を設けたこと、
（２）制御部３の機能が異なること、
にある。まず図１０における説明では触れていなかったＰＬＬ集積回路部１の一例について述べると、ＰＬＬ集積回路部１は例えば電圧制御発振器２の出力を分周する分周部と、この分周部の後段に設けたＡ／Ｄ変換部と、Ａ／Ｄ変換部の出力を基準クロックにより直交検波して両周波数差の周波数で回転する回転ベクトルＫを取り出す部分と、設定された周波数シンセサイザの出力周波数に応じた設定周波数で回転する回転ベクトルＫ０と、回転ベクトルＫとＫ０との速度差に対応する信号をループフィルタ２に出力する部分と、を備えている。この場合には、回転ベクトルＫがＫ０の速度と一致したときにＰＬＬループがロックすることになるが、ＰＬＬ集積回路部１の構成はこのようなものに限らず、電圧制御発振器２の出力信号を分周する分周部と、分周された出力信号の位相と基準クロックの位相との位相差に応じた信号を取り出してループフィルタに出力する構成であってもよい。
【００２０】
次にＰＩＮダイオードをπ型接続した、公知の可変減衰器４の構成例について図２に記載しておく。実線Ａの経路で示すように定電圧回路４００から電流が抵抗Ｒ１０、ＰＩＮダイオードＤ２、ＰＩＮダイオードＤ３、抵抗Ｒ２０及び接地の経路で流れると共に、実線Ｂの経路で示すように制御電圧（制御部３からディジタル／アナログ変換器６を介して出力された制御電圧）がインダクタンスＬ１０、ＰＩＮダイオードＤ１、抵抗Ｒ２０及び接地の経路で流れる。Ｃ１〜Ｃ７はコンデンサである。
【００２１】
この回路においては、制御電圧を小さくすることにより減衰量が大きくなる。即ち、制御電圧を小さくすることでＰＩＮダイオードＤ１の順電流が小さくなり当該ＰＩＮダイオードＤ１の順抵抗値が大きくなる。これにより抵抗Ｒ２０の電圧降下量が小さくなるので、実線Ｂで示す経路に流れる電流が多くなる。従ってＰＩＮダイオードＤ２、Ｄ３の順電流が大きくなり、ＰＩＮダイオードＤ２、Ｄ３の順抵抗値が小さくなる。
【００２２】
また逆に電圧制御回路２の制御電圧を大きくすることにより減衰量が小さくなる。即ち、制御電圧を大きくすることでＰＩＮダイオードＤ１の順電流が大きくなり当該ＰＩＮダイオードＤ１の順抵抗値が小さくなる。これにより抵抗Ｒ２０の電圧降下量が大きくなるので、実線Ｂで示す経路に流れる電流が小さくなる。従ってＰＩＮダイオードＤ２、Ｄ３の順電流が小さくなり、ＰＩＮダイオードＤ２、Ｄ３の順抵抗値が大きくなる。図３は可変減衰器の減衰特性の一例である。
【００２３】
地上波ディジタル放送向けのＯＦＤ方式の６４ＱＡＭ変調で使用する周波数シンセサイザでは、キャリア近傍の１０Ｈｚ離調以下においては、復調回路に対する影響が少なく、１０Ｈｚを越える雑音（スプリアスを含む）は固定劣化になるので、ローパスフィルタ７のカットオフ周波数は１０Ｈｚ以下とする必要がある。また図１に示したローパスフィルタ７のカットオフ周波数は、１／（２π・抵抗値・容量値）であらわされる。なお、前記抵抗値は、ローパスフィルタ７の抵抗Ｒの抵抗値、容量値はコンデンサＣの容量値である。例えばＣを２．２μＦ、Ｒを８．２ｋΩとすれば、カットオフ周波数は８．８２Ｈｚとなる。
【００２４】
カットオフ周波数が低くなると、時定数が無視できなくなり、ＡＰＣの応答時間を考慮する必要がある。カットオフ周波数が８．８２Ｈｚの場合、時定数は１８．０４ｍｓｅｃであるから、ＡＰＣ応答時間を１８．０４ｍｓｅｃよりも長い時間に設定する必要がある。即ち制御部３が制御電圧を出力してから検波器５で検出された信号レベルを読み込むまでの時間は、前記ローパスフィルタ７のカットオフ周波数で決まる当該ローパスフィルタ７の時定数よりも長い時間に設定されている必要がある。この例ではマージンをもたせて例えば３０ｍｓｅｃに設定している。
【００２５】
制御部３は、検波器５からの検波電圧（電圧検出値）と目標電圧値とに基づいて可変減衰器４の制御電圧を設定する処理を実行するものであることから、目標電圧値、ディジタル／アナログ変換器６の制御電圧のディジタル値の上限値及び下限値などのパラメータを記憶し、ＡＰＣに必要な所定の演算、判定処理などを行うプログラムを備えている。これらパラメータやプログラムについては、次のフローチャートを含めた動作説明においてあわせて記載する。
【００２６】
図４は上述実施形態においてＡＰＣ動作を示すフローチャートである。この例では、検波器５として、図１１（ａ）に示した単調増加の特性のものを使用している。検波器５は増幅器４１から出力される周波数信号を検波し、制御部３は検波した電圧の値Ｖ２を読み込む（ステップＳ１）。更に制御部３はこの時点においてのディジタル／アナログ変換器６の設定値であるディジタル値を読み込む（ステップＳ２）。以下このディジタル値をＤＡＣ値と呼ぶ。ＤＡＣ値は可変減衰器４の制御電圧に対応する値である。制御部３は既述のように検波電圧に基づいてＤＡＣ値を出力し、ＤＡＣ値を出力してから、次のＤＡＣ値を演算するために検波電圧を読み込むまでの時間（ＡＰＣ応答時間）は、ローパスフィルタ７の時定数よりも長い例えば３０ｍｓｅｃである。このため結果としてＤＡＣ値の出力間隔（応答時間）は３０ｍｓｅｃであり、上記の「この時点においての」ＤＡＣ値とは、ステップＳ１にて得られた検波電圧を取り込むサイクルの一つ前のサイクルにて出力されたＤＡＣ値である。
【００２７】
制御部３内のメモリには、予めＤＡＣ値の上限値と下限値とが設定されており、制御部３はステップＳ２にて読み取ったＤＡＣ値が上限値と下限値との間にあるか否かを判定し（ステップＳ３）、この間から外れていれば、ＡＰＣを実行することができず、ＡＰＣエラーとして例えばアラームを出して周波数シンセサイザの出力を停止する。ＤＡＣ値が上限値と下限値との間に収まっていれば、検波電圧Ｖ２と目標電圧Ｖ１との差分の絶対値を求め、差分値が許容値（差分しきい値）ΔＶ０よりも大きいか否かを判定する（ステップＳ４）。
【００２８】
目標電圧Ｖ１とは、周波数シンセサイザの出力レベル（出力された周波数信号の信号レベル）のいわば理想値に対応する電圧値であり、例えば仕様を満足する出力レベルの許容範囲の中心値に対応する電圧値に設定される。また許容値ΔＶ０は、信号レベルが目標値から外れていても許容範囲内に収まる値に設定される。目標電圧Ｖ１及び許容値ΔＶ０は、予めオペレータが制御部３にて設定し、メモリ内に格納される。
【００２９】
検波電圧Ｖ２と目標電圧Ｖ１との差分の絶対値が許容値ΔＶ０の中に収まっているとき、つまり判断ステップＳ４の結果が「ＮＯ」であるときには、このままＡＰＣ制御を続行しても問題ない。しかし信号レベルをより理想値に近づけるため、つまり検波電圧Ｖ２をより目標電圧Ｖ１に近づけるために、検波器５として図１１（ａ）に示した単調増加の特性のものを使用している場合には、検波電圧Ｖ２が目標電圧Ｖ１よりも大きれば、周波数シンセサイザの出力レベルを僅かに下げるために、現在のサイクルで出力されているＤＡＣ値からディジタル値で「１」だけ小さい値を新たなＤＡＣ値として設定する（ステップＳ５）。また逆に検波電圧Ｖ２が目標電圧Ｖ１よりも小さければ、現在のサイクルで出力されているＤＡＣ値からディジタル値で「１」だけ大きい値（１ビット分だけ大きな値）を新たなＤＡＣ値として設定する（ステップＳ５）。
【００３０】
図５（ａ）は、ＤＡＣ値を縦軸に、経過時間を横軸に夫々とった特性図であり、図５（ｂ）は、検波電圧を縦軸に、経過時間を横軸に夫々とった特性図である。なお図５は、検波器５として図１１（ｂ）に示した単調減少の特性のものを使用している場合の特性である。この例では、検波電圧が安定しているときには、即ち検波電圧Ｖ２と目標電圧Ｖ１との差分が許容値ΔＶ０に収まっているときには、ＤＡＣ値は１ビットの加算、除算が交互に繰り返される。この場合には、あるＤＡＣ値とこの値よりも「１」だけ大きいＤＡＣ値との間に、目標電圧Ｖ１に対応するＤＡＣ値が存在しており、従って検波電圧Ｖ１と目標電圧Ｖ２との差分はゼロになることはないので、最終的にはＤＡＣ値は１ビット単位で制御されることになる。
【００３１】
一方、検波電圧Ｖ２と目標電圧Ｖ１との差分の絶対値が許容値ΔＶ０から外れているとき、つまり判断ステップＳ４の結果が「ＹＥＳ」であるときには、検波電圧Ｖ２が目標電圧Ｖ１よりも大きいときには、ＤＡＣ値の最大許容変化幅ΔＤＡＣをそのときのＤＡＣ値から差し引いて新たなＤＡＣ値とする（ステップＳ６）。最大許容変化幅ΔＤＡＣを設定した理由は、ディジタル／アナログ変換器６からのアナログ出力がＤＡＣ値の変化によりパルス的に変化するため、この変化によるオーバーシュートを抑えることにある。従って検波電圧Ｖ２と目標電圧Ｖ１との差分の絶対値が許容値ΔＶ０から外れたときに、その差分に対応するだけＤＡＣ値を変化させるということを行わず、予めオーバーシュートが抑えられるであろう変化幅の最大値として設定された最大許容変化幅ΔＤＡＣだけ変化させるようにしている。また検波電圧Ｖ２が目標電圧Ｖ１よりも小さいときには、そのときのＤＡＣ値にＤＡＣ値の最大許容変化幅ΔＤＡＣを加算して新たなＤＡＣ値とする（ステップＳ６）。検波器５の検波電圧の特性が単調減少の場合には、ステップＳ５及びＳ６におけるＶ１、Ｖ２の大小関係は逆になる。
【００３２】
こうしてステップＳ５またはＳ６にてＤＡＣ値が設定されると（ステップＳ７にて）、制御部３はディジタル／アナログ変換器６に対してＤＡＣ値を出力する。すなわち、制御部３からディジタル／アナログ変換器６及びローパスフィルタ７を介して制御電圧が可変減衰器４に出力される。そしてローパスフィルタ７の時定数だけ経過すると、可変減衰器４は制御部３にて設定された制御電圧に対応する減衰量となり、周波数信号はこの減衰量に応じた信号レベルとなる。一方制御部３においては、ＤＡＣ値を出力した後、設定された応答時間τ、この例では３０ｍｓｅｃだけ待機し（ステップＳ８）、ステップＳ１に戻って検波電圧Ｖ２を読み取り、次の制御ループの処理を開始する。
【００３３】
この実施形態では、ディジタル／アナログ変換器６から出力されるアナログ電圧がディジタル値の変更によりパルス的に変化して発生したオーバーシュトの波形に対応する信号は、ローパスフィルタ７により除去される。図６はこの実施形態の周波数シンセサイザの出力のスペクトラムであり、図１２にて見られたようなスプリアスが存在しないことがわかる。従って例えば地上ディジタル放送において音声や画像の乱れを抑えることができる。
【００３４】
以下に上述の実施形態の変形例について記載する。
図４に記載したフローチャートにおいて、検波電圧Ｖ２と目標電圧Ｖ１との差分の絶対値が許容値ΔＶ０から外れたときに、その差分だけＤＡＣ値を変化させるようにし、ただしその変化分は最大許容変化幅ΔＤＡＣに制限されるようにリミッタ機能を付与するようにしてもよい。
またローパスフィルタ７としては図７に記載した構成のものであってもよい。図７中、３０１は演算増幅器、３０２、３０３は抵抗、３０４、３０５はコンデンサである。更にまた増幅器４１と可変減衰器４とは配置が逆であっても、即ち、可変減衰器４の前段に増幅器４１が設けられていてもよい。
【００３５】
[第２の実施形態]
図８は、本発明に係る周波数シンセサイザの第２の実施の形態を示すブロック図である。この実施形態が図１に示した第１の実施形態と異なるところは、ＡＰＣの制御ループを構成するＤＡＣ６に代えてコンパレータ８を用いたところにある。コンパレータ８の正側の入力端には、検波電圧の目標値（目標電圧）Ｖ１が制御部３から入力され、コンパレータ８の負側の入力端には、検波器５からの検波電圧Ｖ２が入力されている。検波器５は単調増加のものが用いられている。目標電圧Ｖ１とは、周波数シンセサイザの出力レベル理想値に対応する電圧値である。コンパレータ８の出力側にはローパスフィルタ７が設けられ、このローパスフィルタ７の出力側には積分回路部である積分器９が設けられている。ローパスフィルタ７は、コンパレータ８の出力変化時に発生するオーバーシュートに対応する周波数成分をカットする役割を持っている。積分器９の出力電圧は可変減衰器４の制御電圧となる。
【００３６】
このような構成では、検波器５が単調増加の場合には、検波電圧Ｖ２が目標電圧Ｖ１よりも大きいと、コンパレータ８の出力は「Ｌ」レベルとなる。このとき積分器９に充電されている電荷はコンパレータ８を介して放電され、可変減衰器４の制御電圧が小さくなるので可変減衰器４の減衰量が大きくなる。また検波電圧Ｖ２が目標電圧Ｖ１よりも小さいと、コンパレータ８の出力は「Ｈ」レベルとなる。このときコンパレータ８の出力電圧が積分器９により積分され、可変減衰器４の制御電圧が大きくなるので可変減衰器４の減衰量が小さくなる。従って検波電圧の時間的変化は第１の実施形態とは異なり、図１１に示すように鋸波状となる。
【００３７】
第２の実施形態では、可変減衰器４の出力側の信号レベルを検波し、検波電圧に応じて可変減衰器４の減衰量調整用の制御電圧を出力する信号レベル調整装置において、コンパレータ８を用いて制御電圧を生成しているが、コンパレータ８の出力変化時に発生するオーバーシュートに対応する周波数成分はローパスフィルタ７によりカットされるため、高周波機器例えば周波数シンセサイザの出力におけるスプリアスを抑制できる効果がある。またコンパレータ８を用いて制御電圧を生成しているため回路構成が簡単になるという利点がある。
【００３８】
検波器５が単調減少の場合には、コンパレータ８の入力は図８の場合と逆になり、負側の入力端に、検波電圧の目標値Ｖ１が制御部３から入力され、コンパレータ８の正側の入力端に、検波器５からの検波電圧Ｖ２が入力されることになる。この場合には、検波電圧Ｖ２が目標電圧Ｖ１よりも大きいと、コンパレータ８の出力は「Ｈ」レベルとなり、可変減衰器４の制御電圧が大きくなるので可変減衰器４の減衰量が小さくなる。また検波電圧Ｖ２が目標電圧Ｖ１よりも小さいと、コンパレータ８の出力は「Ｌ」レベルとなる。このとき可変減衰器４の制御電圧が小さくなるので可変減衰器４の減衰量が大きくなる。
【００３９】
以上の実施形態では、周波数シンセサイザに上述の構成のＡＰＣを組み込んだシステム、言い換えるとＡＰＣを備えた周波数シンセサイザについて記載しているが、本発明は、周波数シンセサイザから切り離された上述の構成のＡＰＣについても成立する。このＡＰＣの適用機器としては、周波数シンセサイザ以外に信号発生器、高周波送信機、高周波受信機などにも適用できる。
【符号の説明】
【００４０】
１ＰＬＬ集積回路部
１１基準クロック発生回路
２電圧制御発振部
３制御部
４可変減衰器
５検波器
７ローパスフィルタ
８コンパレータ
９積分器

【特許請求の範囲】
【請求項１】
周波数信号の信号路に設けられ、制御電圧により前記周波数信号の減衰量が調整される可変減衰器と、
この可変減衰器の出力側の周波数信号の信号レベルを検出する検波器と、
この検波器にて検出された信号レベルに基づいて前記制御電圧に対応するディジタル信号である指令値を出力する制御部と、
前記指令値をアナログ電圧に変換して前記制御電圧として出力するディジタル／アナログ変換器と、
このディジタル／アナログ変換器の出力側と可変減衰器との間に設けられたローパスフィルタと、を備え、
制御部が制御電圧を出力してから検波器で検出された信号レベルを読み込むまでの時間は、前記ローパスフィルタのカットオフ周波数で決まる当該ローパスフィルタの時定数よりも長い時間に設定されていることを特徴とする信号レベル調整装置。
【請求項２】
前記制御部は、１回前に検出した信号レベルに基づいて設定された制御電圧に対して、検出された信号レベルと目標の信号レベルとの差分に相当する差電圧を加算して新たな制御電圧とする機能と、
前記差電圧が予め設定された制限値から外れているときには当該制限値に制限する機能と、を備えたことを特徴とする請求項１記載の周波数シンセサイザ。
【請求項３】
周波数信号の信号路に設けられ、制御電圧により前記周波数信号の減衰量が調整される可変減衰器と、
この可変減衰器の出力側の周波数信号の信号レベルを検出するための検波器と、
この検波器にて検出された検出電圧と目標の信号レベルに対応する目標電圧とが入力されて比較され、前記検出電圧を前記目標電圧に近づけるためのコンパレータと、
このコンパレータの出力を積分してその積分出力を前記制御電圧とする積分回路部と、
前記コンパレータと積分回路部との間に設けられたローパスフィルタと、を備えたことを特徴とする信号レベル調整装置。
【請求項４】
電圧制御発振器の発振出力である周波数信号を増幅器を介して出力する周波数シンセサイザにおいて、
前記周波数信号の信号路に設けられた可変減衰器を含む請求項１ないし３のいずれか一項に記載の信号レベル調整装置を備えたことを特徴とする周波数シンセサイザ。

【図１】