【課題】発振動作を起こしにくい。
【解決手段】アンプユニットＡ１は、２つの入力端子２０，２１から入力された電圧信号を増幅するとともに、電流信号に変換して出力する。アンプユニットＡ２は、入力と出力とが帰還抵抗Ｒ５，Ｒ６を介して接続されることにより、電流信号として入力された入力信号を、電圧信号に変換して２つの出力端子２２，２３へ出力する。アンプユニットＡ１は、カレントミラー回路ＣＭ１によって電流源ＣＳ１からミラーされた電流を動作電流として供給される。アンプユニットＡ２は、カレントミラー回路ＣＭ２によって電流源ＣＳ２からミラーされた電流を動作電流として供給される。 （もっと読む）

【課題】本発明は、増幅出力の歪みや発振を招くことなく、そのスルーレートを任意に可変制御することが可能な増幅回路を提供することを目的とする。
【解決手段】本発明に係るアンプＡ１は、出力段に抵抗（Ｒｃ０〜Ｒｃ３）と容量（Ｃｃ１）から成る位相補償部が組み込まれた増幅部（Ｐ３〜Ｐ７、Ｎ３〜Ｎ４）と、前記増幅部のバイアス電流（ｉ２、ｉ３）を生成する基準電流生成部（Ｐ１〜Ｐ２、Ｎ１〜Ｎ２、Ｒｂ０〜Ｒｂ３）と、を有して成る増幅回路であって、前記基準電流生成部は、所定の制御信号（ＨＰ、Ｎ、ＰＳ）に応じてバイアス電流（ｉ２、ｉ３）の電流値を切り換えるスルーレート可変手段（ＳＷ１１〜ＳＷ１３）を有して成り、前記位相補償部は、制御信号（ＨＰ、Ｎ、ＰＳ）に応じて、抵抗（Ｒｃ０〜Ｒｃ３）の抵抗値を切り換える位相補償量可変手段（ＳＷ２１〜ＳＷ２３）を有して成る構成とされている。 （もっと読む）

【課題】ＲＦ ＩＣで、基準周波数信号の周波数を制御するＡＦＣ制御用Ｄ／Ａ変換器の出力信号の外部電源電圧の変動による変動を低減すること。
【解決手段】基準周波数発振器３１４を制御するＡＦＣ制御用Ｄ／Ａ変換器３１５は、３個のボルテージフォロワＡＭＰ１、２、３を含む電圧ポテンショメータ型Ｄ／Ａ変換器で構成される。少なくとも後段のボルテージフォロワＡＭＰ３では、ＮＭＯＳ差動入力回路とＣＭＯＳ出力回路とバイアス回路とは外部電源電圧Ｖｄｄ＿ｅｘｔを供給する一方、ＰＭＯＳ差動入力回路ＰＭＯＳ＿ＤＡは基準電圧発生器ＲＶＧから生成された内部安定化電源電圧Ｖｄｄ＿ｉｎｔを供給する。ＰＭＯＳ差動のＭＰ１、ＭＰ２のペア性のずれがあっても、外部電源電圧Ｖｄｄ＿ｅｘｔの増大によるＰＭＯＳ電流源のＭＰ３の電流の増大は抑制される。ＰＭＯＳ差動の入力オフセット電圧も増大せず、ＡＦＣ制御アナログ出力信号の変動を低減できる。 （もっと読む）

【課題】入力電圧範囲を広く取ることを可能とする差動増幅回路の提供。
【解決手段】入力端子に入力対が共通に接続され、出力対が負荷素子（Ｍ２、Ｍ４）対に共通に接続された第１導電型の第１の差動対（Ｍ３、Ｍ５）と、第２導電型の第２の差動対（Ｍ７、Ｍ９）と、第１の電源（ＶＤＤ）と出力端子（Ｏ）間に接続された第１の出力トランジスタ（Ｍ１１）と、第２の電源と前記出力端子（Ｏ）間に接続された第２の出力トランジスタ（Ｍ１２）と、を備え、前記第１、第２の差動対の各第１の出力電流（Ｉ５、Ｉ１０）に、前記第1、第２の差動対の各第２の出力の電流（Ｉ７、Ｉ１０）をカレントミラー（Ｍ６、Ｍ８）、（Ｍ１，Ｍ２）で夫々折り返した電流（Ｉ６、Ｉ１）を加算した値の電流（Ｉ４、Ｉ９）を、前記第１、第２の差動対の各第１の出力に接続する負荷素子（Ｍ４、Ｍ９）に夫々流す構成としている。 （もっと読む）

【課題】 増幅器を有する回路の消費電力を低減する技術を提供する。
【解決手段】 電流供給回路８０は、パイプライン型ＡＤコンバータ回路１０を構成する演算増幅器３０ａおよび３０ｂにバイアス電流を供給する。電流切換回路７０が、電流制御手段１００からの電流制御信号に応じて、出力する電流を切り換えることにより、バイアス回路５０からトランジスタ４０を介して演算増幅器３０に供給される電流が切り換えられる。高周波動作を行う場合は、その動作に十分な電流を供給し、低周波動作を行う場合は、供給する電流の電流値を低く切り換える。 （もっと読む）

【課題】ダイナミックな（動的な）動作時の負荷への十分な電流供給と、スタティックな（静的な）動作時の消費電力の低減と、オフセットの低減と、歪みの低減とが可能な演算増幅器を提供する。
【解決手段】差動トランジスタ対１００の片方のトランジスタに流れる出力電流を電流電圧変換手段１２０で電圧に変換して第１および第２の電圧出力端より出力する。電流電圧変換手段１２０の第１および第２の電圧出力端に制御端子が接続された出力トランジスタ１３０、１４０の制御端子を出力する。出力トランジスタ１３０の動作域はＡ級増幅動作域であり、前記第２の出力トランジスタ１４０の動作域はＢ級増幅動作域である。 （もっと読む）

【課題】信号のＤｕｔｙを一定に保つことができるレシーバアンプ回路を提供する。
【解決手段】閾値電圧出力回路１０は、第１のＣＭＯＳインバータＩＶ２の閾値電圧を出力する。基準電流制御回路１２は、基準電流の大きさを制御する。差動増幅回路１６は、２つの入力端子から入力される信号を差動増幅する。カレントミラー回路１５は、基準電流制御回路１２に基準電流を供給し、基準電流のミラー電流を差動増幅回路１６に供給する。第１のＣＭＯＳインバータＩＶ２の入力端子Ｃ’と、差動増幅回路１６の第１の出力端子Ｃとが接続され、基準電流制御回路１２は、閾値電圧出力回路１０が出力する閾値電圧と第１のＣＭＯＳインバータＩＶ２の入力電圧の差分に基づいて基準電流の大きさを制御する。 （もっと読む）

【課題】データ送信ごとに待ち時間が発生することなくデータ送信を行うことができると共に低消費電力化を図ることができる電流駆動型差動ドライバを備える半導体装置及び電流駆動差動ドライバの動作制御方法を得る。
【解決手段】制御シーケンサ６は、頻繁にデータ送信が行われるときは電流駆動型差動ドライバ５内に捨て電流ｉ２を継続して流させ、データ送信が所定時間Ｔ２以上中断されたときのみ、電流駆動型差動ドライバ５内に捨て電流ｉ２が流れないようにした。 （もっと読む）

【課題】演算増幅器（オペアンプ）のオフセット補正を行うことができる増幅回路を提供する。
【解決手段】入力切替部１０を介してアンプ部２０に入力される電圧信号の入力経路をスイッチ端子５０に入力されるスイッチ信号によって切り替えると共に、スイッチ信号による切替前と切替後のアンプ部２０の出力をサンプルアンドホールド部３０に格納する。そして、それら出力を差動増幅回路部４０で足し合わせることで、アンプ部２０（特に差動対回路部を構成する各トランジスタ）に生じるオフセットをキャンセルする。 （もっと読む）

【課題】高い利得を有すると共に、バイアス電流の設定を簡単に行うことができるＯＴＡ回路を提供する。
【解決手段】ＯＴＡ回路の差動対を構成する一導電型ＭＯＳトランジスタと、当該一導電型ＭＯＳトランジスタのドレインに共通接続ノードを介してそれぞれドレインを接続された一対の他の導電型ＭＯＳトランジスタとを備え、前記共通接続ノードにそれぞれ接続された出力側回路を有する構成としたＯＴＡ回路を得る。このような接続により、一導電型ＭＯＳトランジスタによって定まる利得よりも高い利得を得ることが出来ると共に、直流バイアスポイントの変動をなくし、これによって、接続される回路に対する制約を軽減できる。 （もっと読む）

【課題】オフセット電圧の発生を好適に抑制することのできるオペアンプ回路を提供することにある。
【解決手段】出力段回路３０のトランジスタＰ３のドレインにソースが接続され、トランジスタＮ５のドレインにドレインが接続されるトランジスタＰ１１を備えた。このトランジスタＰ１１のゲートには、トランジスタＮ１２のソースが接続される。このトランジスタＮ１２のゲートには、第１入力信号ＩＰが印加される。すなわち、トランジスタＰ３，Ｐ１１間のノードＣの電位Ｖ３は、第１入力信号ＩＰからトランジスタＮ１２のゲート・ソース間電圧Ｖｇｓ１分低下し、トランジスタＰ１１のゲート・ソース間電圧Ｖｇｓ２分上昇した電圧になる。 （もっと読む）

【課題】高速かつ広い入力電圧レンジの入力信号を受け取り、信号品質を悪化させることなく、所定の出力電圧レンジの出力信号に変換して出力する入力バッファを提供する。
【解決手段】本発明の入力バッファは、所定のコモンモード電圧であって、所定振幅の入力信号を受け取り、後段のバッファの入力信号として入力可能な最大のコモンモード電圧を持つ、所定の出力電圧レンジの出力信号を出力する第１のバッファと、第１のバッファの出力信号のコモンモード電圧を段階的に低電位側にシフトして低下させた出力信号を出力する第２のバッファと、第２のバッファの出力信号のコモンモード電圧をさらに低電位側にシフトし、コア電源の電圧レンジで動作するロジック回路のしきい値電圧とほぼ一致する電圧まで低下させた出力信号を出力する第３のバッファとを備えている。 （もっと読む）

【課題】動作範囲の広い増幅器を提供する。
【解決手段】本発明の増幅器は、互いに直列接続された入力段１および入力段１の後段に配された出力段２と、出力段２からの出力信号Ｖｏｕｔｐ・Ｖｏｕｔｍを変換して入力段１の後段から出力段２の入力としてフィードバックするフィードバック段３と、を有し、入力段１、およびフィードバック段３は、それぞれＮＭＯＳトランジスタ４・５、１５・１６の差動対を備え、入力段１から入力された入力信号Ｖｉｎｐ・Ｖｉｎｍを増幅して出力段２から出力する増幅器において、入力段１およびフィードバック段３が同一の電流源２０を共用している。 （もっと読む）

【課題】消費電力増大を抑止しつつスルーレートを向上可能な演算増幅回路を提供すること。
【解決手段】差動増幅器１２の出力端（Ｂ）に接続されるとともに差動増幅器１２の反転入力電圧Ｖｉｎ−及び非反転入力電圧（Ｖｉｎ＋）が入力される補助回路１１を有する。この補助回路１１は、反転入力電圧Ｖｉｎ−と非反転入力電圧Ｖｉｎ＋との差が実質的に等しい定常常態において大きな出力インピーダンスをもつ。反転入力電圧Ｖｉｎ−と非反転入力電圧Ｖｉｎ＋との差が大きくなると、補助回路１１は、差動増幅器１２の出力電圧の遷移を促進する方向へ差動増幅器１２の出力端（Ｂ）と電流を授受する。 （もっと読む）

【課題】小型化および出力信号の波形歪みの低減が可能なアナログマルチプレクサを提供する。
【解決手段】Ｎ個（Ｎは２以上の整数）の主入力端子(2,3)に入力される入力信号のうちの何れか一つを主出力端子(4)に選択的に出力するアナログマルチプレクサであって、Ｎ個の主入力端子にそれぞれ接続された第１の入力端子(10a,40a)、主出力端子に電気的に接続された第２の入力端子(10b,40b)および出力端子をそれぞれ有するＮ個の増幅部(10,40)と、Ｎ個の増幅部の出力端子にそれぞれ接続された入力端子(30a,30b,60a,60b)、および主出力端子に接続された出力端子(30c,30d,60c,60d)をそれぞれ有するＮ個のスイッチ部(30,60)と、Ｎ個の増幅部の出力端子と第１の電源線との間にそれぞれ接続されるＮ個の負荷部(20,50)と、Ｎ個のスイッチ部の出力端子と第２の電源線との間に接続される共通負荷部（７０）とを備える。 （もっと読む）

【課題】位相余裕の拡大、動作開始時の出力電圧の変化の安定性、過電流防止を図る。
【解決手段】アンプは、入力段増幅回路３０Aと、出力段増幅回路３０Bと、負帰還回路５０とを備えている。回路３０Aは、正相入力ノード（NMOS３５のゲート）に入力される第１の入力電圧と逆相入力ノード(NMOS３４のゲート)に入力される第２の入力電圧とを差動増幅して正相出力ノードN35から出力する。回路３０Bは、ノードN35の出力電圧を増幅して出力端子REGOUTから出力すると共に出力電圧Voutに対応した第２の入力電圧を生成してNMOS３４のゲートへフィードバック入力する。回路５０は、ノードN35の出力電圧により出力電流が変化する電流源用PMOS５１と、このPMOS５１の出力電流が供給され、第１の入力電圧と第２の入力電圧とを差動増幅するPMOS５２，５３からなる差動増幅部とを有し、この差動増幅部の出力電流に対応した正相電流を逆相出力ノードN34へフィードバックする。 （もっと読む）

【課題】個々のトランジスタの動作電圧の違いに起因する抵抗負荷差動増幅器の利得のバラつきを抑え、その利得が精度よく一定となるバイアス回路を提供する。
【解決手段】カレントミラー２０は、差動対１０を構成している一対のトランジスタＭ１１及びＭ１２の各々のドレインへ同量の電流を流し込む。電流源３０は、利得安定化の対象である抵抗負荷差動増幅器の負荷抵抗に反比例している電流を流し出す。この電流は、差動対１０の出力点である、トランジスタＭ１２のドレインへ流し込まれる。テール電流調整回路４０は、トランジスタＭ１３のゲートに印加する電圧を変化させて差動対１０のテール電流Ｉｓｓ１を制御し、差動対１０の出力電流を電流源３０が流し出す電流に一致させる。更に、利得安定化の対象である抵抗負荷差動増幅器を構成している差動対のテール電流を制御して、このテール電流をテール電流Ｉｓｓ１の変化に比例させる。 （もっと読む）

【課題】差動増幅回路が形成されてなる半導体回路装置であって、回路の動作スピードと安定性を両立させることができると共に、適用回路に制限がなく、安価に製造することのできる半導体回路装置を提供する。
【解決手段】差動増幅回路１００ａにおける２つの入力トランジスタＱ１，Ｑ２にバイアス電流Ｉｂを供給する電流供給トランジスタＱ３ｐが、マルチコレクタのバイポーラトランジスタからなり、電流供給トランジスタＱ３ｐの第１コレクタｃ_１が、２つの入力トランジスタＱ１，Ｑ２の各エミッタに共通接続され、第１コレクタｃ_１と電流供給トランジスタＱ３ｐの第２コレクタｃ_２との間で、寄生抵抗Ｒｐが形成され、第２コレクタｃ_２が、２つの入力トランジスタＱ１，Ｑ２に入力が無い状態で、第１コレクタｃ_１と同電位に設定されてなる半導体回路装置１００とする。 （もっと読む）

【課題】入力電圧の比較可能レベルを広げ、かつ比較レベルによる判定時間の変動、入力からみた出力に対する比較精度の変動を抑えられるコンパレータ回路の提供。
【解決手段】第１差動増幅回路１１は、入力電圧Ｖin＋、Ｖin−の差に応じた電流を出力する。ソースフォロワ回路１８は、入力電圧Ｖin＋、Ｖin−を電圧ＳＶ＋、ＳＶ−にレベルシフトする。第２差動増幅回路１２は、その電圧ＳＶ＋、ＳＶ−の差に応じた電流を出力する。受け渡し回路１６は、入力電圧Ｖin＋、Ｖin−の動作コモン電位レベルに応じて第１差動増幅回路１と第２差動増幅回路２の動作を切り替える。電流電圧変換回路１５は、第１差動増幅回路１１の出力電流と第２差動増幅回路１２の出力電流とを加算し、その加算に応じた出力電圧Ｖout を出力する。 （もっと読む）

【課題】低電源電圧でも正常な動作が可能で、温度による利得変動の少ない差動増幅回路を提供する。
【解決手段】調整信号ＣＯＭで制御されるＰＭＯＳ５１の電流に応じて利得が制御される差動増幅部５に対して、この差動増幅部５と同一構成の差動回路を有し、この差動回路の２つの入力側を微小な電位差Ｖ１−Ｖ２でバイアスして温度変動に応じて発生した電流差Ｉgmを出力する温度変動検出部２と、微小な電位差Ｖ３＝Ｖ１−Ｖ２に応じた比較用の基準電流Ｉrfを生成する比較電流生成部３と、この温度変動検出部２から出力される電流差Ｉgmと比較電流生成部３で生成された基準電流Ｉrfが同じ値となるように調整信号ＣＯＭを出力する電流調整部４を設ける。 （もっと読む）