【課題】ＣＭＯＳオペアンプ回路において、パワーダウン状態の解除後に定常状態に安定するまでの動作速度を高速化することができるオペアンプ回路及びオペアンプ回路の制御方法を提供する。
【解決手段】パワーダウン時はＳＷ１により電圧ＶＤＤ２をノードＮ１に印加し、出力端ＯＵＴ１から電圧ＶＤＤ２が出力されるため、位相補償用コンデンサＣ１の両電極に電位差が生じ、電荷が蓄積され、定常状態に切り替わると蓄積されていた電荷が放電され、Ｎチャネル型ＭＯＳトランジスタＴＮ３のゲートがＯＮするため、瞬時に出力端ＯＵＴ２の出力値が引き下げられた後、安定状態に落ち着く。 （もっと読む）

【課題】プロセス変動等によるサンプルごとのしきい値のばらつきを低減させることができ、高速動作を行うことができる、入力検出及び／又は切断検出を行う検出回路を得る。
【解決手段】１対のシリアルデータ信号が対応する入力端に入力される差動増幅回路で構成された第１検出用レシーバ２と、１対のシリアルデータ信号が対応する入力端に入力される差動増幅回路で構成された第２検出用レシーバ３と、対応する入力端に入力された各基準電圧Ｖｒｐ及びＶｒｍにそれぞれオフセットを加えて出力する差動増幅回路で構成されたリファレンスレシーバ７の各差動増幅回路は、前記各シリアルデータ信号が対応してゲートに入力されるＭＯＳトランジスタからなる１対の入力トランジスタを有し、該各入力トランジスタのサブストレートゲートに電圧差を設けてそれぞれオフセットが設けられるようにした。 （もっと読む）

【課題】低電源電圧駆動、低消費電流、高速動作を実現することが可能なコンパレータを提供することを目的とする。
【解決手段】コンパレータの有するカレントミラー回路を、直列に接続された２つのトランジスタから構成される２組の回路により構成し、直列に接続された２つのトランジスタのうち電源側又は接地側に接続されたトランジスタのゲート長を、直列に接続された２つのトランジスタのうち他方のトランジスタのゲート長よりも長くする。 （もっと読む）

【課題】差動増幅回路のオフセット電圧を小さくする。
【解決手段】本発明の差動増幅回路は、差動入力信号を受け取るＮＭＯＳトランジスタ対を備えるＮ型入力段２と、Ｎ型入力段２に接続された出力段４と、前記差動入力信号を受け取るＰＭＯＳトランジスタ対を備えるＰ型入力段３と、Ｐ型入力段３に接続された出力段５と、出力端子ＯＵＴとを備えている。出力段５は、出力段４に含まれるＮＭＯＳトランジスタをＰＭＯＳトランジスタに置き換え、ＰＭＯＳトランジスタをＮＭＯＳトランジスタに置き換え、接地端子を電源端子に置き換え、電源端子を接地端子に置き換えた構成を有している。出力端子ＯＵＴは、出力段４の出力と出力段５の出力に共通に接続されている。 （もっと読む）

【課題】高速にリセット動作を行うことができるとともに、低消費電力である演算増幅器を提供すること。
【解決手段】本発明に係る演算増幅器１３０は、基準電位Ｖｂｉａｓに対して入力信号の差動増幅を行う差動増幅回路１３２と、差動増幅回路１３２により増幅された信号を出力する出力回路１３３と、差動増幅回路１３２の出力と出力回路１３３の出力の間に接続され、出力回路１３３から出力される信号の位相を補償する位相補償容量１０６と、位相補償容量１０６と並列に接続されたダイオード１１２とを備えるものである。 （もっと読む）

【課題】電流セル回路から検出される電圧を電流に変換し、出力電圧の範囲を広げることで、出力電圧が高くなるにつれて減少する電流量を補償し、一定の出力電圧で電流変化量を最小化できるデジタル−アナログ変換器における電流セル回路を提供する。
【解決手段】電源電圧端に連結されて一定の大きさの電流を生成する電流源と、前記電流源から提供される電流を第１出力端に伝達する第１電流スイッチと、前記第１出力端の出力電圧を検出し、検出された電圧から減少する電流量を生成する第１電流生成部と、前記第１電流生成部から生成された前記電流量を前記第１電流スイッチに供給する第１電流供給部とを含んでデジタル−アナログ変換器における電流セル回路を構成する。 （もっと読む）

【課題】回路を複雑化させずに、カレントミラー回路のミラー精度を向上させることが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、カレントミラー回路に流す基準電流を生成する基準電流生成回路１と、ドレイン−ソース間に基準電流を流すミラー元の第１のトランジスタＭ１と、Ｍ１とともにカレントミラー回路を構成するミラー先の第２のトランジスタＭ２と、Ｍ２を電流源として用いる差動増幅器２と、Ｍ１のドレイン電圧とＭ２のドレイン電圧とを一致させるミラーずれ調整回路３とを備えている。Ｍ１のドレイン側に第５のトランジスタＭ５からなるミラーずれ調整回路３を接続し、Ｍ５のゲート電圧を、Ｍ２のドレイン側に接続される第３および第４のトランジスタＭ３、Ｍ４の両ゲート電圧の平均値と一致させるため、Ｍ１のドレイン電圧とＭ２のドレイン電圧とのずれがなくなる。 （もっと読む）

【課題】帰還回路内のスイッチを用いずに電圧増幅度を切り替え可能な増幅回路を提供する。
【解決手段】本発明による増幅回路３ｂは、差動入力部８１Ａ及び８１Ｂと、該差動入力部８１Ａ及び８１Ｂのうちのいずれか一方を選択するスイッチ７９Ａ及び７９Ｂと、を備え、該スイッチ７９Ａ及び７９Ｂにより選択された差動入力部を用いた増幅処理を行うオペアンプ７０ｂと、オペアンプ７０ｂの出力端と差動入力部８１Ａの入力端との間に設けられ、所定抵抗値の抵抗を有する第１の帰還回路と、オペアンプ７０ｂの出力端と差動入力部８１Ｂの入力端との間に設けられ、上記所定抵抗値とは異なる抵抗値の抵抗を有する第２の帰還回路と、を備えることを特徴とする。差動入力部の選択により電圧増幅度を切り替え可能であるので、帰還回路内のスイッチを用いずに電圧増幅度を切り替え可能となっている。 （もっと読む）

【課題】 電源電圧ＶＤＤが低い状態においても、正確に入力電圧の比較を行うことができるコンパレータを提供する。
【解決手段】 差動増幅回路１０の後段のソース接地増幅回路２０Ａにおいて、差動増幅回路１０の出力信号Ｖ２がゲートに与えられるＮチャネル電界効果トランジスタ２１と、その定電流負荷としてのＰチャネル電界効果トランジスタ２２との間にはＰチャネル電界効果トランジスタ２３が介挿されている。Ｐチャネル電界効果トランジスタ２３のゲートには、電圧Ｂ＝ＶＤＤ／２が与えられる。Ｐチャネル電界効果トランジスタ２３は、電源電圧ＶＤＤが低い状態において、差動増幅回路１０に対する入力電圧ＶｒｅｆおよびＶｉｎが一致したときに、Ｐチャネル電界効果トランジスタ２２の動作点を差動増幅回路１０のＰチャネル電界効果トランジスタ１３の動作点に近づける。 （もっと読む）

【課題】簡単な構成で出力電圧の下限を制限することが可能な誤差増幅回路を提供する。
【解決手段】バイアス段110から差動段120のPMOSFET Ｍ3(124)、PMOSFET Ｍ4(125)のソースに定電流が供給される。PMOSFET Ｍ3(124)及びPMOSFET Ｍ4(125)のドレインに接続されたNMOSFET Ｍ5A(128)及びNMOSFET Ｍ6A(129)は第１のカレントミラー回路を、またNMOSFET Ｍ5A(128)及びNMOSFET Ｍ6A(129)のソースに接続されたNMOSFET Ｍ5(126)及びNMOSFET Ｍ6(127)は第２のカレントミラー回路を構成する。ダイオード接続されたNMOSFET Ｍ6(127)及びこれにカスケード接続するNMOSFET Ｍ6A(129)は能動負荷を構成し、NMOSFET Ｍ6A(129)のドレインから出力端123に信号を出力する。 （もっと読む）

【課題】設計期間の短縮を実現可能な半導体装置の設計方法を提供する。
【解決手段】例えば、２ステージＣＭＯＳオペアンプ回路の電気的特性を算出する回路シミュレータ部ＳＩＭと、オペアンプ回路内の回路定数を変更しながらＳＩＭを動作させ、予め定めた設計仕様ＳＰＥＣを満足する回路定数を自動探索する最適化制御部ＯＰＴを設ける。ＯＰＴでは、予め定めた複数のパラメータの関数となる制約式に基づいて、各パラメータ値を逐次変更しながら各トランジスタおよび位相補償容量の回路定数を算出し、それをＳＩＭに反映させる。位相補償容量の制約式は、オペアンプ回路の１ステージ目および２ステージ目の出力容量と、予め定めた位相余裕と、パラメータｋ_ｂ’の関数で規定され、この出力容量は各トランジスタの回路定数で定められる。このような制約式を用いることで、回路定数の探索範囲を狭めることが可能となる。 （もっと読む）

【課題】半導体プロセスに起因する遅延時間および消費電力のばらつきを小さくすることができるバイアス電流発生回路およびそれを用いた差動回路を提供する。
【解決手段】バイアス電流発生回路は、半導体プロセスによって出力電流がばらつく第１の電流発生回路１４と第２の抵抗２１ａ〜２１ｎ、第３の抵抗２２を直列接続し、半導体プロセスによって出力電流がばらつかない第２の電流発生回路１６と第１の抵抗２０ａ〜２０ｍを直列接続して、第１の電流発生回路と第３の抵抗の接続点の電圧と、第１の抵抗と第２の電流発生回路の接続点の電圧を増幅器に入力して、この増幅器の出力によって第２の抵抗と第３の抵抗の接続点から電流を引き出すと共に、この電流に関連する電流を出力する。また、このバイアス電流発生回路の出力電流で差動回路の出力段の駆動電流を決める。 （もっと読む）

【課題】広い出力電圧範囲において、一定のオフセットを実現する演算増幅回路を提供する。
【解決手段】従来の演算増幅回路３０に対し、オフセット一定化回路２００を設ける。オフセット一定化回路は、演算増幅回路の入力段が備えるPMOS差動電流源ＭＰ１のオン、オフを切換える第１のスイッチと、入力段が備えるNMOS差動電流源ＭＮ１のオン、オフを切換える第２のスイッチと、第１、２スイッチを切換えるタイミングを決定する電圧生成部２３と、第１、２スイッチを制御する制御信号を出力する電圧比較器２１を備え、入力電圧に応じPMOS差動電流源ＭＰ１とNMOS差動電流源ＭＮ１の電流を制御する。 （もっと読む）

【課題】入力される信号が大信号でも信号入力用バイポーラトランジスタのコレクタ電流の降下を抑制し高飽和特性を実現するミクサ回路を提供する。
【解決手段】中間周波又は高周波の差動信号を入力する入力用トランジスタ対４ａ，４ｂ、局部発振波の差動信号を用い入力用トランジスタ対により入力された中間周波又は高周波の差動信号を高周波又は中間周波の差動信号に変換する信号変換回路５ａ〜５ｄ、入力用トランジスタ対のエミッタ端子に接続されたトランジスタ７、トランジスタ７とカレントミラーを構成するバイアス用トランジスタ８、信号変換回路の出力差動信号又は入力差動信号を入力電力としてモニタする電力モニタ用回路１１、電力モニタ用回路の出力電流を基準電流とするＰ型カレントミラー回路１０ａ，１０ｂを備え、Ｐ型カレントミラー回路の出力電流がバイアス用バイポーラトランジスタの基準電流であるミクサ回路。 （もっと読む）

【課題】大振幅入力に対応するため、入力差動対を高耐圧素子を用いて構成する必要があった。
【解決手段】カスコードカレントミラー回路２０は、入力差動対１０に能動負荷として接続される。テール電流源３０は、入力差動対１０にテール電流Ｉｔを供給する。定電流源４０は、入力差動対１０と並列に接続され、テール電流源３０に定電流Ｉｃを供給する。定電流源４０により供給される定電流ＩｃはトランジスタＭ７がカットオフしない値に設定される。 （もっと読む）

【課題】適応的バイアシング入力ステージとそれを含む増幅器を提供する。
【解決手段】本発明による適応的入力ステージは、ゲートに差動入力が供給される一対の差動結合増幅ＦＥＴ及び一対の差動検出ＦＥＴを含む。また、静的電流源は、既定のノードで増幅及び検出ＦＥＴのソースに結合される。さらに、電流ミラーは、ループメカニズム（Ｌｏｏｐ Ｍｅｃｈｎｉｓｍｓ）を形成するために、検出ＦＥＴに結合されて差動入力の差がゼロ（ｚｅｒｏ）ではない時、既定のモードを通じる電流を増加させる。 （もっと読む）

【課題】電圧依存性のあるＭＯＳ容量を、例えばオペアンプの位相補償用回路素子として使用する際に、オペアンプの入力あるいは出力電圧が如何なる電圧領域でも、ＭＯＳ容量値が減少して位相余裕が減少することがない構成を実現する。
【解決手段】半導体基板上に形成されたゲート電極と拡散層間に絶縁膜を有する構造のＭＯＳ容量を用いた位相補償用回路６を備え、位相補償用回路は第１および第２のＭＯＳ容量１４、１５により構成される。第１のＭＯＳ容量のゲート電極端子と、第２のＭＯＳ容量の拡散層側端子（ゲート電極端子とは反対の端子）が等価的に接続され、第１のＭＯＳ容量の拡散層側端子と第２のＭＯＳ容量のゲート電極端子の間に、電流が流れることにより電位差を発生する電位差発生素子１６が接続される。 （もっと読む）

【課題】 温度変動やプロセスのバラツキによる動作点及び特性の変動を抑えることが可能なカスコード増幅器を実現する。
【解決手段】 カスコード増幅器において、前段増幅回路の差動出力を増幅して出力するカスコード増幅回路と、バイアス電流に基づきカスコード増幅回路にバイアス電圧を供給すると共にバイアス電流及び前段増幅回路のバイアス電流を加算してカスコード電圧を決定しカスコード増幅回路のカスコードトランジスタのベースに印加するバイアス回路とを設ける。 （もっと読む）

【課題】レールトゥレール増幅回路の消費電力の低下と小面積化の実現。
【解決手段】ＤＡＣからのアナログ信号を増幅するレールトゥレール型増幅回路１００であり、ｎチャネル型トランジスタ対を備える差動入力Ｎｉｎと、ｐチャネル型トランジスタ対を備える差動入力Ｐｉｎを備え、差動入力Ｐｉｎと高電圧側の電源Ｖｃｃとの間に電流源Ｃｓｐ１が設けられ、電流源Ｃｓｐ１と差動入力Ｐｉｎとの間に、ＤＡＣへの入力デジタルデータの所定ビット位置のデータに応じて、差動入力Ｐｉｎへの電流供給を制御するＰｉｎ用電流制御部Ｓｗｐ１を備える。低電圧側の電源Ｖｓｓと差動入力Ｎｉｎとの間に、電流源Ｃｓｎ１が設けられ、電流源Ｃｓｎ１と差動入力Ｎｉｎとの間に、ＤＡＣへの入力デジタルデータの所定ビット位置のデータに応じて、差動入力Ｎｉｎへの電流供給を制御するＮｉｎ用電流制御部Ｓｗｎ１を備える。 （もっと読む）

【課題】差動増幅器において、電源立ち上げ時や、モード切替時などの過渡的状態に、出力コモン電圧を所定の電圧に安定に収束させることを可能にする。
【解決手段】差動増幅器３の出力部に補助電流を流すＭＯＳトランジスタＭ６、Ｍ７を設け、かつ補助電流に対応した補正電流をコモンモードフィードバック用比較器７に流すＭＯＳトランジスタＭ１２を設けることにより、差動増幅器３の入力が初期においてダイナミックレンジ外になっても出力コモン電圧を所定の電圧に制御する制御ループを正しくスタートアップさせ、出力コモン電圧を所望の電圧で安定させる。 （もっと読む）