説明

国際特許分類[G02F1/136]の内容

国際特許分類[G02F1/136]の下位に属する分類

国際特許分類[G02F1/136]に分類される特許

51 - 60 / 189


【課題】イオンの照射に起因する問題を解決した、良好な特性が得られる半導体基板を提供することを課題とする。
【解決手段】単結晶半導体基板の表面から所定の深さに損傷領域を形成し、単結晶半導体基板の表面をプラズマ処理し、プラズマ処理された単結晶半導体基板の表面に、絶縁層を形成し、絶縁層を介して、単結晶半導体基板を、絶縁表面を有する基板に貼り合わせ、単結晶半導体基板を、損傷領域で分離して、絶縁表面を有する基板上に単結晶半導体層を形成する。これにより、単結晶半導体層と絶縁層との界面における欠陥を低減した半導体基板を提供することができる。 (もっと読む)


【課題】 複数のトランジスタをカスケード接続した回路において、トランジスタの特性を保持できる半導体集積回路を提供する。
【解決手段】 インバータ回路1は、直列に接続されたP型MOSトランジスタ10,11と2個のN型MOSトランジスタ12,13とを有する。P型MOSトランジスタ10が高電位電源Vに接続され、N型MOSトランジスタ13が低電位電源Vに接続されている。各MOSトランジスタ10〜13のゲートは入力信号線19に接続されている。また、インバータ回路1は、P型MOSトランジスタ10,11の接続点14と入力信号線19とを接続するP型MOSトランジスタ17と、N型トランジスタ12,13の接続点15と入力信号線19とを接続するN型MOSトランジスタ18とを有している。P型MOSトランジスタ17およびN型MOSトランジスタ18のゲートは、インバータ回路1の出力信号線20に接続されている。 (もっと読む)


【課題】出力特性のばらつきが抑制されたフォトダイオード、表示装置、及び表示装置の製造方法を提供する。
【解決手段】複数のアクティブ素子が形成されたアクティブマトリクス基板1と、フォトダイオード10とを有する表示装置を用いる。フォトダイオード10は、第1導電型の第1の半導体領域(p層6)と、真性半導体領域(i層7)と、第1導電型の第2の半導体領域(p層8)と、導電型が第1導電型の逆となった第2導電型の第3の半導体領域(n層9)とが設けられたシリコン膜11を備えている。シリコン膜11は、アクティブマトリクス基板のベース基板(ガラス基板4)上に設けられている。第1の半導体領域(p層6)、真性半導体領域(i層7)、第2の半導体領域(p層8)、及び第3の半導体領域(n層9)は、シリコン膜11の面方向に沿って、順に一列に配置されている。 (もっと読む)


【課題】製造を容易にし、製造コストを抑え、開口率を大きくすることができる透過率制御用液晶パネル及び液晶表示装置の提供。
【解決手段】コントラスト比を高めるためにバックライト上に表示デバイスと透過率制御用液晶パネル110とを積層する構造において、光の出射側である透過率制御用液晶パネル110には、格子状信号配線115と、表示デバイスから出射する光量に応じて抵抗値が変化する光受動素子111aと、光受動素子111aに接続される透明電極116とを設け、光量が大きいときには高い透過率、光量が小さいときには低い透過率となる構造を設ける。これにより、透過率制御用液晶パネル110は表示デバイスに対し空間的な位置関係を制御する必要がなく、また、映像信号の加工、入力が不要であり、走査タイミング等の同期も必要とせず、単純な画素構造でコントラスト比の向上を達成できる。 (もっと読む)


【課題】回路面積を小さくすることが可能な薄膜トランジスタアレイ基板、その製造方法、及び表示装置を提供すること
【解決手段】本発明にかかる薄膜トランジスタアレイ基板は、基板1上に形成された第1導電型の半導体層31及び第2導電型の半導体層32と、半導体層31のドレイン領域311と半導体層32のドレイン領域322とを接続する導電性の接続パターン4と、半導体層31、32、及び接続パターン4を覆うように形成されたゲート絶縁膜5と、ゲート絶縁膜5を介してチャネル領域313、323の対面に配置されるゲート電極61、62と、ゲート電極61、62を覆うように形成された層間絶縁膜7と、層間絶縁膜7及びゲート絶縁膜5を貫通するコンタクトホール8aを介して接続パターン4と接続する信号配線9aと、を備えるものである。 (もっと読む)


【課題】装置構成を複雑化することなく、正確なタッチ判定を行うことを可能とした電気光学装置及びその製造方法、電子機器を提供する。
【解決手段】周囲の外光を受光する受光素子30を備えてなる液晶表示装置1であって、素子基板11上に設けられるゲート絶縁膜33及び第1層間絶縁膜34に受光素子30を収容する貫通孔51が設けられ、貫通孔51の少なくとも内側壁が遮光性を有している。 (もっと読む)


【課題】半導体装置に用いることができる多結晶半導体膜を、非晶質半導体膜にフェムト秒レーザを照射して結晶化することにより作製する方法に関する。
【解決手段】フェムト秒レーザを使用してレーザ結晶化を行うことにより、キャップ膜を上面に成膜した非晶質半導体膜をレーザ結晶化する際に、半導体膜の結晶化とキャップ膜の除去とを同時に行うことが可能となる。そのため、後工程のキャップ膜除去の工程を削減することができる。 (もっと読む)


【課題】電気特性の信頼性を向上させることができる半導体装置を提供する。
【解決手段】LCDドライバIC14(半導体装置)は、トランジスタ素子31と、STI分離層32と、LOCOS分離層33と、抵抗素子34とを有する。LOCOS分離層33は、STI分離層32と共に、トランジスタ素子31を電気的に分離するために用いられる。LOCOS分離層33上には、電気抵抗を得るために用いられる抵抗素子34が、ゲート絶縁膜37を介して形成されている。抵抗素子34は、例えば、ポリシリコン膜である。抵抗素子34は、例えば、層間絶縁膜42に形成されたコンタクトプラグ及び金属配線層を介して高電圧端子39(+15V)と接続されている。 (もっと読む)


【課題】電気特性の信頼性を向上させることができる半導体装置を提供する。
【解決手段】LCDドライバIC14(半導体装置)は、トランジスタ素子31と、第1STI分離層32と、第2STI分離層33と、絶縁膜41と、抵抗素子34とを有する。第2STI分離層33は、第1STI分離層32と共に、トランジスタ素子31を電気的に分離するために用いられる。第2STI分離層33上には、電気抵抗を得るために用いられる抵抗素子34が、絶縁膜41を介して形成されている。絶縁膜41は、製造過程において第2STI分離層33に欠陥が生じた場合であっても、抵抗素子34に印加された電圧に対して耐圧を確保することが可能に形成されている。抵抗素子34は、例えば、ポリシリコン膜であり、層間絶縁膜42に形成されたコンタクトプラグ及び金属配線層を介して高電圧端子39(+15V)と接続されている。 (もっと読む)


【課題】高品質な画像を表示可能な電気光学装置を製造する。
【解決手段】電気光学装置の製造方法は、基板(10)上に下地絶縁膜(12)を形成する工程と、下地絶縁膜上に半導体膜(1aa)を形成する工程と、半導体膜に対してエッチング処理を施すことにより、半導体膜を所定パターンにパターニングすることで、トランジスタ(30)を構成する半導体層(1a)を形成すると共に、このエッチング処理を下地絶縁膜に対しても施すことにより、下地絶縁膜の上側表面に凹部(810)を形成する工程と、トランジスタを構成するゲート電極(3b)を、半導体層上におけるチャネル領域(1a’)に重なる本体部(3b1)及びこの本体部から凹部内の少なくとも一部に延設された延設部(3b2)を有するように形成する工程とを含む。 (もっと読む)


51 - 60 / 189