説明

国際特許分類[G02F1/136]の内容

国際特許分類[G02F1/136]の下位に属する分類

国際特許分類[G02F1/136]に分類される特許

31 - 40 / 189


【課題】高精細化による表示品質の向上と、配線や回路を効率よく配置して額縁サイズを低減することが可能な表示装置を提供する。
【解決手段】スイッチ回路を構成する薄膜トランジスタの活性層をソース電極とドレイン電極にコンタクトホールによって接続する。その際、コンタクトホールが形成される領域の電極の幅を、コンタクトホールが形成されていない領域の電極幅より大きく形成する。隣接するスイッチ回路の薄膜トランジスタのソース電極またはドレイン電極同士を、幅の広い領域と狭い領域が向き合うように、かつ幅の広い領域が延在方向から見て重なるように配置する。 (もっと読む)


【課題】本発明はマルチバンドギャップを備えるナノ結晶シリコン光電池を提供する。
【解決手段】本発明は光電池に関する。一つの実施例において、前記光電池は、第1導電層と、前記第1導電層上に形成されるN型ドープ半導体層と、前記N型ドープ半導体層上に形成される第1シリコン層と、前記第1シリコン層上に形成されるナノ結晶シリコン(nc−Si)層と、前記ナノ結晶シリコン層上に形成される第2シリコン層と、前記第2シリコン層上に形成されるP型ドープ半導体層、及び前記P型ドープ半導体層上に形成される第2導電層とを備える。第1シリコン層と第2シリコン層の一方がアモルファスシリコンにより形成され、もう一方が多結晶シリコンにより形成される。 (もっと読む)


【課題】 ハンプ特性を低減し、回路の低消費電力化等を実現することが可能な薄膜トランジスタ及び表示装置を提供する。
【解決手段】 画素領域と周辺回路領域とを有する表示装置の周辺回路領域に形成される薄膜トランジスタである。チャネルを構成する多結晶シリコン薄膜13のゲート幅方向両端部において、ゲート電極15のゲート長が拡大され突出部15Aが形成されている。薄膜トランジスタのゲート長は2μm以下であり、ゲート幅は10μm以上である。突出部15Aの突出長は2μm以上であり、突出幅は0.5μm以上である。 (もっと読む)


【課題】ゲート絶縁膜におけるリーク電流が抑止され、高い絶縁膜容量が得られ、低ゲート電圧で動作可能な有機薄膜トランジスタを提供する。
【解決手段】
基板11上に、ゲート電極18、ゲート絶縁膜17、有機半導体膜16、ドレイン電極14、及びソース電極15を備える有機薄膜トランジスタである。ゲート絶縁膜17は、低誘電体膜17aと高誘電体膜17bの二層構造を有し、低誘電体膜17aは高誘電体膜17bと有機半導体膜16との間に介装されているとともに、低誘電体膜17aは非共有電子対を有する官能基を持たず且つ分子構造内にπ電子結合を持たない有機高分子化合物を含んでいる。 (もっと読む)


【課題】開口率の高いタッチセンス機能付きアクティブマトリクスディスプレイ装置を提供する。
【解決手段】各列に設けられたソース線(SL)と各行に設けられたゲート線(GL1、GL2)の交差部に、前記ソース線にソースが接続され、前記ゲート線にゲートが接続された薄膜トランジスタ(TFT11、TFT21)のドレインと共通電極線(CE)の間に液晶素子を備えた画素セル(PX)がマトリクス状に配置された画素部と、同一列の2つの隣接画素セル間に、前記隣接画素セルの各ゲート線にそれぞれゲートが接続され、直列接続された2つのタッチセンス用トランジスタ(TFT22、TFT12)および前記2つの隣接画素セル行で共用される機械的スイッチ(S)が当該列のソース線と共通電極線の間に接続されたタッチセンススイッチ部(SW)とを備える。 (もっと読む)


【課題】外部接続用の電極に接続される信号線の配置領域の面積を小さくしてより一層の低コスト化を図る液晶駆動装置等を提供する。
【解決手段】互いに交差する第1及び第2の電極を有する液晶表示装置を駆動する液晶駆動装置は、基板と、前記基板に形成され、前記第1及び第2の電極に出力する第1及び第2の駆動信号を生成する駆動信号生成部と、前記基板の縁部に沿って設けられたI/Oセル領域に隣接して配置され、前記第1及び第2の駆動信号を前記第1及び第2の電極に出力する第1及び第2のI/Oセルと、前記駆動信号生成部によって生成された前記第1及び第2の駆動信号がそれぞれ伝送される第1及び第2の信号線とを含み、前記第1及び第2のI/Oセルが同一の構成を有し、前記第1及び第2の信号線が、前記第1及び第2のI/Oセルの出力トランジスタのアクティブ領域上に配置される。 (もっと読む)


【課題】対象物の検出用の容量素子における容量値の制約を緩和する。
【解決手段】表示装置100は、相対向する第1基板10および第2基板20の間隙に封止された液晶58を具備する。検出部60は、検出用容量素子62の容量値cXに応じた検出信号Sを出力する。検出用容量素子62は、第1基板10のうち第2基板20との対向面上に形成された電極72と電極74と両電極間の電圧が印加される液晶58とで構成される。電極72および電極74が形成された第1基板10の表面は配向膜80で覆われる。電極72は、X方向に各々が延在するとともにX方向に交差するY方向に間隔をあけて並置された複数の延在部722を含む櫛歯状に形成される。配向膜80には、延在部722が延在するX方向に沿ってラビング処理が施されている。 (もっと読む)


【課題】結晶欠陥が存在する単結晶半導体基板を用いる場合においても優れた特性のSOI基板を提供することを目的の一とする。また、このようなSOI基板を用いた半導体装置を提供することを目的の一とする。
【解決手段】単結晶半導体基板の一表面に、エピタキシャル成長法による単結晶半導体層を形成し、単結晶半導体層に第1の熱酸化処理を施して第1の酸化膜を形成し、第1の酸化膜の表面に対してイオンを照射することにより、単結晶半導体層にイオンを導入し、第1の酸化膜を介して、単結晶半導体層とベース基板を貼り合わせ、熱処理を施すことにより、イオンが導入された領域において単結晶半導体層を分離して、ベース基板上に単結晶半導体層の一部を残存させ、ベース基板上に残存した単結晶半導体層に対してレーザ光を照射し、ベース基板上に残存した単結晶半導体層に第2の熱酸化処理を施して第2の酸化膜を形成した後、該第2の酸化膜を除去する。 (もっと読む)


【課題】SOI技術で形成された単結晶シリコン薄膜から応力に起因する準位や欠陥を除去するための方法を提供する。
【解決手段】まずSmart−CutやELTRANといった代表的な貼り合わせSOI技術を用いて単結晶シリコン薄膜106を形成する。次に単結晶シリコン薄膜106をパターニングして島状シリコン層108とした後、ハロゲン元素を含む酸化性雰囲気中で熱酸化処理を行うことで、トラップ準位や欠陥の除去された島状シリコン層109を得る。 (もっと読む)


【課題】受光素子での受光効率を向上させて、出力信号のS/N比が高い画像取り込みが可能な液晶表示素子、およびこれを用いた液晶表示装置を提供する。
【解決手段】前面基板2と背面基板3に挟持された液晶層4を有し、背面基板3上に設けられた下地層41の上に設けられた受光素子7と、受光素子7上に設けられた絶縁層6の上に設けられた画素電極27とを備え、前面基板2側から平面視したときに、受光素子7の受光領域52の周囲の少なくとも一部に、前面基板2を透過して入射する外光13を受光領域52に向けて反射する反射膜34が形成されている。 (もっと読む)


31 - 40 / 189