液晶駆動装置、液晶駆動装置の設計方法、マイクロコンピュータ及び電子機器
【課題】外部接続用の電極に接続される信号線の配置領域の面積を小さくしてより一層の低コスト化を図る液晶駆動装置等を提供する。
【解決手段】互いに交差する第１及び第２の電極を有する液晶表示装置を駆動する液晶駆動装置は、基板と、前記基板に形成され、前記第１及び第２の電極に出力する第１及び第２の駆動信号を生成する駆動信号生成部と、前記基板の縁部に沿って設けられたＩ／Ｏセル領域に隣接して配置され、前記第１及び第２の駆動信号を前記第１及び第２の電極に出力する第１及び第２のＩ／Ｏセルと、前記駆動信号生成部によって生成された前記第１及び第２の駆動信号がそれぞれ伝送される第１及び第２の信号線とを含み、前記第１及び第２のＩ／Ｏセルが同一の構成を有し、前記第１及び第２の信号線が、前記第１及び第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置される。
【解決手段】互いに交差する第１及び第２の電極を有する液晶表示装置を駆動する液晶駆動装置は、基板と、前記基板に形成され、前記第１及び第２の電極に出力する第１及び第２の駆動信号を生成する駆動信号生成部と、前記基板の縁部に沿って設けられたＩ／Ｏセル領域に隣接して配置され、前記第１及び第２の駆動信号を前記第１及び第２の電極に出力する第１及び第２のＩ／Ｏセルと、前記駆動信号生成部によって生成された前記第１及び第２の駆動信号がそれぞれ伝送される第１及び第２の信号線とを含み、前記第１及び第２のＩ／Ｏセルが同一の構成を有し、前記第１及び第２の信号線が、前記第１及び第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶駆動装置、液晶駆動装置の設計方法、マイクロコンピュータ及び電子機器に関する。
【背景技術】
【０００２】
時計や携帯電話機等に代表される携帯型の電子機器の表示装置として、小型化及び低消費電力化が可能で、種々の画像を表示できるドットマトリクス型の液晶表示パネル（広義には液晶表示装置）が採用されることが多い。ところが、この種の液晶表示パネルは多くの電極を有するため、液晶表示パネルを駆動する液晶駆動回路（広義には液晶駆動装置）は、液晶表示パネルの各電極に接続する端子の数が多くなる上に、各端子に出力する駆動信号を伝送する信号線の配置領域も大きくなる。そのため、液晶駆動回路は、チップサイズを更に小さくして、より一層の低コスト化を図ることが困難な状況になっている。
【０００３】
このような液晶駆動回路の信号配線領域の面積を抑える技術が、例えば特許文献１に開示されている。この特許文献１には、液晶駆動回路を構成する各回路ブロック間で共通のバスを備え、時分割でデータのやり取りを行うことで、回路ブロック間の信号の配線領域に面積の増加を抑えるようにした技術が開示されている。
【０００４】
【特許文献１】特開平１０−３４００６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された技術では、回路ブロック間の信号線の配置領域の面積が小さくなるかもしれないが、液晶駆動回路の出力電極に接続される信号線の配置領域の面積を小さくすることができない。従って、特許文献１に開示された技術を用いても、これまで以上にチップサイズを小さくして、液晶駆動回路のより一層の低コスト化を図ることができないという問題がある。
【０００６】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的の１つは、外部接続用の電極に接続される信号線の配置領域の面積を小さくしてより一層の低コスト化を図る液晶駆動装置、液晶駆動装置の設計方法、マイクロコンピュータ及び電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本発明は、互いに交差する第１及び第２の電極を有する液晶表示装置を駆動する液晶駆動装置であって、基板と、前記基板に形成され、前記第１及び第２の電極に出力する第１及び第２の駆動信号を生成する駆動信号生成部と、前記基板の縁部に沿って設けられたＩ／Ｏセル領域に配置され、前記第１の駆動信号を前記第１の電極に出力する第１のＩ／Ｏセルと、前記Ｉ／Ｏセル領域において前記第１のＩ／Ｏセルと隣接して配置され、前記第２の駆動信号を前記第２の電極に出力する第２のＩ／Ｏセルと、前記駆動信号生成部によって生成された前記第１及び第２の駆動信号がそれぞれ伝送される第１及び第２の信号線とを含み、前記第１のＩ／Ｏセルが、前記第２のＩ／Ｏセルと同一の構成を有するセルであり、前記第１の信号線が、前記第１のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置され、前記第２の信号線が、前記第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置される液晶駆動装置に関係する。
【０００８】
本発明によれば、共通のセル構造を有する第１及び第２のセルが隣接して配置される場合に、Ｉ／Ｏセル領域内の出力トランジスタのアクティブ領域上に、第１及び第２のセルに第１及び第２の駆動信号を伝送する第１及び第２の信号線を配置するようにしたので、外部接続用の電極に接続される各信号線からコンタクト等を介してその下層の出力トランジスタと電気的に接続できるようになる。従って、第１及び第２の信号線の配線領域を無駄に確保することなく、基板のサイズを小さくできるようになり、低コスト化を図ることができるようになる。
【０００９】
また本発明に係る液晶駆動装置では、前記第２の信号線が、前記Ｉ／Ｏセル領域において、前記第１及び第２のＩ／Ｏセルの配列方向と交差する方向に、前記第１の信号線と隣接して配置されてもよい。
【００１０】
本発明によれば、Ｉ／Ｏセル領域内に駆動信号線を配置できるため、Ｉ／Ｏセルの長辺方向の長さを小さくでき、基板のサイズの縮小化を図ることができるようになる。
【００１１】
また本発明に係る液晶駆動装置では、前記Ｉ／Ｏセル領域において、前記第２の信号線と同一の配線層に第１の方向に並んで配置された前記第１の信号線が終端した場合、前記第２の信号線が、前記第１の方向又はその反対方向に一旦折り曲げられた後に、前記第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置されてもよい。
【００１２】
本発明によれば、第１及び第２の信号線をＩ／Ｏセルの出力トランジスタのアクティブ領域上に同一の配線層で隣接させて配置し、一方が終端したときには、他方を一旦折り曲げて配置するようにしたので、同一構成のＩ／Ｏセルを流用でき、且つ第１及び第２の信号線の配線領域の面積を小さくできるようになる。
【００１３】
また本発明に係る液晶駆動装置では、前記Ｉ／Ｏセル領域において、前記第２の信号線の上層に配置される前記第１の信号線が終端した場合、前記第２の信号線が、前記第１の信号線と同一の配線層で配線された後、コンタクトを介して前記第２のＩ／Ｏセルの出力トランジスタと電気的に接続されるように配置されてもよい。
【００１４】
本発明によれば、第１及び第２の信号線をＩ／Ｏセルの出力トランジスタのアクティブ領域上に異なる配線層で配置するようにしたので、同一構成のＩ／Ｏセルを流用でき、且つ駆動信号線の配線領域の面積をより一層小さくできるようになる。
【００１５】
また本発明に係る液晶駆動装置では、前記第１のＩ／Ｏセルが、該第１のＩ／Ｏセルの短辺方向に前記第２のＩ／Ｏセルと隣接して配置され、前記第１及び第２の信号線が、前記第１のＩ／Ｏセルの長辺方向と交差するように、前記Ｉ／Ｏセル領域に配置されてもよい。
【００１６】
本発明によれば、Ｉ／Ｏセル領域内を第１及び第２の信号線の配線領域として活用できるので、基板のサイズを縮小して低コスト化を図ることができるようになる。
【００１７】
また本発明に係る液晶駆動装置では、前記第１の信号線は、それぞれが複数レベルの駆動信号を伝送する第１の高電位側信号線及び第１の低電位側信号線により構成され、前記第１のＩ／Ｏセルが、前記第１の高電位側信号線又は前記第１の低電位側信号線の駆動信号を出力することができる。
【００１８】
本発明によれば、外部接続用の電極に接続される第１の信号線を、それぞれが複数レベルの駆動信号を伝送させる第１の高電位側信号線及び第１の低電位側信号線により構成したので、外部接続用の電極の数が多くなっても、各電極に信号を供給する信号線数を少なくでき、信号線の配置領域の面積を小さくできるようになる。
【００１９】
また本発明に係る液晶駆動装置では、前記第２の信号線は、それぞれが複数レベルの駆動信号を伝送する第２の高電位側信号線及び第２の低電位側信号線により構成され、前記第２のＩ／Ｏセルが、前記第２の高電位側信号線又は前記第２の低電位側信号線の駆動信号を出力することができる。
【００２０】
本発明によれば、外部接続用の電極に接続される第２の信号線を、それぞれが複数レベルの駆動信号を伝送させる第２の高電位側信号線及び第２の低電位側信号線により構成したので、外部接続用の電極の数が多くなっても、各電極に信号を供給する信号線数を少なくでき、信号線の配置領域の面積を小さくできるようになる。
【００２１】
また本発明に係る液晶駆動装置では、前記第１及び第２のＩ／Ｏセルの少なくとも１つが出力する駆動信号を切り替える切替制御信号を生成する切替制御信号生成部を含むことができる。
【００２２】
本発明によれば、複数レベルの駆動信号を１本の信号線で伝送し、駆動信号を切り替えるようにしたので、外部接続用の電極の数が多くなっても、各電極に信号を供給する信号線数を少なくでき、信号線の配置領域の面積を小さくできるようになる。
【００２３】
また本発明は、互いに交差する第１及び第２の電極を有する液晶表示装置を駆動する液晶駆動装置の設計方法であって、基板の縁部に沿って設けられたＩ／Ｏセル領域に、互いに同一の構成を有する第１及び第２のＩ／Ｏセルを隣接して配置するＩ／Ｏセル配置ステップと、前記Ｉ／Ｏセル領域において、前記第１の電極に出力する第１の駆動信号を伝送する第１の信号線を前記第１のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置すると共に、前記第２の電極に出力する第２の駆動信号を伝送する第２の信号線を前記第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置する信号線配置ステップとを含み、前記信号線配置ステップが、前記第１及び第２のＩ／Ｏセルの配列方向と交差する方向に、前記第１及び第２の信号線を隣接して配置する液晶駆動装置の設計方法に関係する。
【００２４】
本発明によれば、共通のセル構造を有する第１及び第２のセルが隣接して配置される場合に、Ｉ／Ｏセル領域内の出力トランジスタのアクティブ領域上に、第１及び第２のセルに第１及び第２の駆動信号を伝送する第１及び第２の信号線を配置するようにしたので、外部接続用の電極に接続される各信号線からコンタクト等を介してその下層の出力トランジスタと電気的に接続できるようになる。従って、第１及び第２の信号線の配線領域を無駄に確保することなく、基板のサイズを小さくできるようになり、低コスト化を図ることができるようになる。
【００２５】
また本発明に係る液晶駆動装置の設計方法では、前記信号線配置ステップが、前記Ｉ／Ｏセル領域において、前記第１及び第２の信号線を同一の配線層に第１の方向に並んで配置すると共に、前記第１の信号線が終端したとき、前記第２の信号線を、前記第１の方向又はその反対方向に一旦折り曲げた後に、前記第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置することができる。
【００２６】
本発明によれば、第１及び第２の信号線をＩ／Ｏセルの出力トランジスタのアクティブ領域上に同一の配線層で隣接させて配置し、一方が終端したときには、他方を一旦折り曲げて配置するようにしたので、同一構成のＩ／Ｏセルを流用でき、且つ第１及び第２の信号線の配線領域の面積を小さくできるようになる。
【００２７】
また本発明に係る液晶駆動装置の設計方法では、前記信号線配置ステップが、前記Ｉ／Ｏセル領域において、前記第１の信号線を、前記第２の信号線の上層に配置すると共に、前記第１の信号線が終端したとき、前記第２の信号線を、前記第１の信号線と同一の配線層で配線した後、コンタクトを介して前記第２のＩ／Ｏセルの出力トランジスタと電気的に接続するように配置することができる。
【００２８】
本発明によれば、第１及び第２の信号線をＩ／Ｏセルの出力トランジスタのアクティブ領域上に異なる配線層で配置するようにしたので、同一構成のＩ／Ｏセルを流用でき、且つ駆動信号線の配線領域の面積をより一層小さくできるようになる。
【００２９】
また本発明は、中央演算処理装置と、上記のいずれか記載の液晶駆動装置とを含み、前記液晶駆動装置が、前記中央演算処理装置によって生成された画像信号に対応した駆動信号を用いて、前記液晶表示装置を駆動するマイクロコンピュータに関係する。
【００３０】
本発明によれば、外部接続用の電極に接続される信号線の配置領域の面積を小さくしてより一層の低コスト化を図るマイクロコンピュータを提供できるようになる。
【００３１】
また本発明は、上記のいずれか記載の液晶駆動装置と、前記液晶駆動装置によって駆動される液晶表示装置とを含む電子機器に関係する。
【００３２】
また本発明は、上記記載のマイクロコンピュータと、前記マイクロコンピュータが有する前記液晶駆動装置によって駆動される液晶表示装置とを含む電子機器に関係する。
【００３３】
上記のいずれかの発明によれば、外部接続用の電極に接続される信号線の配置領域の面積を小さくしてより一層の低コスト化を図る電子機器を提供できるようになる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００３５】
図１に、本発明に係る実施形態における液晶駆動装置の構成例の機能ブロック図を示す。
【００３６】
本実施形態における液晶駆動装置１０は、互いに交差する複数のコモン電極及び複数のセグメント電極を有するドットマトリクス型の液晶表示装置を駆動する。以下では、液晶駆動装置１０が、半導体基板（広義には基板）に集積化された複数の回路ブロックを有し、コモン電極ＣＯＭ０〜ＣＯＭ３１、セグメント電極ＳＥＧ０〜ＳＥＧ５５を有する図示しない液晶表示パネル（液晶表示装置）を駆動するものとする。
【００３７】
この液晶駆動装置１０は、表示メモリ１２、制御レジスタ１４、駆動制御部２０、駆動信号生成部３０、コモン電極用Ｉ／Ｏセル（第１のＩ／Ｏセル）ＣＩＯ０〜ＣＩＯ３１、セグメント電極用Ｉ／Ｏセル（第２のＩ／Ｏセル）ＳＩＯ０〜ＳＩＯ５５を有する。表示メモリ１２、制御レジスタ１４、駆動制御部２０、駆動信号生成部３０は、半導体基板に形成され、内部回路領域であるコア領域に配置される。コモン電極用Ｉ／ＯセルＣＩＯ０〜ＣＩＯ３１、セグメント電極用Ｉ／ＯセルＳＩＯ０〜ＳＩＯ５５は、半導体基板の縁部に沿って設けられたＩ／Ｏセル領域に配置される。
【００３８】
表示メモリ１２には、液晶表示パネルの少なくとも１画面分の画像に対応した画像データ（画像信号）が格納される。制御レジスタ１４には、液晶駆動装置１０の駆動条件が設定されている。この制御レジスタ１４には、図示しない中央演算処理装置等のホストによって制御データが設定される。
【００３９】
駆動制御部２０は、切替制御信号生成部２２を含み、制御レジスタ１４に設定された駆動条件で、表示メモリ１２に格納された画像データに基づいて、駆動制御信号としての切替制御信号ＦＲ、ｃｏｍ、ｓｅｇを生成する。切替制御信号ＦＲは、液晶表示パネルの液晶の印加電圧を反転させる周期である極性反転周期に応じて論理レベルが切り替わる信号である。切替制御信号ｃｏｍは、選択されるコモン電極の選択期間にＨレベルとなる信号である。切替制御信号ｓｅｇは、コモン電極の選択期間に、該コモン電極と交差するセグメント電極に点灯、非点灯を指示する信号である。
【００４０】
駆動信号生成部３０は、液晶表示パネルのコモン電極ＣＯＭ０〜ＣＯＭ３１のそれぞれに出力するコモン電極用駆動信号（第１の駆動信号）と、該液晶表示パネルのセグメント電極ＳＥＧ０〜ＳＥＧ５５のそれぞれに出力するセグメント電極用駆動信号（第２の駆動信号）を生成する。より具体的には、駆動信号生成部３０は、駆動電圧生成部３２、駆動電圧切替部３４を含む。駆動電圧生成部３２は、コモン電極ＣＯＭ０〜ＣＯＭ３１及びセグメント電極ＳＥＧ０〜ＳＥＧ５５のそれぞれに出力する複数の駆動電圧を生成する。駆動電圧切替部３４は、切替制御信号生成部２２によって生成された切替制御信号ＦＲにより、駆動電圧生成部３２により生成された複数の駆動電圧の中から１つの駆動電圧を選択し、各駆動信号線に出力する。
【００４１】
液晶駆動装置１０は、駆動信号生成部３０によって生成された複数の駆動電圧の中から１つの駆動電圧を、切替制御信号生成部２２からの切替制御信号により切り替えて、液晶表示装置のコモン電極及びセグメント電極を駆動する。
【００４２】
このため、液晶駆動装置１０は、更に、１組のコモン電極用駆動信号線（第１の信号線）と、１組のセグメント電極用駆動信号線（第２の信号線）とを有する。コモン電極用駆動信号線は、第１の高電位側信号線としてのコモン電極用高電位側駆動信号線ＶＡと、第１の低電位側信号線としてのコモン電極用低電位側駆動信号線ＶＢとからなる。セグメント電極用駆動信号線は、第２の高電位側信号線としてのセグメント電極用高電位側駆動信号線ＶＣと、第２の低電位側信号線としてのセグメント電極用低電位側駆動信号線ＶＤとからなる。コモン電極用Ｉ／ＯセルＣＩＯ０〜ＣＩＯ３１にはコモン電極用駆動信号線（コモン電極用高電位側駆動信号線ＶＡ、コモン電極用低電位側駆動信号線ＶＢ）を介して複数の電圧レベルのコモン電極用駆動信号が供給され、セグメント電極用Ｉ／ＯセルＳＩＯ０〜ＳＩＯ５５にはセグメント電極用駆動信号線（セグメント電極用高電位側駆動信号線ＶＣ、セグメント電極用低電位側駆動信号線ＶＤ）を介して複数の電圧レベルのセグメント電極用駆動信号が供給される。
【００４３】
コモン電極用Ｉ／ＯセルＣＩＯ０〜ＣＩＯ３１を構成する各Ｉ／Ｏセルには、駆動制御部２０の切替制御信号生成部２２から、各Ｉ／Ｏセルに対応した切替制御信号ｃｏｍが供給される。各Ｉ／Ｏセルは、当該Ｉ／Ｏセルに対応した切替制御信号ｃｏｍにより、コモン電極用高電位側駆動信号線ＶＡを介して伝送された駆動信号、又はコモン電極用低電位側駆動信号線ＶＢを介して伝送された駆動信号を、当該Ｉ／Ｏセルに接続されるコモン電極に出力する。
【００４４】
セグメント電極用Ｉ／ＯセルＳＩＯ０〜ＳＩＯ５５を構成する各Ｉ／Ｏセルには、駆動制御部２０の切替制御信号生成部２２から、各Ｉ／Ｏセルに対応した切替制御信号ｓｅｇが供給される。各Ｉ／Ｏセルは、当該Ｉ／Ｏセルに対応した切替制御信号ｓｅｇにより、セグメント電極用高電位側駆動信号線ＶＣを介して伝送された駆動信号、又はセグメント電極用低電位側駆動信号線ＶＤを介して伝送された駆動信号を、当該Ｉ／Ｏセルに接続されるセグメント電極に出力する。
【００４５】
図２に、図１の液晶駆動装置１０の構成要部の構成例の回路図を示す。図２は、図１の駆動電圧切替部３４、コモン電極用Ｉ／ＯセルＣＩＯ０〜ＣＩＯ３１、セグメント電極用Ｉ／ＯセルＳＩＯ０〜ＳＩＯ５５の構成例を表す。なお、図２において、図１と同一部分には同一符号を付し、適宜説明を省略する。
【００４６】
駆動電圧切替部３４には、駆動電圧生成部３２により生成された複数の駆動電圧ＶＣ５、ＶＣ４、ＶＣ３、ＶＣ２、ＶＣ１、ＶＳＳが生成される。以下では、駆動電圧ＶＣ５が最も電位が高く、駆動電圧ＶＣ４、ＶＣ３、ＶＣ２、ＶＣ１の順に電位が低くなり、駆動電圧ＶＳＳが最も電位が低いものとする。駆動電圧切替部３４は、切替制御信号ＦＲにより、コモン電極用高電位側駆動信号線ＶＡ、コモン電極用低電位側駆動信号線ＶＢ、セグメント電極用高電位側駆動信号線ＶＣ、セグメント電極用低電位側駆動信号線ＶＤのそれぞれに２つの駆動電圧のいずれかを選択出力する４つのセレクタを有する。各セレクタは、切替制御信号ＦＲに基づいて選択された経路を電気的に導通させる２つのアナログスイッチにより構成される。図２では、駆動電圧切替部３４は、駆動電圧ＶＣ５、ＶＣ４のいずれかをコモン電極用高電位側駆動信号線ＶＡに選択出力する。また、駆動電圧切替部３４は、駆動電圧ＶＣ１、ＶＳＳのいずれかをコモン電極用低電位側駆動信号線ＶＢに選択出力する。また、駆動電圧切替部３４は、駆動電圧ＶＣ２、ＶＣ５のいずれかをセグメント電極用高電位側駆動信号線ＶＣに選択出力する。更に、駆動電圧切替部３４は、駆動電圧ＶＳＳ、ＶＣ３のいずれかをセグメント電極用低電位側駆動信号線ＶＤに選択出力する。
【００４７】
図２では、コモン電極用Ｉ／Ｏセルの構成は、コモン電極用Ｉ／ＯセルＣＩＯ０の構成例のみを示すが、他のコモン電極用Ｉ／ＯセルＣＩＯ１〜ＣＩＯ３１はコモン電極用Ｉ／ＯセルＣＩＯ０の構成と同様である。コモン電極用Ｉ／ＯセルＣＩＯ０は、当該Ｉ／Ｏセルに対応した切替制御信号ｃｏｍ［０］により、コモン電極用高電位側駆動信号線ＶＡ及びコモン電極用低電位側駆動信号線ＶＢのいずれかの駆動電圧を選択するセレクタと、このセレクタの出力と図示しない出力パッドとの間に挿入された保護抵抗とを含む。このセレクタもまた、当該Ｉ／Ｏセルに対応した切替制御信号ｃｏｍ［０］に基づいて選択された経路を電気的に導通させる２つのアナログスイッチにより構成される。
【００４８】
また、セグメント電極用Ｉ／Ｏセルの構成は、セグメント電極用Ｉ／ＯセルＳＩＯ０の構成例のみを示すが、他のセグメント電極用Ｉ／ＯセルＳＩＯ１〜ＳＩＯ５５はセグメント電極用Ｉ／ＯセルＳＩＯ０の構成と同様である。セグメント電極用Ｉ／ＯセルＳＩＯ０は、当該Ｉ／Ｏセルに対応した切替制御信号ｓｅｇ［０］により、セグメント電極用高電位側駆動信号線ＶＣ及びセグメント電極用低電位側駆動信号線ＶＤのいずれかの駆動電圧を選択するセレクタと、このセレクタの出力と図示しない出力パッドとの間に挿入された保護抵抗とを含む。このセレクタもまた、当該Ｉ／Ｏセルに対応した切替制御信号ｓｅｇ［０］に基づいて選択された経路を電気的に導通させる２つのアナログスイッチにより構成される。
【００４９】
図３（Ａ）、図３（Ｂ）に、図２の液晶駆動装置１０の構成においてコモン電極及びセグメント電極に出力される駆動信号の説明図を示す。図３（Ａ）は、コモン電極ＣＯＭ０〜ＣＯＭ３１に出力される駆動信号を表す。図３（Ｂ）は、セグメント電極ＳＥＧ０〜ＳＥＧ５５に出力される駆動信号を表す。
【００５０】
コモン電極ＣＯＭ０〜ＣＯＭ３１には、図３（Ａ）に示すように、切替制御信号ＦＲ、ｃｏｍの論理レベルの組み合わせに応じて駆動信号が出力される。例えば、コモン電極ＣＯＭ０には、切替制御信号ＦＲの論理レベルと、コモン電極ＣＯＭ０（コモン電極用Ｉ／ＯセルＣＩＯ０）に対応した切替制御信号ｃｏｍ［０］の論理レベルとの組み合わせに応じて、駆動電圧ＶＣ１、ＶＣ５、ＶＳＳ、ＶＣ４のいずれかが出力される。
【００５１】
切替制御信号ＦＲが「１」（＝Ｈレベル）のときコモン電極用高電位側駆動信号線ＶＡに出力された駆動電圧ＶＣ５が、切替制御信号ｃｏｍ［０］が「１」のときに、コモン電極用Ｉ／ＯセルＣＩＯ０においてそのまま出力される。ここで、切替制御信号ｃｏｍ［０］が「０」のとき、コモン電極用Ｉ／ＯセルＣＩＯ０では、コモン電極用低電位側駆動信号線ＶＢに出力された駆動電圧ＶＣ１が出力される。
【００５２】
また、切替制御信号ＦＲが「０」（＝Ｌレベル）のときコモン電極用高電位側駆動信号線ＶＡに出力された駆動電圧ＶＣ４が、切替制御信号ｃｏｍ［０］が「１」のときに、コモン電極用Ｉ／ＯセルＣＩＯ０においてそのまま出力される。ここで、切替制御信号ｃｏｍ［０］が「０」のとき、コモン電極用Ｉ／ＯセルＣＩＯ０では、コモン電極用低電位側駆動信号線ＶＢに出力された駆動電圧ＶＳＳが出力される。
【００５３】
同様に、例えばコモン電極ＣＯＭ１には、切替制御信号ＦＲの論理レベルと、コモン電極ＣＯＭ１（コモン電極用Ｉ／ＯセルＣＩＯ１）に対応した切替制御信号ｃｏｍ［１］の論理レベルとの組み合わせに応じて、駆動電圧ＶＣ１、ＶＣ５、ＶＳＳ、ＶＣ４のいずれかが出力される。
【００５４】
セグメント電極ＳＥＧ０〜ＳＥＧ５５には、図３（Ｂ）に示すように、切替制御信号ＦＲ、ｓｅｇの論理レベルの組み合わせに応じて駆動信号が出力される。例えば、セグメント電極ＳＥＧ０には、切替制御信号ＦＲの論理レベルと、セグメント電極ＳＥＧ０（セグメント電極用Ｉ／ＯセルＳＩＯ０）に対応した切替制御信号ｓｅｇ［０］の論理レベルとの組み合わせに応じて、駆動電圧ＶＳＳ、ＶＣ２、ＶＣ３、ＶＣ５のいずれかが出力される。
【００５５】
切替制御信号ＦＲが「１」（＝Ｈレベル）のときセグメント電極用高電位側駆動信号線ＶＣに出力された駆動電圧ＶＣ２が、切替制御信号ｓｅｇ［０］が「１」のときに、セグメント電極用Ｉ／ＯセルＳＩＯ０においてそのまま出力される。ここで、切替制御信号ｓｅｇ［０］が「０」のとき、セグメント電極用Ｉ／ＯセルＳＩＯ０では、セグメント電極用低電位側駆動信号線ＶＤに出力された駆動電圧ＶＳＳが出力される。
【００５６】
また、切替制御信号ＦＲが「０」（＝Ｌレベル）のときセグメント電極用高電位側駆動信号線ＶＣに出力された駆動電圧ＶＣ５が、切替制御信号ｓｅｇ［０］が「１」のときに、セグメント電極用Ｉ／ＯセルＳＩＯ０においてそのまま出力される。ここで、切替制御信号ｓｅｇ［０］が「０」のとき、セグメント電極用Ｉ／ＯセルＳＩＯ０では、セグメント電極用低電位側駆動信号線ＶＤに出力された駆動電圧ＶＣ３が出力される。
【００５７】
同様に、例えばセグメント電極ＳＥＧ１には、切替制御信号ＦＲの論理レベルと、セグメント電極ＳＥＧ１（セグメント電極用Ｉ／ＯセルＳＩＯ１）に対応した切替制御信号ｓｅｇ［１］の論理レベルとの組み合わせに応じて、駆動電圧ＶＳＳ、ＶＣ２、ＶＣ３、ＶＣ５のいずれかが出力される。
【００５８】
図４に、本実施形態における液晶駆動装置１０が出力される駆動信号の波形の一例を示す。図４では、液晶駆動装置１０が出力する駆動信号のうちコモン電極ＣＯＭ０〜ＣＯＭ２、セグメント電極ＳＥＧ０、ＳＥＧ１の波形のみを示している。
【００５９】
図４に示すように、切替制御信号生成部２２は、極性反転周期の１つの期間を複数の期間に分割し、各期間にコモン電極を順次選択するように切替制御信号ｃｏｍを生成する。そして、切替制御信号生成部２２は、各コモン電極選択期間において、対向するセグメント電極の点灯、非点灯を指定する切替制御信号ｓｅｇを生成する。液晶表示パネルでは、例えばコモン電極とセグメント電極との交差位置に対応した画素において、両電極の電位差が閾値を超えると点灯状態となり、該閾値を超えないときに非点灯状態となる。
【００６０】
例えばコモン電極ＣＯＭ０とセグメント電極ＳＥＧ０との交差位置に対応した画素では、図４に示す電位差となり、非点灯状態となる。一方、モン電極ＣＯＭ０とセグメント電極ＳＥＧ１との交差位置に対応した画素では、図４に示す電位差となり、点灯状態となる。
【００６１】
このように本実施形態における液晶駆動装置１０では、コモン電極用Ｉ／ＯセルＣＩＯ０〜ＣＩＯ３１に対して、複数レベルの駆動信号が伝送される１組のコモン電極用駆動信号線を接続し、セグメント電極用Ｉ／ＯセルＳＩＯ０〜ＳＩＯ５５に対して、複数レベルの駆動信号が伝送される１組のセグメント電極用駆動信号線を接続するようにしている。これにより、複数レベルの電圧が出力される端子の数が多くなっても、各端子に信号を供給する信号線数を少なくでき、信号線の配置領域の面積を小さくできるようになる。
【００６２】
また、本実施形態では、低コスト化を目的として、コモン電極用Ｉ／Ｏセルの回路構成及びレイアウト構成が、セグメント電極用Ｉ／Ｏセルの回路構成及びレイアウト構成と同一である。即ち、Ｉ／Ｏセルを共通化することで、設計期間の短縮化を図り低コスト化を実現する。そして、本実施形態では、このようなＩ／Ｏセルが配置されるＩ／Ｏセル領域に、上記のコモン電極用駆動信号線及びセグメント電極用駆動信号線を配置することで、チップサイズのより一層の縮小化を図る。
【００６３】
以下では、本実施形態における液晶駆動装置１０の機能がマイクロコンピュータに内蔵される例を説明するが、本発明がマイクロコンピュータに内蔵されるものに限定されるものではない。
【００６４】
図５に、本実施形態におけるマイクロコンピュータの構成例の機能ブロック図を示す。
【００６５】
本実施形態におけるマイクロコンピュータ１００は、中央演算処理装置（Central Processing Unit：ＣＰＵ）１１０、ＲＯＭ（Read Only Memory）１１２、ＲＡＭ（Random Access Memory）１１４、第１及び第２の周辺回路１１６、１１８、Ｉ／Ｏ（Input/Output）ポート１２０、表示メモリ１２２、液晶駆動回路２００、電源回路１２６、及びバス１３０を含む。これらの回路ブロックは、半導体基板（広義には基板、チップ）に形成される。ＣＰＵ１１０、ＲＯＭ１１２、ＲＡＭ１１４、第１及び第２の周辺回路１１６、１１８、Ｉ／Ｏポート１２０、表示メモリ１２２、液晶駆動回路２００、及び電源回路１２６は、バス１３０を介し電気的に接続される。
【００６６】
このマイクロコンピュータ１００は、外部端子群Ｐ１、Ｐ２を有する。外部端子群Ｐ１、Ｐ２は、それぞれ複数の端子により構成される。外部端子群Ｐ１、Ｐ２を構成する各端子は、当該端子に対応して設けられたＩ／Ｏ（Input/Output）回路と電気的に接続され半導体基板（チップ）上に形成されたパッドを有する。各パッドとこれに対応するＩＣ（Integrated Circuit）パッケージのピンとがボンディングワイヤを介して電気的に接続される。
【００６７】
ＣＰＵ１１０は、ＲＯＭ１１２又はＲＡＭ１１４に記憶されたプログラムをバス１３０を介して読み出し、該プログラムに対応した処理を実行することで、マイクロコンピュータ１００の全体の制御を司る。
【００６８】
ＲＯＭ１１２には、ＣＰＵ１１０のプログラム又は各種の制御データが予め記憶されており、ＣＰＵ１１０又は他の回路がバス１３０を介してＲＯＭ１１２からプログラム又は制御データを読み出す。
【００６９】
ＲＡＭ１１４には、ＣＰＵ１１０、第１及び第２の周辺回路１１６、１１８、及びＩ／Ｏポート１２０のワークエリアとして、データが一時的に格納されたり、表示メモリ１２２に格納される表示データが一時的に格納されたりする。
【００７０】
第１の周辺回路１１６は、例えば割り込みコントローラ、タイマ回路やウオッチドッグタイマにより構成され、バス１３０を介してＣＰＵ１１０により設定された条件で動作し、その動作結果をＣＰＵ１１０に通知することができるようになっている。
【００７１】
第２の周辺回路１１８は、例えばプログラマブルタイマやシリアルインターフェス回路により構成され、バス１３０を介してＣＰＵ１１０により設定された条件で動作し、Ｉ／Ｏポート１２０を経由して、外部端子群Ｐ２を介して信号が入力又は出力されるようになっている。
【００７２】
Ｉ／Ｏポート１２０は、汎用ポートとして機能し、外部端子群Ｐ２を構成する端子のいずれかを介して信号の入力や出力が行われる。
【００７３】
表示メモリ１２２には、ＣＰＵ１１０により生成された図示しない液晶表示パネル（広義には、液晶表示装置）の１画面分の表示データが記憶される。表示メモリ１２２に記憶された表示データは、液晶駆動回路２００に送られる。外部端子群Ｐ１には、液晶表示パネルのコモン電極やセグメント電極が電気的に接続される。液晶駆動回路２００は、ＣＰＵ１１０により設定された表示駆動条件で、外部端子群Ｐ１を介して液晶表示パネルを駆動する制御を行う。
【００７４】
電源回路１２６は、マイクロコンピュータ１００を構成する各回路ブロックの電源を生成する。この電源回路１２６は、バス１３０を介してＣＰＵ１１０により設定された条件で、各回路ブロックの電源電圧を生成する。
【００７５】
図１の制御レジスタ１４及び駆動制御部２０の機能は、液晶駆動回路２００によって実現される。図１の表示メモリ１２の機能は、表示メモリ１２２によって実現される。図１の駆動信号生成部３０の機能は、電源回路１２６によって実現される。コモン電極用Ｉ／ＯセルＣＩＯ０〜ＣＩＯ３１及びセグメント電極用Ｉ／ＯセルＳＩＯ０〜ＳＩＯ５５は、外部端子群Ｐ１を構成する各端子に対応したＩ／Ｏセルによって実現される。
【００７６】
このようなマイクロコンピュータ１００は、ＲＯＭ１１２又はＲＡＭ１１４から読み出されたプログラムに従って生成した１画面の画像データを生成し、該画像データを表示メモリ１２２に格納する。そして、液晶駆動回路２００は、表示メモリ１２２に格納された画像データを読み出し、該画像データ（画像信号）に対応した駆動信号を用いて、互いに交差する複数のコモン電極及び複数のセグメント電極を有するドットマトリクス型の液晶表示パネルを駆動する制御を行う。即ち、マイクロコンピュータ１００は、内蔵する液晶駆動装置１０が、ＣＰＵ１１０によって生成された画像信号に対応した駆動信号を用いて、液晶表示パネルを駆動することができる。
【００７７】
図６に、図５のマイクロコンピュータ１００のフロアプランイメージを示す。図６は、マイクロコンピュータ１００を構成する各回路ブロックが形成される半導体基板（広義には基板、チップ）の上面図であり、フロアプランイメージを模式的に表す。
【００７８】
図５に示すマイクロコンピュータ１００の各回路ブロックが形成される半導体基板３００は、平面視において矩形の形状を有している。そして、矩形の半導体基板３００の縁部に沿ってＩ／Ｏセル領域（Ｉ／Ｏ回路領域）３１０が設けられる。この半導体基板３００の縁部に沿って設けられる領域を、半導体基板３００の外周部ということができる。
【００７９】
Ｉ／Ｏセル領域３１０では、外部端子群Ｐ１、Ｐ２の各外部端子に対応して設けられるＩ／Ｏセル（Ｉ／Ｏセル）が配置される。より具体的には、Ｉ／Ｏセル領域３１０では、半導体基板３００の端部（縁部）に沿ってパッドが配列され、各パッドに対応した長方形の形状を有するＩ／Ｏセルの長辺方向が、該端部が延びる方向と交差するように配置される。図６では、パッド及び該パッドに接続されるＩ／Ｏセルを１つのブロックとして図示しており、パッドの図示を省略している。
【００８０】
半導体基板３００のコア領域３３０（周囲がＩ／Ｏセル領域３１０に囲まれる領域）には、図５に示すマイクロコンピュータ１００の回路ブロックが配置される。なお、図６では、コア領域３３０に、電源回路１２６を含むアナログ回路ブロック１５０、ＲＯＭ１１２、ＲＡＭ１１４、及び表示メモリ１２２が配置され、その他の回路ブロックの図示を省略している。
【００８１】
コモン電極用Ｉ／ＯセルＣＩＯ０〜ＣＩＯ３１は、Ｉ／Ｏセル領域３１０内において、半導体基板３００の対向する２辺（辺３０２、３０４）に分割された配置領域３１２、３１４に配置される。上述のように、コモン電極用駆動信号としての複数の駆動電圧は、電源回路１２６において生成される。そこで、これらの複数の駆動電圧が伝送される１組のコモン電極用駆動信号線（コモン電極用高電位側駆動信号線ＶＡ、コモン電極用低電位側駆動信号線ＶＢ）は、電源回路１２６からＩ／Ｏセル領域３１０に向かって配線された後、Ｉ／Ｏセル領域３１０内において、配置領域３１４内の各Ｉ／Ｏセル領域の出力トランジスタのアクティブ領域上に配置されると共に、辺３０６に沿ったＩ／Ｏセル領域を通って配置領域３１２内の各Ｉ／Ｏセル領域の出力トランジスタのアクティブ領域上に配置される。
【００８２】
セグメント電極用Ｉ／ＯセルＳＩＯ０〜ＳＩＯ５５は、Ｉ／Ｏセル領域３１０内において、半導体基板３００の３辺３０２、３０４、３０８に分割された配置領域３１６、３２０、３１８に配置される。上述のように、セグメント電極用駆動信号としての複数の駆動電圧は、電源回路１２６において生成される。そこで、これらの複数の駆動電圧が伝送される１組のセグメント電極用駆動信号線（セグメント電極用高電位側駆動信号線ＶＣ、セグメント電極用低電位側駆動信号線ＶＤ）は、電源回路１２６からＩ／Ｏセル領域３１０に向かって配線された後、Ｉ／Ｏセル領域３１０内において、配置領域３１４、３２０内の各Ｉ／Ｏセル領域の出力トランジスタのアクティブ領域上に配置されると共に、辺３０８に沿ったＩ／Ｏセル領域の配置領域３１８内の各Ｉ／Ｏセル領域の出力トランジスタのアクティブ領域上に配置され、且つ辺３０２に沿ったＩ／Ｏセル領域の配置領域３１６内の各Ｉ／Ｏセル領域の出力トランジスタのアクティブ領域上に配置される。
【００８３】
また、本実施形態では、Ｉ／Ｏセル領域３１０内において、コモン電極用Ｉ／Ｏセルがセグメント電極用Ｉ／Ｏセルと隣接して配置される。これらのＩ／Ｏセルには、それぞれ異なる駆動信号線を接続する必要があるため、同一の構成を有するＩ／Ｏセルを隣接して配置するためには、各駆動信号線を以下のように配置する。
【００８４】
図７に、本実施形態の第１の構成例におけるコモン電極用駆動信号線及びセグメント電極用駆動信号線の配置を模式的に示す。図７は、図６の配置領域３１４、３２０の境界に位置するＩ／Ｏセルのアナログスイッチ（図２を参照）を構成するｐ型の出力トランジスタのアクティブ領域を模式的に示している。
【００８５】
図７に示すように、コモン電極用Ｉ／Ｏセル（第１のＩ／Ｏセル）ＣＩＯは、該コモン電極用Ｉ／ＯセルＣＩＯの短辺方向に並んでセグメント電極用Ｉ／ＯセルＳＩＯと隣接して配置される。そして、コモン電極用駆動信号線及びセグメント電極用駆動信号線が、コモン電極用Ｉ／ＯセルＣＩＯの長辺方向と交差するように、Ｉ／Ｏセル領域３１０に配置される。こうすることで、Ｉ／Ｏセル領域内に駆動信号線を配置できるため、Ｉ／Ｏセルの長辺方向の長さを小さくでき、チップサイズの縮小化を図ることができるようになる。
【００８６】
また、セグメント電極用駆動信号線は、Ｉ／Ｏセル領域３１０において、コモン電極用Ｉ／ＯセルＣＩＯ及びセグメント電極用Ｉ／ＯセルＳＩＯの配列方向と交差する方向に、コモン電極用駆動信号線と隣接して配置される。そして、Ｉ／Ｏセル領域３１０において、セグメント電極用駆動信号線と同一の配線層に第１の方向ＤＩＲ１に並んで配置されるコモン電極用駆動信号線が終端した場合、セグメント電極用駆動信号線が、第１の方向ＤＩＲ１又はその反対方向に一旦折り曲げられた後に、セグメント電極用Ｉ／ＯセルＳＩＯの出力トランジスタのアクティブ領域上に配置される。なお、セグメント電極用駆動信号線が終端したとき、コモン電極用駆動信号線が、第１の方向ＤＩＲ１又はその反対方向に一旦折り曲げられた後に、コモン電極用Ｉ／ＯセルＳＩＯの出力トランジスタのアクティブ領域上に配置される。
【００８７】
その結果、コモン電極用Ｉ／Ｏセルが配置される配置領域３１４では、コモン電極用高電位側駆動信号線ＶＡがコンタクトＣ１を介してｐ型出力トランジスタのソース領域ＳＣ１と電気的に接続される。このソース領域ＳＣ１が形成されるウェル領域の上層にはゲートＧ１が配置されている。また、配置領域３１４では、コモン電極用低電位側駆動信号線ＶＢがコンタクトＣ２を介してｐ型出力トランジスタのソース領域ＳＣ２と電気的に接続される。このソース領域ＳＣ２が形成されるウェル領域の上層にはゲートＧ２が配置されている。これらのトランジスタのドレイン領域Ｄ１からコモン電極用の駆動信号が出力される。
【００８８】
また、セグメント電極用Ｉ／Ｏセルが配置される配置領域３２０では、セグメント電極用高電位側駆動信号線ＶＣがコンタクトＣ１０を介してｐ型出力トランジスタのソース領域ＳＣ１０と電気的に接続される。このソース領域ＳＣ１０が形成されるウェル領域の上層にはゲートＧ１０が配置されている。また、配置領域３２０では、セグメント電極用低電位側駆動信号線ＶＤがコンタクトＣ１１を介してｐ型出力トランジスタのソース領域ＳＣ１１と電気的に接続される。このソース領域ＳＣ１１が形成されるウェル領域の上層にはゲートＧ１１が配置されている。これらのトランジスタのドレイン領域Ｄ１０からセグメント電極用の駆動信号が出力される。
【００８９】
このように、共通のセル構造を有するコモン電極用Ｉ／Ｏセル及びセグメント電極用Ｉ／Ｏセルが隣接して配置される場合に、Ｉ／Ｏセル領域内の出力トランジスタのアクティブ領域上にコモン電極用駆動信号線及びセグメント電極用駆動信号線を配置することで、各駆動信号線からコンタクトを介してその下層の出力トランジスタと電気的に接続できるようになる。従って、コモン電極用駆動信号線及びセグメント電極用駆動信号線の配線領域を無駄に確保することなく、半導体基板３００のサイズを小さくできるようになる。
【００９０】
図８に、第１の構成例におけるコモン電極用駆動信号線及びセグメント電極用駆動信号線の配置方法の処理例のフロー図を示す。
【００９１】
まず、Ｉ／Ｏセル領域設定ステップとして、半導体基板３００の縁部に沿って設けられるＩ／Ｏセル領域３１０を設定する（ステップＳ１０）。そして、Ｉ／Ｏセル配置ステップとして、ステップＳ１０で設定したＩ／Ｏセル領域３１０内に、互いに同一の構成を有するコモン電極用Ｉ／ＯセルＣＩＯとセグメント電極用Ｉ／ＯＳＩＯセルとを隣接して配置する（ステップＳ１２）。
【００９２】
次に、駆動信号線配置ステップ（信号線配置ステップ）として、Ｉ／Ｏセル領域３１０において、コモン電極用駆動信号線をコモン電極用Ｉ／Ｏセルの出力トランジスタのアクティブ領域上に配置すると共に、セグメント電極用駆動信号線をセグメント電極用Ｉ／Ｏセルの出力トランジスタのアクティブ領域上に配置する（ステップＳ１４）。このとき、駆動信号線配置ステップでは、コモン電極用Ｉ／Ｏセル及びセグメント電極用Ｉ／Ｏセルの配列方向と交差する方向に、コモン電極用駆動信号線及びセグメント電極用駆動信号線を隣接して配置する。
【００９３】
そして、駆動信号線配置ステップとして、Ｉ／Ｏセル領域３１０において、コモン電極用駆動信号線及びセグメント電極用駆動信号線を同一の配線層に第１の方向に並んで配置する。ここで、コモン電極用駆動信号線（又はセグメント電極用駆動信号線）が終端したとき、セグメント電極用駆動信号線（又はコモン電極用駆動信号線）を、第１の方向又はその反対方向に一旦折り曲げた後に、セグメント電極用Ｉ／Ｏセルの出力トランジスタのアクティブ領域上に配置する（ステップＳ１６）。
【００９４】
その後、各Ｉ／Ｏセルの出力トランジスタと駆動信号線とをコンタクトを介して電気的に接続し（ステップＳ１８）、一連の処理を終了する（エンド）。
【００９５】
上記のような配置方法は、ＣＰＵ及びメモリを有し、該メモリに上記の配置方法を実現する処理が記述されたプログラムを記憶しておき、ＣＰＵが該プログラムに従って信号線の配置処理を行う処理装置によって実現してもよい。
【００９６】
以上のように、第１の構成例においては、各駆動信号線が複数レベルの駆動信号が伝送されるコモン電極用駆動信号線及びセグメント電極用駆動信号線を、Ｉ／Ｏセルの出力トランジスタのアクティブ領域上に同一の配線層で隣接させて配置している。そして、一方が終端したときには、他方を一旦折り曲げて配置するようにしたので、同一構成のＩ／Ｏセルを流用でき、且つ駆動信号線の配線領域の面積を小さくできるようになる。
【００９７】
図９に、本実施形態の第２の構成例におけるコモン電極用駆動信号線及びセグメント電極用駆動信号線の配置を模式的に示す。図９は、図６の配置領域３１４、３２０の境界に位置するＩ／Ｏセルのアナログスイッチ（図２を参照）を構成するｐ型の出力トランジスタのアクティブ領域を模式的に示している。図９において、図７と同一部分には同一符号を付し、適宜説明を省略する。
【００９８】
図９に示すように、コモン電極用Ｉ／Ｏセル（第１のＩ／Ｏセル）ＣＩＯは、該コモン電極用Ｉ／ＯセルＣＩＯの短辺方向に並んでセグメント電極用Ｉ／ＯセルＳＩＯと隣接して配置される。そして、コモン電極用駆動信号線及びセグメント電極用駆動信号線が、コモン電極用Ｉ／ＯセルＣＩＯの長辺方向と交差するように、Ｉ／Ｏセル領域３１０に配置される。こうすることで、Ｉ／Ｏセル領域内に駆動信号線を配置できるため、Ｉ／Ｏセルの長辺方向の長さを小さくでき、チップサイズの縮小化を図ることができるようになる。
【００９９】
また、セグメント電極用駆動信号線は、Ｉ／Ｏセル領域３１０において、コモン電極用駆動信号線の上層に配置される。そして、コモン電極用駆動信号線が終端したとき、セグメント電極用駆動信号線が、ホールを介して下層の配線層（コモン電極用駆動信号線と同一の配線層）で配線されて、コンタクトを介してセグメント電極用Ｉ／ＯセルＳＩＯの出力トランジスタと電気的に接続される。
【０１００】
その結果、第１の構成例と同様に、同一構成のＩ／Ｏセルを流用でき、且つ駆動信号線の配線領域の面積を小さくできるようになる。
【０１０１】
図１０に、第２の構成例におけるコモン電極用駆動信号線及びセグメント電極用駆動信号線の配置方法の処理例のフロー図を示す。
【０１０２】
まず、Ｉ／Ｏセル領域設定ステップとして、半導体基板３００の縁部に沿って設けられるＩ／Ｏセル領域３１０を設定する（ステップＳ３０）。そして、Ｉ／Ｏセル配置ステップとして、ステップＳ３０で設定したＩ／Ｏセル領域３１０内に、互いに同一の構成を有するコモン電極用Ｉ／ＯセルＣＩＯとセグメント電極用Ｉ／ＯセルＳＩＯとを隣接して配置する（ステップＳ３２）。
【０１０３】
次に、駆動信号線配置ステップ（信号線配置ステップ）として、Ｉ／Ｏセル領域３１０において、各Ｉ／Ｏセルの出力トランジスタのアクティブ領域上に、コモン電極用駆動信号線とその上層にセグメント電極用駆動信号線を配置する（ステップＳ３４）。
【０１０４】
そして、駆動信号線配置ステップとして、コモン電極用駆動信号線が終端したとき、セグメント電極用駆動信号線を、ホールを形成してコモン電極用駆動信号線と同一配線層で配線して、コンタクトを介してセグメント電極用Ｉ／Ｏセルの出力トランジスタと電気的に接続するように配置する（ステップＳ３４）
【０１０５】
その後、各Ｉ／Ｏセルの出力トランジスタと駆動信号線とをコンタクトを介して電気的に接続し（ステップＳ３６）、一連の処理を終了する（エンド）。
【０１０６】
上記のような配置方法は、ＣＰＵ及びメモリを有し、該メモリに上記の配置方法を実現する処理が記述されたプログラムを記憶しておき、ＣＰＵが該プログラムに従って信号線の配置処理を行う処理装置によって実現してもよい。
【０１０７】
以上のように、第２の構成例においては、各駆動信号線が複数レベルの駆動信号が伝送されるコモン電極用駆動信号線及びセグメント電極用駆動信号線を、Ｉ／Ｏセルの出力トランジスタのアクティブ領域上に異なる配線層で配置している。これにより、同一構成のＩ／Ｏセルを流用でき、且つ駆動信号線の配線領域の面積をより一層小さくできるようになる。
【０１０８】
上記の第１又は第２の構成例は、本実施形態における液晶駆動装置１０を内蔵するマイクロコンピュータ１００への適用に限定されるものではなく、本実施形態における液晶駆動装置１０のみを半導体基板にＩＣ化した場合にも適用できることは言うまでもない。
【０１０９】
以上説明した液晶駆動装置及びマイクロコンピュータは、時計や携帯電話機等に代表される携帯型の電子機器に搭載することができる。
【０１１０】
図１１（Ａ）、図１１（Ｂ）に、本実施形態における電子機器の構成例のブロック図を示す。図１１（Ａ）は、本実施形態における液晶駆動装置１０が搭載される電子機器のブロック図を表し、図１１（Ｂ）は、本実施形態におけるマイクロコンピュータ１００が搭載される電子機器のブロック図を表す。
【０１１１】
図１１（Ａ）に示す電子機器６００は、上記の実施形態における液晶駆動装置１０と、液晶表示パネル８００とを含む。液晶表示パネル８００は、ドットマトリクス型の液晶表示パネルであり、液晶駆動装置１０によって駆動される。この構成を有する電子機器６００は、液晶駆動装置１０のチップサイズの縮小化によって、低コスト化及び小型化を図ることができる。
【０１１２】
図１１（Ｂ）に示す電子機器７００は、上記のマイクロコンピュータ１００と、液晶表示パネル８００とを含む。マイクロコンピュータ１００が有する液晶駆動装置１０によって液晶表示パネル８００が駆動される。この構成を有する電子機器７００は、液晶駆動装置１０を有するマイクロコンピュータ１００のチップサイズの縮小化によって、低コスト化及び小型化を図ることができる。
【０１１３】
図１２に、図１１（Ａ）及び図１１（Ｂ）の液晶表示パネル８００の概略構成図を示す。
【０１１４】
液晶表示パネル８００は、コモン電極ＣＯＭ０〜ＣＯＭ３１が、セグメント電極ＳＥＧ０〜ＳＥＧ５５に交差するように配置されている。このような液晶表示パネル８００は、一対の透明なガラス基板の間に、透明電極で形成され互いに交差するように配置されたコモン電極ＣＯＭ０〜ＣＯＭ３１及びセグメント電極ＳＥＧ０〜ＳＥＧ５５、配向膜及び液晶を封入して形成される。
【０１１５】
本実施形態における液晶駆動装置１０又は本実施形態におけるマイクロコンピュータ１００が有するコモン電極用の出力電極及びセグメント電極用の出力電極が、図１２のコモン電極ＣＯＭ０〜ＣＯＭ３１及びセグメント電極ＳＥＧ０〜ＳＥＧ５５と電気的に接続される。
【０１１６】
本実施形態における液晶駆動装置１０又は本実施形態におけるマイクロコンピュータ１００は、液晶表示パネル８００のコモン電極ＣＯＭ０〜ＣＯＭ３１及びセグメント電極ＳＥＧ０〜ＳＥＧ５５を駆動する。液晶表示パネル８００では、各コモン電極と各セグメント電極との交差位置に対応した画素において、両電極の電位差に応じてバックライトからの光の通過率が制御されて、点灯又は非点灯が行われる。
【０１１７】
以上、本発明に係る液晶駆動装置、液晶駆動装置の設計方法、マイクロコンピュータ及び電子機器を上記の実施形態又はその構成例に基づいて説明したが、本発明は上記の実施形態又はその構成例に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【０１１８】
（１）上記の実施形態又はその構成例では、液晶表示装置が有する電極をコモン電極及びセグメント電極として説明したが、本発明はこれらの電極の名称に限定されるものではない。
【０１１９】
（２）上記の実施形態又はその構成例において、図６〜図１０に対応する説明において、「コモン電極」の語句と「セグメント電極」の語句を入れ替えて本発明を適用してもよい。
【０１２０】
（３）上記の実施形態又はその構成例において、コモン電極の電極数が「３２」、セグメント電極の電極数が「５６」であるものとして説明した、本発明は、コモン電極の電極数やセグメント電極の電極数に限定されるものではない。
【０１２１】
（４）上記の実施形態又はその構成例では、液晶駆動装置又はマイクロコンピュータが、半導体基板に形成されるものとして説明したが、本発明はこれに限定されるものではない。例えば、半導体基板でない基板に、回路が形成されてもよい。
【０１２２】
（５）上記の実施形態又はその構成例において、本発明を、液晶駆動装置、液晶駆動装置の設計方法、マイクロコンピュータ及び電子機器として説明したが、本発明はこれに限定されるものではない。例えば、本発明を実現するための液晶駆動装置の設計方法の処理手順が記述されたプログラムや、該プログラムが記録された記録媒体であってもよい。
【図面の簡単な説明】
【０１２３】
【図１】本発明に係る実施形態における液晶駆動装置の構成例の機能ブロック図。
【図２】図１の液晶駆動装置の構成要部の構成例の回路図。
【図３】図３（Ａ）、図３（Ｂ）は、図２の構成においてコモン電極及びセグメント電極に出力される駆動信号の説明図。
【図４】本実施形態における液晶駆動装置が出力される駆動信号の波形例を示す図。
【図５】本実施形態におけるマイクロコンピュータの構成例の機能ブロック図。
【図６】図５のマイクロコンピュータのフロアプランイメージを示す図。
【図７】本実施形態の第１の構成例におけるコモン電極用駆動信号線及びセグメント電極用駆動信号線の配置を模式的に示す図。
【図８】第１の構成例におけるコモン電極用駆動信号線及びセグメント電極用駆動信号線の配置方法の処理例のフロー図。
【図９】本実施形態の第２の構成例におけるコモン電極用駆動信号線及びセグメント電極用駆動信号線の配置を模式的に示す図。
【図１０】第２の構成例におけるコモン電極用駆動信号線及びセグメント電極用駆動信号線の配置方法の処理例のフロー図。
【図１１】図１１（Ａ）、図１１（Ｂ）は、本実施形態における電子機器の構成例のブロック図。
【図１２】図１１（Ａ）及び図１１（Ｂ）の液晶表示パネルの概略構成図。
【符号の説明】
【０１２４】
１０…液晶駆動装置、 １２，１２２…表示メモリ、 １４…制御レジスタ、
２０…駆動制御部、 ２２…切替制御信号生成部、 ３０…駆動信号生成部、
３２…駆動電圧生成部、 ３４…駆動電圧切替部、 １００…マイクロコンピュータ、
１１０…ＣＰＵ、 １１２…ＲＯＭ、 １１４…ＲＡＭ、 １１６…第１の周辺回路、
１１８…第２の周辺回路、 １２０…Ｉ／Ｏポート、 １２６…電源回路、
１３０…バス、 １５０…アナログ回路ブロック、 ２００…液晶駆動回路、
３００…半導体基板、 ３０２，３０４，３０６，３０８…辺、
３１０…Ｉ／Ｏセル領域、 ３１２，３１４，３１６，３１８，３２０…配置領域、
３３０…コア領域、 ６００，７００…電子機器、 ８００…液晶表示パネル、
ＣＩＯ０〜ＣＩＯ３１…コモン電極用Ｉ／Ｏセル、
ＣＯＭ０〜ＣＯＭ３１…コモン電極、 Ｃ１，Ｃ２，Ｃ１０，Ｃ１１…コンタクト、
ＤＩＲ１…第１の方向、 Ｄ１，Ｄ１０…ドレイン領域、
ＦＲ，ｃｏｍ，ｃｏｍ［０］〜ｃｏｍ［２］，ｓｅｇ，ｓｅｇ［０］〜ｓｅｇ［１］…切替制御信号、
Ｇ１，Ｇ２，Ｇ１０，Ｇ１１…ゲート、 Ｐ１，Ｐ２…外部端子群、
ＳＥＧ０〜ＳＥＧ５５…セグメント電極、
ＳＩＯ０〜ＳＩＯ５５…セグメント電極用Ｉ／Ｏセル、
ＳＣ１，ＳＣ２，ＳＣ１０，ＳＣ１１…ソース領域、
ＶＡ…コモン電極用高電位側駆動信号線、 ＶＢ…コモン電極用低電位側駆動信号線、
ＶＣ…コモン電極用高電位側駆動信号線、 ＶＣ１〜ＶＣ５，ＶＳＳ…駆動電圧、
ＶＤ…コモン電極用低電位側駆動信号線
【技術分野】
【０００１】
本発明は、液晶駆動装置、液晶駆動装置の設計方法、マイクロコンピュータ及び電子機器に関する。
【背景技術】
【０００２】
時計や携帯電話機等に代表される携帯型の電子機器の表示装置として、小型化及び低消費電力化が可能で、種々の画像を表示できるドットマトリクス型の液晶表示パネル（広義には液晶表示装置）が採用されることが多い。ところが、この種の液晶表示パネルは多くの電極を有するため、液晶表示パネルを駆動する液晶駆動回路（広義には液晶駆動装置）は、液晶表示パネルの各電極に接続する端子の数が多くなる上に、各端子に出力する駆動信号を伝送する信号線の配置領域も大きくなる。そのため、液晶駆動回路は、チップサイズを更に小さくして、より一層の低コスト化を図ることが困難な状況になっている。
【０００３】
このような液晶駆動回路の信号配線領域の面積を抑える技術が、例えば特許文献１に開示されている。この特許文献１には、液晶駆動回路を構成する各回路ブロック間で共通のバスを備え、時分割でデータのやり取りを行うことで、回路ブロック間の信号の配線領域に面積の増加を抑えるようにした技術が開示されている。
【０００４】
【特許文献１】特開平１０−３４００６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された技術では、回路ブロック間の信号線の配置領域の面積が小さくなるかもしれないが、液晶駆動回路の出力電極に接続される信号線の配置領域の面積を小さくすることができない。従って、特許文献１に開示された技術を用いても、これまで以上にチップサイズを小さくして、液晶駆動回路のより一層の低コスト化を図ることができないという問題がある。
【０００６】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的の１つは、外部接続用の電極に接続される信号線の配置領域の面積を小さくしてより一層の低コスト化を図る液晶駆動装置、液晶駆動装置の設計方法、マイクロコンピュータ及び電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本発明は、互いに交差する第１及び第２の電極を有する液晶表示装置を駆動する液晶駆動装置であって、基板と、前記基板に形成され、前記第１及び第２の電極に出力する第１及び第２の駆動信号を生成する駆動信号生成部と、前記基板の縁部に沿って設けられたＩ／Ｏセル領域に配置され、前記第１の駆動信号を前記第１の電極に出力する第１のＩ／Ｏセルと、前記Ｉ／Ｏセル領域において前記第１のＩ／Ｏセルと隣接して配置され、前記第２の駆動信号を前記第２の電極に出力する第２のＩ／Ｏセルと、前記駆動信号生成部によって生成された前記第１及び第２の駆動信号がそれぞれ伝送される第１及び第２の信号線とを含み、前記第１のＩ／Ｏセルが、前記第２のＩ／Ｏセルと同一の構成を有するセルであり、前記第１の信号線が、前記第１のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置され、前記第２の信号線が、前記第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置される液晶駆動装置に関係する。
【０００８】
本発明によれば、共通のセル構造を有する第１及び第２のセルが隣接して配置される場合に、Ｉ／Ｏセル領域内の出力トランジスタのアクティブ領域上に、第１及び第２のセルに第１及び第２の駆動信号を伝送する第１及び第２の信号線を配置するようにしたので、外部接続用の電極に接続される各信号線からコンタクト等を介してその下層の出力トランジスタと電気的に接続できるようになる。従って、第１及び第２の信号線の配線領域を無駄に確保することなく、基板のサイズを小さくできるようになり、低コスト化を図ることができるようになる。
【０００９】
また本発明に係る液晶駆動装置では、前記第２の信号線が、前記Ｉ／Ｏセル領域において、前記第１及び第２のＩ／Ｏセルの配列方向と交差する方向に、前記第１の信号線と隣接して配置されてもよい。
【００１０】
本発明によれば、Ｉ／Ｏセル領域内に駆動信号線を配置できるため、Ｉ／Ｏセルの長辺方向の長さを小さくでき、基板のサイズの縮小化を図ることができるようになる。
【００１１】
また本発明に係る液晶駆動装置では、前記Ｉ／Ｏセル領域において、前記第２の信号線と同一の配線層に第１の方向に並んで配置された前記第１の信号線が終端した場合、前記第２の信号線が、前記第１の方向又はその反対方向に一旦折り曲げられた後に、前記第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置されてもよい。
【００１２】
本発明によれば、第１及び第２の信号線をＩ／Ｏセルの出力トランジスタのアクティブ領域上に同一の配線層で隣接させて配置し、一方が終端したときには、他方を一旦折り曲げて配置するようにしたので、同一構成のＩ／Ｏセルを流用でき、且つ第１及び第２の信号線の配線領域の面積を小さくできるようになる。
【００１３】
また本発明に係る液晶駆動装置では、前記Ｉ／Ｏセル領域において、前記第２の信号線の上層に配置される前記第１の信号線が終端した場合、前記第２の信号線が、前記第１の信号線と同一の配線層で配線された後、コンタクトを介して前記第２のＩ／Ｏセルの出力トランジスタと電気的に接続されるように配置されてもよい。
【００１４】
本発明によれば、第１及び第２の信号線をＩ／Ｏセルの出力トランジスタのアクティブ領域上に異なる配線層で配置するようにしたので、同一構成のＩ／Ｏセルを流用でき、且つ駆動信号線の配線領域の面積をより一層小さくできるようになる。
【００１５】
また本発明に係る液晶駆動装置では、前記第１のＩ／Ｏセルが、該第１のＩ／Ｏセルの短辺方向に前記第２のＩ／Ｏセルと隣接して配置され、前記第１及び第２の信号線が、前記第１のＩ／Ｏセルの長辺方向と交差するように、前記Ｉ／Ｏセル領域に配置されてもよい。
【００１６】
本発明によれば、Ｉ／Ｏセル領域内を第１及び第２の信号線の配線領域として活用できるので、基板のサイズを縮小して低コスト化を図ることができるようになる。
【００１７】
また本発明に係る液晶駆動装置では、前記第１の信号線は、それぞれが複数レベルの駆動信号を伝送する第１の高電位側信号線及び第１の低電位側信号線により構成され、前記第１のＩ／Ｏセルが、前記第１の高電位側信号線又は前記第１の低電位側信号線の駆動信号を出力することができる。
【００１８】
本発明によれば、外部接続用の電極に接続される第１の信号線を、それぞれが複数レベルの駆動信号を伝送させる第１の高電位側信号線及び第１の低電位側信号線により構成したので、外部接続用の電極の数が多くなっても、各電極に信号を供給する信号線数を少なくでき、信号線の配置領域の面積を小さくできるようになる。
【００１９】
また本発明に係る液晶駆動装置では、前記第２の信号線は、それぞれが複数レベルの駆動信号を伝送する第２の高電位側信号線及び第２の低電位側信号線により構成され、前記第２のＩ／Ｏセルが、前記第２の高電位側信号線又は前記第２の低電位側信号線の駆動信号を出力することができる。
【００２０】
本発明によれば、外部接続用の電極に接続される第２の信号線を、それぞれが複数レベルの駆動信号を伝送させる第２の高電位側信号線及び第２の低電位側信号線により構成したので、外部接続用の電極の数が多くなっても、各電極に信号を供給する信号線数を少なくでき、信号線の配置領域の面積を小さくできるようになる。
【００２１】
また本発明に係る液晶駆動装置では、前記第１及び第２のＩ／Ｏセルの少なくとも１つが出力する駆動信号を切り替える切替制御信号を生成する切替制御信号生成部を含むことができる。
【００２２】
本発明によれば、複数レベルの駆動信号を１本の信号線で伝送し、駆動信号を切り替えるようにしたので、外部接続用の電極の数が多くなっても、各電極に信号を供給する信号線数を少なくでき、信号線の配置領域の面積を小さくできるようになる。
【００２３】
また本発明は、互いに交差する第１及び第２の電極を有する液晶表示装置を駆動する液晶駆動装置の設計方法であって、基板の縁部に沿って設けられたＩ／Ｏセル領域に、互いに同一の構成を有する第１及び第２のＩ／Ｏセルを隣接して配置するＩ／Ｏセル配置ステップと、前記Ｉ／Ｏセル領域において、前記第１の電極に出力する第１の駆動信号を伝送する第１の信号線を前記第１のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置すると共に、前記第２の電極に出力する第２の駆動信号を伝送する第２の信号線を前記第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置する信号線配置ステップとを含み、前記信号線配置ステップが、前記第１及び第２のＩ／Ｏセルの配列方向と交差する方向に、前記第１及び第２の信号線を隣接して配置する液晶駆動装置の設計方法に関係する。
【００２４】
本発明によれば、共通のセル構造を有する第１及び第２のセルが隣接して配置される場合に、Ｉ／Ｏセル領域内の出力トランジスタのアクティブ領域上に、第１及び第２のセルに第１及び第２の駆動信号を伝送する第１及び第２の信号線を配置するようにしたので、外部接続用の電極に接続される各信号線からコンタクト等を介してその下層の出力トランジスタと電気的に接続できるようになる。従って、第１及び第２の信号線の配線領域を無駄に確保することなく、基板のサイズを小さくできるようになり、低コスト化を図ることができるようになる。
【００２５】
また本発明に係る液晶駆動装置の設計方法では、前記信号線配置ステップが、前記Ｉ／Ｏセル領域において、前記第１及び第２の信号線を同一の配線層に第１の方向に並んで配置すると共に、前記第１の信号線が終端したとき、前記第２の信号線を、前記第１の方向又はその反対方向に一旦折り曲げた後に、前記第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置することができる。
【００２６】
本発明によれば、第１及び第２の信号線をＩ／Ｏセルの出力トランジスタのアクティブ領域上に同一の配線層で隣接させて配置し、一方が終端したときには、他方を一旦折り曲げて配置するようにしたので、同一構成のＩ／Ｏセルを流用でき、且つ第１及び第２の信号線の配線領域の面積を小さくできるようになる。
【００２７】
また本発明に係る液晶駆動装置の設計方法では、前記信号線配置ステップが、前記Ｉ／Ｏセル領域において、前記第１の信号線を、前記第２の信号線の上層に配置すると共に、前記第１の信号線が終端したとき、前記第２の信号線を、前記第１の信号線と同一の配線層で配線した後、コンタクトを介して前記第２のＩ／Ｏセルの出力トランジスタと電気的に接続するように配置することができる。
【００２８】
本発明によれば、第１及び第２の信号線をＩ／Ｏセルの出力トランジスタのアクティブ領域上に異なる配線層で配置するようにしたので、同一構成のＩ／Ｏセルを流用でき、且つ駆動信号線の配線領域の面積をより一層小さくできるようになる。
【００２９】
また本発明は、中央演算処理装置と、上記のいずれか記載の液晶駆動装置とを含み、前記液晶駆動装置が、前記中央演算処理装置によって生成された画像信号に対応した駆動信号を用いて、前記液晶表示装置を駆動するマイクロコンピュータに関係する。
【００３０】
本発明によれば、外部接続用の電極に接続される信号線の配置領域の面積を小さくしてより一層の低コスト化を図るマイクロコンピュータを提供できるようになる。
【００３１】
また本発明は、上記のいずれか記載の液晶駆動装置と、前記液晶駆動装置によって駆動される液晶表示装置とを含む電子機器に関係する。
【００３２】
また本発明は、上記記載のマイクロコンピュータと、前記マイクロコンピュータが有する前記液晶駆動装置によって駆動される液晶表示装置とを含む電子機器に関係する。
【００３３】
上記のいずれかの発明によれば、外部接続用の電極に接続される信号線の配置領域の面積を小さくしてより一層の低コスト化を図る電子機器を提供できるようになる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００３５】
図１に、本発明に係る実施形態における液晶駆動装置の構成例の機能ブロック図を示す。
【００３６】
本実施形態における液晶駆動装置１０は、互いに交差する複数のコモン電極及び複数のセグメント電極を有するドットマトリクス型の液晶表示装置を駆動する。以下では、液晶駆動装置１０が、半導体基板（広義には基板）に集積化された複数の回路ブロックを有し、コモン電極ＣＯＭ０〜ＣＯＭ３１、セグメント電極ＳＥＧ０〜ＳＥＧ５５を有する図示しない液晶表示パネル（液晶表示装置）を駆動するものとする。
【００３７】
この液晶駆動装置１０は、表示メモリ１２、制御レジスタ１４、駆動制御部２０、駆動信号生成部３０、コモン電極用Ｉ／Ｏセル（第１のＩ／Ｏセル）ＣＩＯ０〜ＣＩＯ３１、セグメント電極用Ｉ／Ｏセル（第２のＩ／Ｏセル）ＳＩＯ０〜ＳＩＯ５５を有する。表示メモリ１２、制御レジスタ１４、駆動制御部２０、駆動信号生成部３０は、半導体基板に形成され、内部回路領域であるコア領域に配置される。コモン電極用Ｉ／ＯセルＣＩＯ０〜ＣＩＯ３１、セグメント電極用Ｉ／ＯセルＳＩＯ０〜ＳＩＯ５５は、半導体基板の縁部に沿って設けられたＩ／Ｏセル領域に配置される。
【００３８】
表示メモリ１２には、液晶表示パネルの少なくとも１画面分の画像に対応した画像データ（画像信号）が格納される。制御レジスタ１４には、液晶駆動装置１０の駆動条件が設定されている。この制御レジスタ１４には、図示しない中央演算処理装置等のホストによって制御データが設定される。
【００３９】
駆動制御部２０は、切替制御信号生成部２２を含み、制御レジスタ１４に設定された駆動条件で、表示メモリ１２に格納された画像データに基づいて、駆動制御信号としての切替制御信号ＦＲ、ｃｏｍ、ｓｅｇを生成する。切替制御信号ＦＲは、液晶表示パネルの液晶の印加電圧を反転させる周期である極性反転周期に応じて論理レベルが切り替わる信号である。切替制御信号ｃｏｍは、選択されるコモン電極の選択期間にＨレベルとなる信号である。切替制御信号ｓｅｇは、コモン電極の選択期間に、該コモン電極と交差するセグメント電極に点灯、非点灯を指示する信号である。
【００４０】
駆動信号生成部３０は、液晶表示パネルのコモン電極ＣＯＭ０〜ＣＯＭ３１のそれぞれに出力するコモン電極用駆動信号（第１の駆動信号）と、該液晶表示パネルのセグメント電極ＳＥＧ０〜ＳＥＧ５５のそれぞれに出力するセグメント電極用駆動信号（第２の駆動信号）を生成する。より具体的には、駆動信号生成部３０は、駆動電圧生成部３２、駆動電圧切替部３４を含む。駆動電圧生成部３２は、コモン電極ＣＯＭ０〜ＣＯＭ３１及びセグメント電極ＳＥＧ０〜ＳＥＧ５５のそれぞれに出力する複数の駆動電圧を生成する。駆動電圧切替部３４は、切替制御信号生成部２２によって生成された切替制御信号ＦＲにより、駆動電圧生成部３２により生成された複数の駆動電圧の中から１つの駆動電圧を選択し、各駆動信号線に出力する。
【００４１】
液晶駆動装置１０は、駆動信号生成部３０によって生成された複数の駆動電圧の中から１つの駆動電圧を、切替制御信号生成部２２からの切替制御信号により切り替えて、液晶表示装置のコモン電極及びセグメント電極を駆動する。
【００４２】
このため、液晶駆動装置１０は、更に、１組のコモン電極用駆動信号線（第１の信号線）と、１組のセグメント電極用駆動信号線（第２の信号線）とを有する。コモン電極用駆動信号線は、第１の高電位側信号線としてのコモン電極用高電位側駆動信号線ＶＡと、第１の低電位側信号線としてのコモン電極用低電位側駆動信号線ＶＢとからなる。セグメント電極用駆動信号線は、第２の高電位側信号線としてのセグメント電極用高電位側駆動信号線ＶＣと、第２の低電位側信号線としてのセグメント電極用低電位側駆動信号線ＶＤとからなる。コモン電極用Ｉ／ＯセルＣＩＯ０〜ＣＩＯ３１にはコモン電極用駆動信号線（コモン電極用高電位側駆動信号線ＶＡ、コモン電極用低電位側駆動信号線ＶＢ）を介して複数の電圧レベルのコモン電極用駆動信号が供給され、セグメント電極用Ｉ／ＯセルＳＩＯ０〜ＳＩＯ５５にはセグメント電極用駆動信号線（セグメント電極用高電位側駆動信号線ＶＣ、セグメント電極用低電位側駆動信号線ＶＤ）を介して複数の電圧レベルのセグメント電極用駆動信号が供給される。
【００４３】
コモン電極用Ｉ／ＯセルＣＩＯ０〜ＣＩＯ３１を構成する各Ｉ／Ｏセルには、駆動制御部２０の切替制御信号生成部２２から、各Ｉ／Ｏセルに対応した切替制御信号ｃｏｍが供給される。各Ｉ／Ｏセルは、当該Ｉ／Ｏセルに対応した切替制御信号ｃｏｍにより、コモン電極用高電位側駆動信号線ＶＡを介して伝送された駆動信号、又はコモン電極用低電位側駆動信号線ＶＢを介して伝送された駆動信号を、当該Ｉ／Ｏセルに接続されるコモン電極に出力する。
【００４４】
セグメント電極用Ｉ／ＯセルＳＩＯ０〜ＳＩＯ５５を構成する各Ｉ／Ｏセルには、駆動制御部２０の切替制御信号生成部２２から、各Ｉ／Ｏセルに対応した切替制御信号ｓｅｇが供給される。各Ｉ／Ｏセルは、当該Ｉ／Ｏセルに対応した切替制御信号ｓｅｇにより、セグメント電極用高電位側駆動信号線ＶＣを介して伝送された駆動信号、又はセグメント電極用低電位側駆動信号線ＶＤを介して伝送された駆動信号を、当該Ｉ／Ｏセルに接続されるセグメント電極に出力する。
【００４５】
図２に、図１の液晶駆動装置１０の構成要部の構成例の回路図を示す。図２は、図１の駆動電圧切替部３４、コモン電極用Ｉ／ＯセルＣＩＯ０〜ＣＩＯ３１、セグメント電極用Ｉ／ＯセルＳＩＯ０〜ＳＩＯ５５の構成例を表す。なお、図２において、図１と同一部分には同一符号を付し、適宜説明を省略する。
【００４６】
駆動電圧切替部３４には、駆動電圧生成部３２により生成された複数の駆動電圧ＶＣ５、ＶＣ４、ＶＣ３、ＶＣ２、ＶＣ１、ＶＳＳが生成される。以下では、駆動電圧ＶＣ５が最も電位が高く、駆動電圧ＶＣ４、ＶＣ３、ＶＣ２、ＶＣ１の順に電位が低くなり、駆動電圧ＶＳＳが最も電位が低いものとする。駆動電圧切替部３４は、切替制御信号ＦＲにより、コモン電極用高電位側駆動信号線ＶＡ、コモン電極用低電位側駆動信号線ＶＢ、セグメント電極用高電位側駆動信号線ＶＣ、セグメント電極用低電位側駆動信号線ＶＤのそれぞれに２つの駆動電圧のいずれかを選択出力する４つのセレクタを有する。各セレクタは、切替制御信号ＦＲに基づいて選択された経路を電気的に導通させる２つのアナログスイッチにより構成される。図２では、駆動電圧切替部３４は、駆動電圧ＶＣ５、ＶＣ４のいずれかをコモン電極用高電位側駆動信号線ＶＡに選択出力する。また、駆動電圧切替部３４は、駆動電圧ＶＣ１、ＶＳＳのいずれかをコモン電極用低電位側駆動信号線ＶＢに選択出力する。また、駆動電圧切替部３４は、駆動電圧ＶＣ２、ＶＣ５のいずれかをセグメント電極用高電位側駆動信号線ＶＣに選択出力する。更に、駆動電圧切替部３４は、駆動電圧ＶＳＳ、ＶＣ３のいずれかをセグメント電極用低電位側駆動信号線ＶＤに選択出力する。
【００４７】
図２では、コモン電極用Ｉ／Ｏセルの構成は、コモン電極用Ｉ／ＯセルＣＩＯ０の構成例のみを示すが、他のコモン電極用Ｉ／ＯセルＣＩＯ１〜ＣＩＯ３１はコモン電極用Ｉ／ＯセルＣＩＯ０の構成と同様である。コモン電極用Ｉ／ＯセルＣＩＯ０は、当該Ｉ／Ｏセルに対応した切替制御信号ｃｏｍ［０］により、コモン電極用高電位側駆動信号線ＶＡ及びコモン電極用低電位側駆動信号線ＶＢのいずれかの駆動電圧を選択するセレクタと、このセレクタの出力と図示しない出力パッドとの間に挿入された保護抵抗とを含む。このセレクタもまた、当該Ｉ／Ｏセルに対応した切替制御信号ｃｏｍ［０］に基づいて選択された経路を電気的に導通させる２つのアナログスイッチにより構成される。
【００４８】
また、セグメント電極用Ｉ／Ｏセルの構成は、セグメント電極用Ｉ／ＯセルＳＩＯ０の構成例のみを示すが、他のセグメント電極用Ｉ／ＯセルＳＩＯ１〜ＳＩＯ５５はセグメント電極用Ｉ／ＯセルＳＩＯ０の構成と同様である。セグメント電極用Ｉ／ＯセルＳＩＯ０は、当該Ｉ／Ｏセルに対応した切替制御信号ｓｅｇ［０］により、セグメント電極用高電位側駆動信号線ＶＣ及びセグメント電極用低電位側駆動信号線ＶＤのいずれかの駆動電圧を選択するセレクタと、このセレクタの出力と図示しない出力パッドとの間に挿入された保護抵抗とを含む。このセレクタもまた、当該Ｉ／Ｏセルに対応した切替制御信号ｓｅｇ［０］に基づいて選択された経路を電気的に導通させる２つのアナログスイッチにより構成される。
【００４９】
図３（Ａ）、図３（Ｂ）に、図２の液晶駆動装置１０の構成においてコモン電極及びセグメント電極に出力される駆動信号の説明図を示す。図３（Ａ）は、コモン電極ＣＯＭ０〜ＣＯＭ３１に出力される駆動信号を表す。図３（Ｂ）は、セグメント電極ＳＥＧ０〜ＳＥＧ５５に出力される駆動信号を表す。
【００５０】
コモン電極ＣＯＭ０〜ＣＯＭ３１には、図３（Ａ）に示すように、切替制御信号ＦＲ、ｃｏｍの論理レベルの組み合わせに応じて駆動信号が出力される。例えば、コモン電極ＣＯＭ０には、切替制御信号ＦＲの論理レベルと、コモン電極ＣＯＭ０（コモン電極用Ｉ／ＯセルＣＩＯ０）に対応した切替制御信号ｃｏｍ［０］の論理レベルとの組み合わせに応じて、駆動電圧ＶＣ１、ＶＣ５、ＶＳＳ、ＶＣ４のいずれかが出力される。
【００５１】
切替制御信号ＦＲが「１」（＝Ｈレベル）のときコモン電極用高電位側駆動信号線ＶＡに出力された駆動電圧ＶＣ５が、切替制御信号ｃｏｍ［０］が「１」のときに、コモン電極用Ｉ／ＯセルＣＩＯ０においてそのまま出力される。ここで、切替制御信号ｃｏｍ［０］が「０」のとき、コモン電極用Ｉ／ＯセルＣＩＯ０では、コモン電極用低電位側駆動信号線ＶＢに出力された駆動電圧ＶＣ１が出力される。
【００５２】
また、切替制御信号ＦＲが「０」（＝Ｌレベル）のときコモン電極用高電位側駆動信号線ＶＡに出力された駆動電圧ＶＣ４が、切替制御信号ｃｏｍ［０］が「１」のときに、コモン電極用Ｉ／ＯセルＣＩＯ０においてそのまま出力される。ここで、切替制御信号ｃｏｍ［０］が「０」のとき、コモン電極用Ｉ／ＯセルＣＩＯ０では、コモン電極用低電位側駆動信号線ＶＢに出力された駆動電圧ＶＳＳが出力される。
【００５３】
同様に、例えばコモン電極ＣＯＭ１には、切替制御信号ＦＲの論理レベルと、コモン電極ＣＯＭ１（コモン電極用Ｉ／ＯセルＣＩＯ１）に対応した切替制御信号ｃｏｍ［１］の論理レベルとの組み合わせに応じて、駆動電圧ＶＣ１、ＶＣ５、ＶＳＳ、ＶＣ４のいずれかが出力される。
【００５４】
セグメント電極ＳＥＧ０〜ＳＥＧ５５には、図３（Ｂ）に示すように、切替制御信号ＦＲ、ｓｅｇの論理レベルの組み合わせに応じて駆動信号が出力される。例えば、セグメント電極ＳＥＧ０には、切替制御信号ＦＲの論理レベルと、セグメント電極ＳＥＧ０（セグメント電極用Ｉ／ＯセルＳＩＯ０）に対応した切替制御信号ｓｅｇ［０］の論理レベルとの組み合わせに応じて、駆動電圧ＶＳＳ、ＶＣ２、ＶＣ３、ＶＣ５のいずれかが出力される。
【００５５】
切替制御信号ＦＲが「１」（＝Ｈレベル）のときセグメント電極用高電位側駆動信号線ＶＣに出力された駆動電圧ＶＣ２が、切替制御信号ｓｅｇ［０］が「１」のときに、セグメント電極用Ｉ／ＯセルＳＩＯ０においてそのまま出力される。ここで、切替制御信号ｓｅｇ［０］が「０」のとき、セグメント電極用Ｉ／ＯセルＳＩＯ０では、セグメント電極用低電位側駆動信号線ＶＤに出力された駆動電圧ＶＳＳが出力される。
【００５６】
また、切替制御信号ＦＲが「０」（＝Ｌレベル）のときセグメント電極用高電位側駆動信号線ＶＣに出力された駆動電圧ＶＣ５が、切替制御信号ｓｅｇ［０］が「１」のときに、セグメント電極用Ｉ／ＯセルＳＩＯ０においてそのまま出力される。ここで、切替制御信号ｓｅｇ［０］が「０」のとき、セグメント電極用Ｉ／ＯセルＳＩＯ０では、セグメント電極用低電位側駆動信号線ＶＤに出力された駆動電圧ＶＣ３が出力される。
【００５７】
同様に、例えばセグメント電極ＳＥＧ１には、切替制御信号ＦＲの論理レベルと、セグメント電極ＳＥＧ１（セグメント電極用Ｉ／ＯセルＳＩＯ１）に対応した切替制御信号ｓｅｇ［１］の論理レベルとの組み合わせに応じて、駆動電圧ＶＳＳ、ＶＣ２、ＶＣ３、ＶＣ５のいずれかが出力される。
【００５８】
図４に、本実施形態における液晶駆動装置１０が出力される駆動信号の波形の一例を示す。図４では、液晶駆動装置１０が出力する駆動信号のうちコモン電極ＣＯＭ０〜ＣＯＭ２、セグメント電極ＳＥＧ０、ＳＥＧ１の波形のみを示している。
【００５９】
図４に示すように、切替制御信号生成部２２は、極性反転周期の１つの期間を複数の期間に分割し、各期間にコモン電極を順次選択するように切替制御信号ｃｏｍを生成する。そして、切替制御信号生成部２２は、各コモン電極選択期間において、対向するセグメント電極の点灯、非点灯を指定する切替制御信号ｓｅｇを生成する。液晶表示パネルでは、例えばコモン電極とセグメント電極との交差位置に対応した画素において、両電極の電位差が閾値を超えると点灯状態となり、該閾値を超えないときに非点灯状態となる。
【００６０】
例えばコモン電極ＣＯＭ０とセグメント電極ＳＥＧ０との交差位置に対応した画素では、図４に示す電位差となり、非点灯状態となる。一方、モン電極ＣＯＭ０とセグメント電極ＳＥＧ１との交差位置に対応した画素では、図４に示す電位差となり、点灯状態となる。
【００６１】
このように本実施形態における液晶駆動装置１０では、コモン電極用Ｉ／ＯセルＣＩＯ０〜ＣＩＯ３１に対して、複数レベルの駆動信号が伝送される１組のコモン電極用駆動信号線を接続し、セグメント電極用Ｉ／ＯセルＳＩＯ０〜ＳＩＯ５５に対して、複数レベルの駆動信号が伝送される１組のセグメント電極用駆動信号線を接続するようにしている。これにより、複数レベルの電圧が出力される端子の数が多くなっても、各端子に信号を供給する信号線数を少なくでき、信号線の配置領域の面積を小さくできるようになる。
【００６２】
また、本実施形態では、低コスト化を目的として、コモン電極用Ｉ／Ｏセルの回路構成及びレイアウト構成が、セグメント電極用Ｉ／Ｏセルの回路構成及びレイアウト構成と同一である。即ち、Ｉ／Ｏセルを共通化することで、設計期間の短縮化を図り低コスト化を実現する。そして、本実施形態では、このようなＩ／Ｏセルが配置されるＩ／Ｏセル領域に、上記のコモン電極用駆動信号線及びセグメント電極用駆動信号線を配置することで、チップサイズのより一層の縮小化を図る。
【００６３】
以下では、本実施形態における液晶駆動装置１０の機能がマイクロコンピュータに内蔵される例を説明するが、本発明がマイクロコンピュータに内蔵されるものに限定されるものではない。
【００６４】
図５に、本実施形態におけるマイクロコンピュータの構成例の機能ブロック図を示す。
【００６５】
本実施形態におけるマイクロコンピュータ１００は、中央演算処理装置（Central Processing Unit：ＣＰＵ）１１０、ＲＯＭ（Read Only Memory）１１２、ＲＡＭ（Random Access Memory）１１４、第１及び第２の周辺回路１１６、１１８、Ｉ／Ｏ（Input/Output）ポート１２０、表示メモリ１２２、液晶駆動回路２００、電源回路１２６、及びバス１３０を含む。これらの回路ブロックは、半導体基板（広義には基板、チップ）に形成される。ＣＰＵ１１０、ＲＯＭ１１２、ＲＡＭ１１４、第１及び第２の周辺回路１１６、１１８、Ｉ／Ｏポート１２０、表示メモリ１２２、液晶駆動回路２００、及び電源回路１２６は、バス１３０を介し電気的に接続される。
【００６６】
このマイクロコンピュータ１００は、外部端子群Ｐ１、Ｐ２を有する。外部端子群Ｐ１、Ｐ２は、それぞれ複数の端子により構成される。外部端子群Ｐ１、Ｐ２を構成する各端子は、当該端子に対応して設けられたＩ／Ｏ（Input/Output）回路と電気的に接続され半導体基板（チップ）上に形成されたパッドを有する。各パッドとこれに対応するＩＣ（Integrated Circuit）パッケージのピンとがボンディングワイヤを介して電気的に接続される。
【００６７】
ＣＰＵ１１０は、ＲＯＭ１１２又はＲＡＭ１１４に記憶されたプログラムをバス１３０を介して読み出し、該プログラムに対応した処理を実行することで、マイクロコンピュータ１００の全体の制御を司る。
【００６８】
ＲＯＭ１１２には、ＣＰＵ１１０のプログラム又は各種の制御データが予め記憶されており、ＣＰＵ１１０又は他の回路がバス１３０を介してＲＯＭ１１２からプログラム又は制御データを読み出す。
【００６９】
ＲＡＭ１１４には、ＣＰＵ１１０、第１及び第２の周辺回路１１６、１１８、及びＩ／Ｏポート１２０のワークエリアとして、データが一時的に格納されたり、表示メモリ１２２に格納される表示データが一時的に格納されたりする。
【００７０】
第１の周辺回路１１６は、例えば割り込みコントローラ、タイマ回路やウオッチドッグタイマにより構成され、バス１３０を介してＣＰＵ１１０により設定された条件で動作し、その動作結果をＣＰＵ１１０に通知することができるようになっている。
【００７１】
第２の周辺回路１１８は、例えばプログラマブルタイマやシリアルインターフェス回路により構成され、バス１３０を介してＣＰＵ１１０により設定された条件で動作し、Ｉ／Ｏポート１２０を経由して、外部端子群Ｐ２を介して信号が入力又は出力されるようになっている。
【００７２】
Ｉ／Ｏポート１２０は、汎用ポートとして機能し、外部端子群Ｐ２を構成する端子のいずれかを介して信号の入力や出力が行われる。
【００７３】
表示メモリ１２２には、ＣＰＵ１１０により生成された図示しない液晶表示パネル（広義には、液晶表示装置）の１画面分の表示データが記憶される。表示メモリ１２２に記憶された表示データは、液晶駆動回路２００に送られる。外部端子群Ｐ１には、液晶表示パネルのコモン電極やセグメント電極が電気的に接続される。液晶駆動回路２００は、ＣＰＵ１１０により設定された表示駆動条件で、外部端子群Ｐ１を介して液晶表示パネルを駆動する制御を行う。
【００７４】
電源回路１２６は、マイクロコンピュータ１００を構成する各回路ブロックの電源を生成する。この電源回路１２６は、バス１３０を介してＣＰＵ１１０により設定された条件で、各回路ブロックの電源電圧を生成する。
【００７５】
図１の制御レジスタ１４及び駆動制御部２０の機能は、液晶駆動回路２００によって実現される。図１の表示メモリ１２の機能は、表示メモリ１２２によって実現される。図１の駆動信号生成部３０の機能は、電源回路１２６によって実現される。コモン電極用Ｉ／ＯセルＣＩＯ０〜ＣＩＯ３１及びセグメント電極用Ｉ／ＯセルＳＩＯ０〜ＳＩＯ５５は、外部端子群Ｐ１を構成する各端子に対応したＩ／Ｏセルによって実現される。
【００７６】
このようなマイクロコンピュータ１００は、ＲＯＭ１１２又はＲＡＭ１１４から読み出されたプログラムに従って生成した１画面の画像データを生成し、該画像データを表示メモリ１２２に格納する。そして、液晶駆動回路２００は、表示メモリ１２２に格納された画像データを読み出し、該画像データ（画像信号）に対応した駆動信号を用いて、互いに交差する複数のコモン電極及び複数のセグメント電極を有するドットマトリクス型の液晶表示パネルを駆動する制御を行う。即ち、マイクロコンピュータ１００は、内蔵する液晶駆動装置１０が、ＣＰＵ１１０によって生成された画像信号に対応した駆動信号を用いて、液晶表示パネルを駆動することができる。
【００７７】
図６に、図５のマイクロコンピュータ１００のフロアプランイメージを示す。図６は、マイクロコンピュータ１００を構成する各回路ブロックが形成される半導体基板（広義には基板、チップ）の上面図であり、フロアプランイメージを模式的に表す。
【００７８】
図５に示すマイクロコンピュータ１００の各回路ブロックが形成される半導体基板３００は、平面視において矩形の形状を有している。そして、矩形の半導体基板３００の縁部に沿ってＩ／Ｏセル領域（Ｉ／Ｏ回路領域）３１０が設けられる。この半導体基板３００の縁部に沿って設けられる領域を、半導体基板３００の外周部ということができる。
【００７９】
Ｉ／Ｏセル領域３１０では、外部端子群Ｐ１、Ｐ２の各外部端子に対応して設けられるＩ／Ｏセル（Ｉ／Ｏセル）が配置される。より具体的には、Ｉ／Ｏセル領域３１０では、半導体基板３００の端部（縁部）に沿ってパッドが配列され、各パッドに対応した長方形の形状を有するＩ／Ｏセルの長辺方向が、該端部が延びる方向と交差するように配置される。図６では、パッド及び該パッドに接続されるＩ／Ｏセルを１つのブロックとして図示しており、パッドの図示を省略している。
【００８０】
半導体基板３００のコア領域３３０（周囲がＩ／Ｏセル領域３１０に囲まれる領域）には、図５に示すマイクロコンピュータ１００の回路ブロックが配置される。なお、図６では、コア領域３３０に、電源回路１２６を含むアナログ回路ブロック１５０、ＲＯＭ１１２、ＲＡＭ１１４、及び表示メモリ１２２が配置され、その他の回路ブロックの図示を省略している。
【００８１】
コモン電極用Ｉ／ＯセルＣＩＯ０〜ＣＩＯ３１は、Ｉ／Ｏセル領域３１０内において、半導体基板３００の対向する２辺（辺３０２、３０４）に分割された配置領域３１２、３１４に配置される。上述のように、コモン電極用駆動信号としての複数の駆動電圧は、電源回路１２６において生成される。そこで、これらの複数の駆動電圧が伝送される１組のコモン電極用駆動信号線（コモン電極用高電位側駆動信号線ＶＡ、コモン電極用低電位側駆動信号線ＶＢ）は、電源回路１２６からＩ／Ｏセル領域３１０に向かって配線された後、Ｉ／Ｏセル領域３１０内において、配置領域３１４内の各Ｉ／Ｏセル領域の出力トランジスタのアクティブ領域上に配置されると共に、辺３０６に沿ったＩ／Ｏセル領域を通って配置領域３１２内の各Ｉ／Ｏセル領域の出力トランジスタのアクティブ領域上に配置される。
【００８２】
セグメント電極用Ｉ／ＯセルＳＩＯ０〜ＳＩＯ５５は、Ｉ／Ｏセル領域３１０内において、半導体基板３００の３辺３０２、３０４、３０８に分割された配置領域３１６、３２０、３１８に配置される。上述のように、セグメント電極用駆動信号としての複数の駆動電圧は、電源回路１２６において生成される。そこで、これらの複数の駆動電圧が伝送される１組のセグメント電極用駆動信号線（セグメント電極用高電位側駆動信号線ＶＣ、セグメント電極用低電位側駆動信号線ＶＤ）は、電源回路１２６からＩ／Ｏセル領域３１０に向かって配線された後、Ｉ／Ｏセル領域３１０内において、配置領域３１４、３２０内の各Ｉ／Ｏセル領域の出力トランジスタのアクティブ領域上に配置されると共に、辺３０８に沿ったＩ／Ｏセル領域の配置領域３１８内の各Ｉ／Ｏセル領域の出力トランジスタのアクティブ領域上に配置され、且つ辺３０２に沿ったＩ／Ｏセル領域の配置領域３１６内の各Ｉ／Ｏセル領域の出力トランジスタのアクティブ領域上に配置される。
【００８３】
また、本実施形態では、Ｉ／Ｏセル領域３１０内において、コモン電極用Ｉ／Ｏセルがセグメント電極用Ｉ／Ｏセルと隣接して配置される。これらのＩ／Ｏセルには、それぞれ異なる駆動信号線を接続する必要があるため、同一の構成を有するＩ／Ｏセルを隣接して配置するためには、各駆動信号線を以下のように配置する。
【００８４】
図７に、本実施形態の第１の構成例におけるコモン電極用駆動信号線及びセグメント電極用駆動信号線の配置を模式的に示す。図７は、図６の配置領域３１４、３２０の境界に位置するＩ／Ｏセルのアナログスイッチ（図２を参照）を構成するｐ型の出力トランジスタのアクティブ領域を模式的に示している。
【００８５】
図７に示すように、コモン電極用Ｉ／Ｏセル（第１のＩ／Ｏセル）ＣＩＯは、該コモン電極用Ｉ／ＯセルＣＩＯの短辺方向に並んでセグメント電極用Ｉ／ＯセルＳＩＯと隣接して配置される。そして、コモン電極用駆動信号線及びセグメント電極用駆動信号線が、コモン電極用Ｉ／ＯセルＣＩＯの長辺方向と交差するように、Ｉ／Ｏセル領域３１０に配置される。こうすることで、Ｉ／Ｏセル領域内に駆動信号線を配置できるため、Ｉ／Ｏセルの長辺方向の長さを小さくでき、チップサイズの縮小化を図ることができるようになる。
【００８６】
また、セグメント電極用駆動信号線は、Ｉ／Ｏセル領域３１０において、コモン電極用Ｉ／ＯセルＣＩＯ及びセグメント電極用Ｉ／ＯセルＳＩＯの配列方向と交差する方向に、コモン電極用駆動信号線と隣接して配置される。そして、Ｉ／Ｏセル領域３１０において、セグメント電極用駆動信号線と同一の配線層に第１の方向ＤＩＲ１に並んで配置されるコモン電極用駆動信号線が終端した場合、セグメント電極用駆動信号線が、第１の方向ＤＩＲ１又はその反対方向に一旦折り曲げられた後に、セグメント電極用Ｉ／ＯセルＳＩＯの出力トランジスタのアクティブ領域上に配置される。なお、セグメント電極用駆動信号線が終端したとき、コモン電極用駆動信号線が、第１の方向ＤＩＲ１又はその反対方向に一旦折り曲げられた後に、コモン電極用Ｉ／ＯセルＳＩＯの出力トランジスタのアクティブ領域上に配置される。
【００８７】
その結果、コモン電極用Ｉ／Ｏセルが配置される配置領域３１４では、コモン電極用高電位側駆動信号線ＶＡがコンタクトＣ１を介してｐ型出力トランジスタのソース領域ＳＣ１と電気的に接続される。このソース領域ＳＣ１が形成されるウェル領域の上層にはゲートＧ１が配置されている。また、配置領域３１４では、コモン電極用低電位側駆動信号線ＶＢがコンタクトＣ２を介してｐ型出力トランジスタのソース領域ＳＣ２と電気的に接続される。このソース領域ＳＣ２が形成されるウェル領域の上層にはゲートＧ２が配置されている。これらのトランジスタのドレイン領域Ｄ１からコモン電極用の駆動信号が出力される。
【００８８】
また、セグメント電極用Ｉ／Ｏセルが配置される配置領域３２０では、セグメント電極用高電位側駆動信号線ＶＣがコンタクトＣ１０を介してｐ型出力トランジスタのソース領域ＳＣ１０と電気的に接続される。このソース領域ＳＣ１０が形成されるウェル領域の上層にはゲートＧ１０が配置されている。また、配置領域３２０では、セグメント電極用低電位側駆動信号線ＶＤがコンタクトＣ１１を介してｐ型出力トランジスタのソース領域ＳＣ１１と電気的に接続される。このソース領域ＳＣ１１が形成されるウェル領域の上層にはゲートＧ１１が配置されている。これらのトランジスタのドレイン領域Ｄ１０からセグメント電極用の駆動信号が出力される。
【００８９】
このように、共通のセル構造を有するコモン電極用Ｉ／Ｏセル及びセグメント電極用Ｉ／Ｏセルが隣接して配置される場合に、Ｉ／Ｏセル領域内の出力トランジスタのアクティブ領域上にコモン電極用駆動信号線及びセグメント電極用駆動信号線を配置することで、各駆動信号線からコンタクトを介してその下層の出力トランジスタと電気的に接続できるようになる。従って、コモン電極用駆動信号線及びセグメント電極用駆動信号線の配線領域を無駄に確保することなく、半導体基板３００のサイズを小さくできるようになる。
【００９０】
図８に、第１の構成例におけるコモン電極用駆動信号線及びセグメント電極用駆動信号線の配置方法の処理例のフロー図を示す。
【００９１】
まず、Ｉ／Ｏセル領域設定ステップとして、半導体基板３００の縁部に沿って設けられるＩ／Ｏセル領域３１０を設定する（ステップＳ１０）。そして、Ｉ／Ｏセル配置ステップとして、ステップＳ１０で設定したＩ／Ｏセル領域３１０内に、互いに同一の構成を有するコモン電極用Ｉ／ＯセルＣＩＯとセグメント電極用Ｉ／ＯＳＩＯセルとを隣接して配置する（ステップＳ１２）。
【００９２】
次に、駆動信号線配置ステップ（信号線配置ステップ）として、Ｉ／Ｏセル領域３１０において、コモン電極用駆動信号線をコモン電極用Ｉ／Ｏセルの出力トランジスタのアクティブ領域上に配置すると共に、セグメント電極用駆動信号線をセグメント電極用Ｉ／Ｏセルの出力トランジスタのアクティブ領域上に配置する（ステップＳ１４）。このとき、駆動信号線配置ステップでは、コモン電極用Ｉ／Ｏセル及びセグメント電極用Ｉ／Ｏセルの配列方向と交差する方向に、コモン電極用駆動信号線及びセグメント電極用駆動信号線を隣接して配置する。
【００９３】
そして、駆動信号線配置ステップとして、Ｉ／Ｏセル領域３１０において、コモン電極用駆動信号線及びセグメント電極用駆動信号線を同一の配線層に第１の方向に並んで配置する。ここで、コモン電極用駆動信号線（又はセグメント電極用駆動信号線）が終端したとき、セグメント電極用駆動信号線（又はコモン電極用駆動信号線）を、第１の方向又はその反対方向に一旦折り曲げた後に、セグメント電極用Ｉ／Ｏセルの出力トランジスタのアクティブ領域上に配置する（ステップＳ１６）。
【００９４】
その後、各Ｉ／Ｏセルの出力トランジスタと駆動信号線とをコンタクトを介して電気的に接続し（ステップＳ１８）、一連の処理を終了する（エンド）。
【００９５】
上記のような配置方法は、ＣＰＵ及びメモリを有し、該メモリに上記の配置方法を実現する処理が記述されたプログラムを記憶しておき、ＣＰＵが該プログラムに従って信号線の配置処理を行う処理装置によって実現してもよい。
【００９６】
以上のように、第１の構成例においては、各駆動信号線が複数レベルの駆動信号が伝送されるコモン電極用駆動信号線及びセグメント電極用駆動信号線を、Ｉ／Ｏセルの出力トランジスタのアクティブ領域上に同一の配線層で隣接させて配置している。そして、一方が終端したときには、他方を一旦折り曲げて配置するようにしたので、同一構成のＩ／Ｏセルを流用でき、且つ駆動信号線の配線領域の面積を小さくできるようになる。
【００９７】
図９に、本実施形態の第２の構成例におけるコモン電極用駆動信号線及びセグメント電極用駆動信号線の配置を模式的に示す。図９は、図６の配置領域３１４、３２０の境界に位置するＩ／Ｏセルのアナログスイッチ（図２を参照）を構成するｐ型の出力トランジスタのアクティブ領域を模式的に示している。図９において、図７と同一部分には同一符号を付し、適宜説明を省略する。
【００９８】
図９に示すように、コモン電極用Ｉ／Ｏセル（第１のＩ／Ｏセル）ＣＩＯは、該コモン電極用Ｉ／ＯセルＣＩＯの短辺方向に並んでセグメント電極用Ｉ／ＯセルＳＩＯと隣接して配置される。そして、コモン電極用駆動信号線及びセグメント電極用駆動信号線が、コモン電極用Ｉ／ＯセルＣＩＯの長辺方向と交差するように、Ｉ／Ｏセル領域３１０に配置される。こうすることで、Ｉ／Ｏセル領域内に駆動信号線を配置できるため、Ｉ／Ｏセルの長辺方向の長さを小さくでき、チップサイズの縮小化を図ることができるようになる。
【００９９】
また、セグメント電極用駆動信号線は、Ｉ／Ｏセル領域３１０において、コモン電極用駆動信号線の上層に配置される。そして、コモン電極用駆動信号線が終端したとき、セグメント電極用駆動信号線が、ホールを介して下層の配線層（コモン電極用駆動信号線と同一の配線層）で配線されて、コンタクトを介してセグメント電極用Ｉ／ＯセルＳＩＯの出力トランジスタと電気的に接続される。
【０１００】
その結果、第１の構成例と同様に、同一構成のＩ／Ｏセルを流用でき、且つ駆動信号線の配線領域の面積を小さくできるようになる。
【０１０１】
図１０に、第２の構成例におけるコモン電極用駆動信号線及びセグメント電極用駆動信号線の配置方法の処理例のフロー図を示す。
【０１０２】
まず、Ｉ／Ｏセル領域設定ステップとして、半導体基板３００の縁部に沿って設けられるＩ／Ｏセル領域３１０を設定する（ステップＳ３０）。そして、Ｉ／Ｏセル配置ステップとして、ステップＳ３０で設定したＩ／Ｏセル領域３１０内に、互いに同一の構成を有するコモン電極用Ｉ／ＯセルＣＩＯとセグメント電極用Ｉ／ＯセルＳＩＯとを隣接して配置する（ステップＳ３２）。
【０１０３】
次に、駆動信号線配置ステップ（信号線配置ステップ）として、Ｉ／Ｏセル領域３１０において、各Ｉ／Ｏセルの出力トランジスタのアクティブ領域上に、コモン電極用駆動信号線とその上層にセグメント電極用駆動信号線を配置する（ステップＳ３４）。
【０１０４】
そして、駆動信号線配置ステップとして、コモン電極用駆動信号線が終端したとき、セグメント電極用駆動信号線を、ホールを形成してコモン電極用駆動信号線と同一配線層で配線して、コンタクトを介してセグメント電極用Ｉ／Ｏセルの出力トランジスタと電気的に接続するように配置する（ステップＳ３４）
【０１０５】
その後、各Ｉ／Ｏセルの出力トランジスタと駆動信号線とをコンタクトを介して電気的に接続し（ステップＳ３６）、一連の処理を終了する（エンド）。
【０１０６】
上記のような配置方法は、ＣＰＵ及びメモリを有し、該メモリに上記の配置方法を実現する処理が記述されたプログラムを記憶しておき、ＣＰＵが該プログラムに従って信号線の配置処理を行う処理装置によって実現してもよい。
【０１０７】
以上のように、第２の構成例においては、各駆動信号線が複数レベルの駆動信号が伝送されるコモン電極用駆動信号線及びセグメント電極用駆動信号線を、Ｉ／Ｏセルの出力トランジスタのアクティブ領域上に異なる配線層で配置している。これにより、同一構成のＩ／Ｏセルを流用でき、且つ駆動信号線の配線領域の面積をより一層小さくできるようになる。
【０１０８】
上記の第１又は第２の構成例は、本実施形態における液晶駆動装置１０を内蔵するマイクロコンピュータ１００への適用に限定されるものではなく、本実施形態における液晶駆動装置１０のみを半導体基板にＩＣ化した場合にも適用できることは言うまでもない。
【０１０９】
以上説明した液晶駆動装置及びマイクロコンピュータは、時計や携帯電話機等に代表される携帯型の電子機器に搭載することができる。
【０１１０】
図１１（Ａ）、図１１（Ｂ）に、本実施形態における電子機器の構成例のブロック図を示す。図１１（Ａ）は、本実施形態における液晶駆動装置１０が搭載される電子機器のブロック図を表し、図１１（Ｂ）は、本実施形態におけるマイクロコンピュータ１００が搭載される電子機器のブロック図を表す。
【０１１１】
図１１（Ａ）に示す電子機器６００は、上記の実施形態における液晶駆動装置１０と、液晶表示パネル８００とを含む。液晶表示パネル８００は、ドットマトリクス型の液晶表示パネルであり、液晶駆動装置１０によって駆動される。この構成を有する電子機器６００は、液晶駆動装置１０のチップサイズの縮小化によって、低コスト化及び小型化を図ることができる。
【０１１２】
図１１（Ｂ）に示す電子機器７００は、上記のマイクロコンピュータ１００と、液晶表示パネル８００とを含む。マイクロコンピュータ１００が有する液晶駆動装置１０によって液晶表示パネル８００が駆動される。この構成を有する電子機器７００は、液晶駆動装置１０を有するマイクロコンピュータ１００のチップサイズの縮小化によって、低コスト化及び小型化を図ることができる。
【０１１３】
図１２に、図１１（Ａ）及び図１１（Ｂ）の液晶表示パネル８００の概略構成図を示す。
【０１１４】
液晶表示パネル８００は、コモン電極ＣＯＭ０〜ＣＯＭ３１が、セグメント電極ＳＥＧ０〜ＳＥＧ５５に交差するように配置されている。このような液晶表示パネル８００は、一対の透明なガラス基板の間に、透明電極で形成され互いに交差するように配置されたコモン電極ＣＯＭ０〜ＣＯＭ３１及びセグメント電極ＳＥＧ０〜ＳＥＧ５５、配向膜及び液晶を封入して形成される。
【０１１５】
本実施形態における液晶駆動装置１０又は本実施形態におけるマイクロコンピュータ１００が有するコモン電極用の出力電極及びセグメント電極用の出力電極が、図１２のコモン電極ＣＯＭ０〜ＣＯＭ３１及びセグメント電極ＳＥＧ０〜ＳＥＧ５５と電気的に接続される。
【０１１６】
本実施形態における液晶駆動装置１０又は本実施形態におけるマイクロコンピュータ１００は、液晶表示パネル８００のコモン電極ＣＯＭ０〜ＣＯＭ３１及びセグメント電極ＳＥＧ０〜ＳＥＧ５５を駆動する。液晶表示パネル８００では、各コモン電極と各セグメント電極との交差位置に対応した画素において、両電極の電位差に応じてバックライトからの光の通過率が制御されて、点灯又は非点灯が行われる。
【０１１７】
以上、本発明に係る液晶駆動装置、液晶駆動装置の設計方法、マイクロコンピュータ及び電子機器を上記の実施形態又はその構成例に基づいて説明したが、本発明は上記の実施形態又はその構成例に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【０１１８】
（１）上記の実施形態又はその構成例では、液晶表示装置が有する電極をコモン電極及びセグメント電極として説明したが、本発明はこれらの電極の名称に限定されるものではない。
【０１１９】
（２）上記の実施形態又はその構成例において、図６〜図１０に対応する説明において、「コモン電極」の語句と「セグメント電極」の語句を入れ替えて本発明を適用してもよい。
【０１２０】
（３）上記の実施形態又はその構成例において、コモン電極の電極数が「３２」、セグメント電極の電極数が「５６」であるものとして説明した、本発明は、コモン電極の電極数やセグメント電極の電極数に限定されるものではない。
【０１２１】
（４）上記の実施形態又はその構成例では、液晶駆動装置又はマイクロコンピュータが、半導体基板に形成されるものとして説明したが、本発明はこれに限定されるものではない。例えば、半導体基板でない基板に、回路が形成されてもよい。
【０１２２】
（５）上記の実施形態又はその構成例において、本発明を、液晶駆動装置、液晶駆動装置の設計方法、マイクロコンピュータ及び電子機器として説明したが、本発明はこれに限定されるものではない。例えば、本発明を実現するための液晶駆動装置の設計方法の処理手順が記述されたプログラムや、該プログラムが記録された記録媒体であってもよい。
【図面の簡単な説明】
【０１２３】
【図１】本発明に係る実施形態における液晶駆動装置の構成例の機能ブロック図。
【図２】図１の液晶駆動装置の構成要部の構成例の回路図。
【図３】図３（Ａ）、図３（Ｂ）は、図２の構成においてコモン電極及びセグメント電極に出力される駆動信号の説明図。
【図４】本実施形態における液晶駆動装置が出力される駆動信号の波形例を示す図。
【図５】本実施形態におけるマイクロコンピュータの構成例の機能ブロック図。
【図６】図５のマイクロコンピュータのフロアプランイメージを示す図。
【図７】本実施形態の第１の構成例におけるコモン電極用駆動信号線及びセグメント電極用駆動信号線の配置を模式的に示す図。
【図８】第１の構成例におけるコモン電極用駆動信号線及びセグメント電極用駆動信号線の配置方法の処理例のフロー図。
【図９】本実施形態の第２の構成例におけるコモン電極用駆動信号線及びセグメント電極用駆動信号線の配置を模式的に示す図。
【図１０】第２の構成例におけるコモン電極用駆動信号線及びセグメント電極用駆動信号線の配置方法の処理例のフロー図。
【図１１】図１１（Ａ）、図１１（Ｂ）は、本実施形態における電子機器の構成例のブロック図。
【図１２】図１１（Ａ）及び図１１（Ｂ）の液晶表示パネルの概略構成図。
【符号の説明】
【０１２４】
１０…液晶駆動装置、 １２，１２２…表示メモリ、 １４…制御レジスタ、
２０…駆動制御部、 ２２…切替制御信号生成部、 ３０…駆動信号生成部、
３２…駆動電圧生成部、 ３４…駆動電圧切替部、 １００…マイクロコンピュータ、
１１０…ＣＰＵ、 １１２…ＲＯＭ、 １１４…ＲＡＭ、 １１６…第１の周辺回路、
１１８…第２の周辺回路、 １２０…Ｉ／Ｏポート、 １２６…電源回路、
１３０…バス、 １５０…アナログ回路ブロック、 ２００…液晶駆動回路、
３００…半導体基板、 ３０２，３０４，３０６，３０８…辺、
３１０…Ｉ／Ｏセル領域、 ３１２，３１４，３１６，３１８，３２０…配置領域、
３３０…コア領域、 ６００，７００…電子機器、 ８００…液晶表示パネル、
ＣＩＯ０〜ＣＩＯ３１…コモン電極用Ｉ／Ｏセル、
ＣＯＭ０〜ＣＯＭ３１…コモン電極、 Ｃ１，Ｃ２，Ｃ１０，Ｃ１１…コンタクト、
ＤＩＲ１…第１の方向、 Ｄ１，Ｄ１０…ドレイン領域、
ＦＲ，ｃｏｍ，ｃｏｍ［０］〜ｃｏｍ［２］，ｓｅｇ，ｓｅｇ［０］〜ｓｅｇ［１］…切替制御信号、
Ｇ１，Ｇ２，Ｇ１０，Ｇ１１…ゲート、 Ｐ１，Ｐ２…外部端子群、
ＳＥＧ０〜ＳＥＧ５５…セグメント電極、
ＳＩＯ０〜ＳＩＯ５５…セグメント電極用Ｉ／Ｏセル、
ＳＣ１，ＳＣ２，ＳＣ１０，ＳＣ１１…ソース領域、
ＶＡ…コモン電極用高電位側駆動信号線、 ＶＢ…コモン電極用低電位側駆動信号線、
ＶＣ…コモン電極用高電位側駆動信号線、 ＶＣ１〜ＶＣ５，ＶＳＳ…駆動電圧、
ＶＤ…コモン電極用低電位側駆動信号線
【特許請求の範囲】
【請求項１】
互いに交差する第１及び第２の電極を有する液晶表示装置を駆動する液晶駆動装置であって、
基板と、
前記基板に形成され、前記第１及び第２の電極に出力する第１及び第２の駆動信号を生成する駆動信号生成部と、
前記基板の縁部に沿って設けられたＩ／Ｏセル領域に配置され、前記第１の駆動信号を前記第１の電極に出力する第１のＩ／Ｏセルと、
前記Ｉ／Ｏセル領域において前記第１のＩ／Ｏセルと隣接して配置され、前記第２の駆動信号を前記第２の電極に出力する第２のＩ／Ｏセルと、
前記駆動信号生成部によって生成された前記第１及び第２の駆動信号がそれぞれ伝送される第１及び第２の信号線とを含み、
前記第１のＩ／Ｏセルが、
前記第２のＩ／Ｏセルと同一の構成を有するセルであり、
前記第１の信号線が、
前記第１のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置され、
前記第２の信号線が、
前記第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置されることを特徴とする液晶駆動装置。
【請求項２】
請求項１において、
前記第２の信号線が、
前記Ｉ／Ｏセル領域において、前記第１及び第２のＩ／Ｏセルの配列方向と交差する方向に、前記第１の信号線と隣接して配置されることを特徴とする液晶駆動装置。
【請求項３】
請求項１又は２において、
前記Ｉ／Ｏセル領域において、前記第２の信号線と同一の配線層に第１の方向に並んで配置された前記第１の信号線が終端した場合、
前記第２の信号線が、
前記第１の方向又はその反対方向に一旦折り曲げられた後に、前記第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置されることを特徴とする液晶駆動装置。
【請求項４】
請求項１において、
前記Ｉ／Ｏセル領域において、前記第２の信号線の上層に配置される前記第１の信号線が終端した場合、
前記第２の信号線が、
前記第１の信号線と同一の配線層で配線された後、コンタクトを介して前記第２のＩ／Ｏセルの出力トランジスタと電気的に接続されるように配置されることを特徴とする液晶駆動装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第１のＩ／Ｏセルが、
該第１のＩ／Ｏセルの短辺方向に前記第２のＩ／Ｏセルと隣接して配置され、
前記第１及び第２の信号線が、
前記第１のＩ／Ｏセルの長辺方向と交差するように、前記Ｉ／Ｏセル領域に配置されることを特徴とする液晶駆動装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記第１の信号線は、それぞれが複数レベルの駆動信号を伝送する第１の高電位側信号線及び第１の低電位側信号線により構成され、
前記第１のＩ／Ｏセルが、
前記第１の高電位側信号線又は前記第１の低電位側信号線の駆動信号を出力することを特徴とする液晶駆動装置。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記第２の信号線は、それぞれが複数レベルの駆動信号を伝送する第２の高電位側信号線及び第２の低電位側信号線により構成され、
前記第２のＩ／Ｏセルが、
前記第２の高電位側信号線又は前記第２の低電位側信号線の駆動信号を出力することを特徴とする液晶駆動装置。
【請求項８】
請求項６又は７において、
前記第１及び第２のＩ／Ｏセルの少なくとも１つが出力する駆動信号を切り替える切替制御信号を生成する切替制御信号生成部を含むことを特徴とする液晶駆動装置。
【請求項９】
互いに交差する第１及び第２の電極を有する液晶表示装置を駆動する液晶駆動装置の設計方法であって、
基板の縁部に沿って設けられたＩ／Ｏセル領域に、互いに同一の構成を有する第１及び第２のＩ／Ｏセルを隣接して配置するＩ／Ｏセル配置ステップと、
前記Ｉ／Ｏセル領域において、前記第１の電極に出力する第１の駆動信号を伝送する第１の信号線を前記第１のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置すると共に、前記第２の電極に出力する第２の駆動信号を伝送する第２の信号線を前記第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置する信号線配置ステップとを含み、
前記信号線配置ステップが、
前記第１及び第２のＩ／Ｏセルの配列方向と交差する方向に、前記第１及び第２の信号線を隣接して配置することを特徴とする液晶駆動装置の設計方法。
【請求項１０】
請求項９において、
前記信号線配置ステップが、
前記Ｉ／Ｏセル領域において、前記第１及び第２の信号線を同一の配線層に第１の方向に並んで配置すると共に、前記第１の信号線が終端したとき、前記第２の信号線を、前記第１の方向又はその反対方向に一旦折り曲げた後に、前記第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置することを特徴とする液晶駆動装置の設計方法。
【請求項１１】
請求項９において、
前記信号線配置ステップが、
前記Ｉ／Ｏセル領域において、前記第１の信号線を、前記第２の信号線の上層に配置すると共に、前記第１の信号線が終端したとき、前記第２の信号線を、前記第１の信号線と同一の配線層で配線した後、コンタクトを介して前記第２のＩ／Ｏセルの出力トランジスタと電気的に接続するように配置することを特徴とする液晶駆動装置の設計方法。
【請求項１２】
中央演算処理装置と、
請求項１乃至８のいずれか記載の液晶駆動装置とを含み、
前記液晶駆動装置が、
前記中央演算処理装置によって生成された画像信号に対応した駆動信号を用いて、前記液晶表示装置を駆動することを特徴とするマイクロコンピュータ。
【請求項１３】
請求項１乃至８のいずれか記載の液晶駆動装置と、
前記液晶駆動装置によって駆動される液晶表示装置とを含むことを特徴とする電子機器。
【請求項１４】
請求項１２記載のマイクロコンピュータと、
前記マイクロコンピュータが有する前記液晶駆動装置によって駆動される液晶表示装置とを含むことを特徴とする電子機器。
【請求項１】
互いに交差する第１及び第２の電極を有する液晶表示装置を駆動する液晶駆動装置であって、
基板と、
前記基板に形成され、前記第１及び第２の電極に出力する第１及び第２の駆動信号を生成する駆動信号生成部と、
前記基板の縁部に沿って設けられたＩ／Ｏセル領域に配置され、前記第１の駆動信号を前記第１の電極に出力する第１のＩ／Ｏセルと、
前記Ｉ／Ｏセル領域において前記第１のＩ／Ｏセルと隣接して配置され、前記第２の駆動信号を前記第２の電極に出力する第２のＩ／Ｏセルと、
前記駆動信号生成部によって生成された前記第１及び第２の駆動信号がそれぞれ伝送される第１及び第２の信号線とを含み、
前記第１のＩ／Ｏセルが、
前記第２のＩ／Ｏセルと同一の構成を有するセルであり、
前記第１の信号線が、
前記第１のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置され、
前記第２の信号線が、
前記第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置されることを特徴とする液晶駆動装置。
【請求項２】
請求項１において、
前記第２の信号線が、
前記Ｉ／Ｏセル領域において、前記第１及び第２のＩ／Ｏセルの配列方向と交差する方向に、前記第１の信号線と隣接して配置されることを特徴とする液晶駆動装置。
【請求項３】
請求項１又は２において、
前記Ｉ／Ｏセル領域において、前記第２の信号線と同一の配線層に第１の方向に並んで配置された前記第１の信号線が終端した場合、
前記第２の信号線が、
前記第１の方向又はその反対方向に一旦折り曲げられた後に、前記第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置されることを特徴とする液晶駆動装置。
【請求項４】
請求項１において、
前記Ｉ／Ｏセル領域において、前記第２の信号線の上層に配置される前記第１の信号線が終端した場合、
前記第２の信号線が、
前記第１の信号線と同一の配線層で配線された後、コンタクトを介して前記第２のＩ／Ｏセルの出力トランジスタと電気的に接続されるように配置されることを特徴とする液晶駆動装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第１のＩ／Ｏセルが、
該第１のＩ／Ｏセルの短辺方向に前記第２のＩ／Ｏセルと隣接して配置され、
前記第１及び第２の信号線が、
前記第１のＩ／Ｏセルの長辺方向と交差するように、前記Ｉ／Ｏセル領域に配置されることを特徴とする液晶駆動装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記第１の信号線は、それぞれが複数レベルの駆動信号を伝送する第１の高電位側信号線及び第１の低電位側信号線により構成され、
前記第１のＩ／Ｏセルが、
前記第１の高電位側信号線又は前記第１の低電位側信号線の駆動信号を出力することを特徴とする液晶駆動装置。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記第２の信号線は、それぞれが複数レベルの駆動信号を伝送する第２の高電位側信号線及び第２の低電位側信号線により構成され、
前記第２のＩ／Ｏセルが、
前記第２の高電位側信号線又は前記第２の低電位側信号線の駆動信号を出力することを特徴とする液晶駆動装置。
【請求項８】
請求項６又は７において、
前記第１及び第２のＩ／Ｏセルの少なくとも１つが出力する駆動信号を切り替える切替制御信号を生成する切替制御信号生成部を含むことを特徴とする液晶駆動装置。
【請求項９】
互いに交差する第１及び第２の電極を有する液晶表示装置を駆動する液晶駆動装置の設計方法であって、
基板の縁部に沿って設けられたＩ／Ｏセル領域に、互いに同一の構成を有する第１及び第２のＩ／Ｏセルを隣接して配置するＩ／Ｏセル配置ステップと、
前記Ｉ／Ｏセル領域において、前記第１の電極に出力する第１の駆動信号を伝送する第１の信号線を前記第１のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置すると共に、前記第２の電極に出力する第２の駆動信号を伝送する第２の信号線を前記第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置する信号線配置ステップとを含み、
前記信号線配置ステップが、
前記第１及び第２のＩ／Ｏセルの配列方向と交差する方向に、前記第１及び第２の信号線を隣接して配置することを特徴とする液晶駆動装置の設計方法。
【請求項１０】
請求項９において、
前記信号線配置ステップが、
前記Ｉ／Ｏセル領域において、前記第１及び第２の信号線を同一の配線層に第１の方向に並んで配置すると共に、前記第１の信号線が終端したとき、前記第２の信号線を、前記第１の方向又はその反対方向に一旦折り曲げた後に、前記第２のＩ／Ｏセルの出力トランジスタのアクティブ領域上に配置することを特徴とする液晶駆動装置の設計方法。
【請求項１１】
請求項９において、
前記信号線配置ステップが、
前記Ｉ／Ｏセル領域において、前記第１の信号線を、前記第２の信号線の上層に配置すると共に、前記第１の信号線が終端したとき、前記第２の信号線を、前記第１の信号線と同一の配線層で配線した後、コンタクトを介して前記第２のＩ／Ｏセルの出力トランジスタと電気的に接続するように配置することを特徴とする液晶駆動装置の設計方法。
【請求項１２】
中央演算処理装置と、
請求項１乃至８のいずれか記載の液晶駆動装置とを含み、
前記液晶駆動装置が、
前記中央演算処理装置によって生成された画像信号に対応した駆動信号を用いて、前記液晶表示装置を駆動することを特徴とするマイクロコンピュータ。
【請求項１３】
請求項１乃至８のいずれか記載の液晶駆動装置と、
前記液晶駆動装置によって駆動される液晶表示装置とを含むことを特徴とする電子機器。
【請求項１４】
請求項１２記載のマイクロコンピュータと、
前記マイクロコンピュータが有する前記液晶駆動装置によって駆動される液晶表示装置とを含むことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１０−８６３６（Ｐ２０１０−８６３６Ａ）
【公開日】平成２２年１月１４日（２０１０．１．１４）
【国際特許分類】
【出願番号】特願２００８−１６６９２２（Ｐ２００８−１６６９２２）
【出願日】平成２０年６月２６日（２００８．６．２６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２２年１月１４日（２０１０．１．１４）
【国際特許分類】
【出願日】平成２０年６月２６日（２００８．６．２６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]