【課題】ＣＰＵの使用率が所定の閾値よりも高い場合に、実行中のアプリケーションの性能をあまり低下させず、ＣＰＵの消費電力を削減する。
【解決手段】情報処理装置１は、演算処理に利用される情報を記憶するメモリ１３と、メモリ１３に記憶された情報を用いて演算処理を行うＣＰＵ１１と、メモリ１３の消費電力を測定する電力測定部１５とを有する。このような情報処理装置１は、電力測定部１５が測定したメモリ１３の消費電力に応じて、ＣＰＵ１１の動作周波数を設定する。 （もっと読む）

【課題】オプションボードを装着した際、定格電力を超えないように、本体及びオプションボードの消費電力を最適化することができる画像形成装置を提供すること。
【解決手段】画像データを取得する画像データ取得手段４３、２２と、操作受付手段４１と、画像処理が施された画像データを出力する出力手段４２、１２と、第一の中央処理装置１６と、第二の中央処理装置を装着可能なインタフェース２３と、第二の中央処理装置が装着されているか否かを検出する装着検出手段５４と、画像処理に対応づけて処理態様が登録された処理決定テーブル５６と、処理態様に対応づけて、第一の中央処理装置及び第二の中央処理装置の周波数が登録された周波数決定テーブル５８と、処理態様を決定する処理態様決定手段５３と、第一及び第二の中央処理装置の周波数を決定する周波数決定手段５４と、第一の周波数制御手段６１と、第二の周波数制御手段６６と、を有する。 （もっと読む）

【課題】無線通信端末等に好適な半導体装置を提供すること。
【解決手段】半導体装置１は、制御信号ｄｉｖに応じて、出力するクロック信号の周波数を変化させるクロック生成回路１５と、クロック信号に応じて動作する演算回路（例えばＣＰＵ０）と、演算回路ＣＰＵ０からのアクセスに応じ、活性化される記憶回路（例えばＩＣ０）と、記憶回路ＩＣ０に対する演算回路ＣＰＵ０のアクセス回数を検出し、アクセス回数が増えた場合に要求信号（例えばｐｓｒｅｑ１）を出力するメモリアクセス検出部１２と、要求信号ｐｓｒｅｑ１に応じて、クロック信号の周波数を下げるための制御信号ｄｉｖを生成するクロック制御回路１４と、を備える。 （もっと読む）

【課題】安定した動作を実現可能な半導体装置を提供することである。
【解決手段】本発明にかかる半導体装置１は、所定の機能を備える回路３〜５と、回路３〜５に供給されるクロック信号を生成するクロック生成回路１０と、クロック生成回路１０を制御するクロック制御回路９と、クロック制御回路９がクロック生成回路１０を制御するタイミングを通知する通知信号ＮＴＣ_ＳＩＧを生成する通知信号生成回路１１と、を備える。半導体装置１に供給される電圧は、通知信号生成回路１１で生成される通知信号ＮＴＣ_ＳＩＧに応じて調整される。 （もっと読む）

【課題】消費電力を低減可能な情報処理システム、および情報処理システムにおける電源およびクロックの制御方法を提供する。
【解決手段】切り替え制御部８５は、「アクセス待機」状態では、待機時間ＷＴ１がアクセス検出待ち時間ＡＷＴ以上である場合（ＷＴ１≧ＡＷＴ）、「クロック供給停止」状態に遷移する。「クロック供給停止」状態では、状態依存クロック制御信号ＣＳＳを非アクティブレベルに設定することにより、サブシステムバス４０へのシステムクロックの供給を停止させる。この後、待機時間ＷＴ２がクロック停止安定時間ＣＳＳＴ以上となった場合（ＣＳＳＴ≦ＷＴ２）、「電源供給停止状態」に遷移する。「電源供給停止状態」では、状態依存電源制御信号ＰＳＳを非アクティブレベルに設定することにより、サブシステムバス４０の非インタフェース部への電源の供給を停止させる。 （もっと読む）

【課題】容易に省電力化を図ることができる情報処理装置を実現する。
【解決手段】実施形態によれば、記憶手段は、情報処理装置が消費する電力量に影響を与える前記情報処理装置の動作に関する少なくとも１つの設定項目を含む省電力設定情報を格納する。設定手段は、ユーザ操作に応じて、少なくとも１つの設定項目の値を設定する。動作制御手段は、前記少なくとも１つの設定項目の設定値に基づいて、前記情報処理装置の動作を制御する。設定値制御手段は、前記少なくとも１つの設定項目に対する第１の設定値を含む第１の設定情報を取得し、前記第１の設定値および前記少なくとも１つの設定項目の現在の設定値の内で省電力効果の高い設定値を前記少なくとも１つの設定項目に対して適用する。 （もっと読む）

【課題】ＤＶＦＳ制御を行うデータ処理装置において、更なる低消費電力化を図る。
【解決手段】データ処理装置（１）は、クロック信号（ＣＬＫ）に同期してデータ処理を実行するデータ処理制御部（１０）において所定期間で消費される実電力量（Ｐｒ＿０〜Ｐｒ＿３）と、仮定した周波数（ｆ１〜ｆ３）での前記データ処理制御部による前記所定期間における動作を想定したときの想定電力量（Ｐｆ１＿０〜Ｐｆ１＿３、Ｐｆ２＿０〜Ｐｆ２＿３、Ｐｆ３＿０〜Ｐｆ３＿３）とを演算する。データ処理装置（１）は、演算した実電力量と想定電力量のうち低消費電力となる周波数を考慮して、データ処理に係る負荷の状態に対応するクロック信号の周波数を選択制御する。 （もっと読む）

【課題】リセット信号線を接続するための端子や配線等の回路構成がなく、簡易な構成をもつ記憶装置、カートリッジ、通信システムおよび記憶装置の制御方法を提供すること。
【解決手段】記憶装置２０は、クロック信号ＳＣＫおよびデータ信号ＳＤＡが入力され、リセットにより初期化された後にクロック信号ＳＣＫに同期したデータ通信を開始するよう構成されている。この記憶装置２０は、クロック信号ＳＣＫがハイのレベルを維持する期間において、データ信号ＳＤＡに複数回のレベル変化を生じたか否かを判定し、複数回のレベル変化を生じていた場合に、記憶装置２０のリセットを実行するリセット処理ユニット２７を備えている。 （もっと読む）

【課題】ユーザー操作に対する処理の応答性を高めつつ省電力化できること。
【解決手段】計算機システム１０上で動作する複数の仮想マシン１１と、仮想マシン１１を管理する仮想マシンモニタ２０と、仮想マシンモニタ２０に設けられ、複数の仮想マシン１１のうち、ユーザー操作に関連する仮想マシン１１の動作履歴に基づき、ユーザー操作のタイミングを解析するＶＭ動作履歴解析部２２と、ＶＭ動作履歴解析部２２の解析に基づき、ＣＰＵ３０の動作周波数を制御するＣＰＵ周波数変更制御部２３とを備え、ＶＭ動作履歴解析部２２は、仮想マシン１１の切り替えの際、直近に連続動作していた仮想マシン１１の動作時間に基づき、ユーザー操作がおこなわれたか否かを判断し、ユーザー操作されたと判断したときには、ＣＰＵ周波数変更制御部２３に対しＣＰＵ３０の動作周波数を上昇させる制御をおこなう。 （もっと読む）

【課題】 コンピュータシステムの冷却機構の設計を簡易にする。
【解決手段】 コンピュータシステムは、順次発生する複数のタスクをそれぞれ処理する複数のプロセッサと、タスクの内容を示すタスク情報を順に受け、各タスクを処理するためにプロセッサに掛かる負荷を求める算出部と、連続する所定数のタスクを含むタスクグループ毎に、負荷が相対的に大きいタスクをプロセッサの１つである第１プロセッサに割り当て、負荷が相対的に小さいタスクを残りのプロセッサに割り当てる割り当て部とを有している。 （もっと読む）