【課題】フレーム同期式のＤＳＰにおいて、動作クロックの異なる信号処理回路間のデータの受け渡しを簡便に実現する。
【解決手段】各々の動作クロックの異なる複数の信号処理回路のうちから送信側回路と受信側回路を定め、各信号処理回路の動作クロックの全ての立ち上がりエッジが揃うタイミングをデータ受け渡しタイミングとする。送信側回路には、当該送信側回路に与えられるタイミング信号がアクティブレベルであることを条件にデータを出力させる一方、受信側回路には、各動作クロックの周波数の約数を周波数とし、かつデータ受け渡しタイミングを跨ぐ所定期間に亘ってアクティブレベルとなるフレーム同期信号がアクティブレベルであることを条件に、送信側回路から出力されるデータを取り込む処理を実行させる。 （もっと読む）

【課題】データ送信部に送信データが保留されている間の消費電力を低減することができる通信装置及びクロック制御方法を提供すること
【解決手段】本発明にかかる通信装置は、供給されたクロックにより駆動し、対向装置に対してデータの送信を行う送信処理部３４と、送信処理部３４に対してクロックを供給する送信クロック制御部２０と、対向装置に対するデータ送信の停止を指示するポーズフレームを受信する受信処理部３１と、を備え、受信処理部３１がポーズフレームを受信した場合、送信処理部３４は、対向装置に対するデータ送信を停止し、送信クロック制御部２０は、ポーズフレームにおいて指定される送信停止期間中の送信処理部３４に対するクロック供給を停止するものである。 （もっと読む）

【課題】再開トリガ信号を生成できないことによってリードデータの出力タイミングと外部クロック信号の同期が外れてしまうことを防止する。
【解決手段】ＤＬＬ回路１００には、当該ＤＬＬ回路１００を初期起動させるリセット信号ＲＥＳＥＴと、内部クロック信号ＬＣＬＫの内部クロック信号ＩＣＬＫに対する遅延量の制御を当該ＤＬＬ回路１００に再開させる再開トリガ信号ＲＥＳＴＡＲＴとが入力され、ＤＬＬ回路１００は、リセット信号ＲＥＳＥＴ又は再開トリガ信号ＲＥＳＴＡＲＴが活性化されたことに応じて遅延量の制御を開始し、リセット信ＲＥＳＥＴ号が活性化された後再開トリガ信号ＲＥＳＴＡＲＴが活性化される前には、当該ＤＬＬ回路１００のロック後にも遅延量の制御を継続し、再開トリガ信号ＲＥＳＴＡＲＴが活性化された後には、当該ＤＬＬ回路１００のロックに応じて遅延量の制御を停止する。 （もっと読む）

【課題】 ＲＣ発振器によりクロック信号を生成するシステムにおいて、クロック信号の周波数を大きく変動させずに補正して規定の範囲に保つことのできる電子機器およびクロック補正方法を提供することにある。
【解決手段】 ＲＣ発振器の抵抗または容量の設定を切り替えてクロック信号の周波数を複数段階に変更可能な周波数変更手段と、この複数段階の変更量を表わしたトリミングテーブルを記憶する記憶手段と、周波数変更手段の設定を切り替えてクロック信号の周波数を補正するクロック補正制御手段とを備えた電子機器およびそのクロック補正方法である。そして、クロック補正制御手段は、トリミングテーブルのデータに基づき、クロック信号の周波数を補正前の周波数から規定の周波数へ次第に近づいていくように周波数変更手段の設定を切り替えて（Ｓ７，Ｓ８）、クロック信号の周波数を補正する。 （もっと読む）

【課題】電子情報機器が、ＣＰＵに供給されるクロック信号の周波数を、より適切に設定できるようにする。
【解決手段】動作率算出部２４０が、例えばタスクの起動や停止から一定時間経過するまでなど、予め定められた一定時間におけるＣＰＵの動作率を算出する。ここで、動作率は、ＣＰＵが動作状態にある時間的割合であり、動作状態は、ＣＰＵが何らかの処理を行っている状態である。そして、クロック設定部２５０は、動作率算出部２４０が算出した動作率に基づいて、ＣＰＵに供給されるクロック信号の周波数を設定する。 （もっと読む）

【課題】周波数変調機能をオフした際のロックアップタイムを短縮することが可能なクロック発生器、及びクロック発生器の制御方法、並びに電子機器を提供すること。
【解決手段】周波数変調機能を有するクロック発生器で、リファレンスクロックを元にフィードバック制御を加えて、位相の同期した出力クロックを出力する位相同期ループと、出力クロックの周波数を変動させる変調制御回路と、を備え、変調制御回路は、周波数変調機能がオフされた際に、出力クロックの周波数を所望の周波数へ収束させるタイミングを速くする構成とする。 （もっと読む）

【課題】ＰＣの利用状況に適した電力制御を行える情報処理装置を提供する。
【解決手段】情報処理装置本体の稼働中のアプリを監視するアプリ監視手段と、情報処理装置本体の電力状況を監視する状況監視手段と、電力状況を記憶する記憶手段と、情報処理装置本体の動作状況及び電力状況に基づいて情報処理装置本体のハードウエアリソースの消費電力量の制限量を制御する制御手段と、を備えた。 （もっと読む）

【課題】マルチコアプロセッサにおける電力管理動作を調整するのに好適な技術を提供する。
【解決手段】各コアが対応する独立リソース設定を有し、第１コアと第２コアとを含む複数のコアにより共有される共有リソースに対して互いに異なる動作要求をする複数のコアと、複数の整合しない動作要求と、電力セービングポリシーと高パフォーマンスポリシーとの何れが重要である方に基づき共有リソースの設定を調整する調整ロジックとを有するプロセッサであって、調整ロジックは、電力状態遷移テーブルに基づき第１動作要求を第１目標値に、第２動作要求を第２目標値に変換し、第１目標値と第２目標値とを比較することによって第１動作要求と第２動作要求とを比較し、第２目標値が第１目標値より大きい場合、第２目標値を共有リソース設定として選択することによって、複数の整合しない動作要求に基づき前記共有リソース設定を調整する。 （もっと読む）

【課題】内部回路との間で所定の同期クロックを用いて通信を行う送受信回路と、入力される基準クロックに基づいて上記同期クロックを発生するＰＬＬ回路とを備えたインターフェース回路を備えたシリアル通信装置において、インターフェース回路及び内部回路の誤動作を防止する
【解決手段】遅延回路５は、基準クロックＲＥＦＣＬＫの周波数が１００ＭＨｚで安定した後に発生されるリセット信号ＰＥＲＳＴ＃を、所定の遅延時間Δｔだけ遅延させて内部リセット信号ＰＥＲＳＴ２を発生し、リンクコントローラ３１に出力する。ＰＨＹ回路２は、リセット信号ＰＥＲＳＴ＃に応答してリセットされ、リンクコントローラ３１は、内部リセット信号ＰＥＲＳＴ２に応答してリセットされる。また、遅延時間Δｔは、ＰＬＬ回路２３の回路仕様に基づいて予め計算されたロックアップ時間より長く設定される。 （もっと読む）

【課題】複数の周辺回路を備えたプロセッサ、半導体集積回路装置及びプロセッサシステムの処理能力を低下させることなく、消費電流を低減するプロセッサ、半導体集積回路装置及びプロセッサシステムを提供する。
【解決手段】プロセッサコア２と、プロセッサコア２からの命令に応答して所定の処理を実行する周辺回路３−１，３−２とを備えるプロセッサ７において、各周辺回路３−１，３−２は、プロセッサコア２からの命令に基づいて第１の全処理サイクル数を算出する算出部１００と、比較部３００からの分周比に基づいて、クロック信号を分周して出力するクロック発生部４００と、第１の全処理サイクル数を、他の周辺回路の算出部１００によって算出される上記他の周辺回路の第２の全処理サイクル数と比較して、当該比較結果に基づいて、当該周辺回路の処理終了時刻が上記他の周辺回路の処理終了時刻に近づくように上記分周比を発生する比較部３００とを備えて構成される。 （もっと読む）