分散型マルコフ連鎖モンテカルロのための実施態様および技法の概要が開示されている。 （もっと読む）

【課題】改善されたガロア拡大体積算／積算加算／積和演算装置を提供すること。
【解決手段】ガロア拡大体積算／積算加算／積和演算装置（１０）は、ガロア拡大体の係数を有する２つの多項式を乗じてこれらの積を得るための乗算回路と；
既約多項式に対する多項式の積のモジュロ剰余を予測するための、前記乗算回路に応答するガロア拡大体線形変換器回路と；
所定の既約多項式に対するモジュロ剰余を予測するために、前記ガロア拡大体線形変換器回路に一組の係数を与える記憶回路と；
シングルサイクルで積算及び加算操作を実行するために、ガロア拡大体の係数を有する第３多項式に前記乗算回路の前記積を加えるためのガロア拡大体加算回路と；を含む。 （もっと読む）

【課題】既約多項式ｐに最も近い可約多項式を求める。
【解決手段】ｄｅｇ（・）を多項式・の全次数、ｐを既約多項式、ｄｅｇ（ｐ）＝ｎ、ｆ_０を多項式として、第一演算部１が多項式ｆ_０ｇ_１がｄｅｇ（ｆ_０ｇ_１）≦ｎを満たし既約多項式ｐに最も近くなるような多項式ｇ_１を求め、第二演算部２が多項式ｆ_２’ｇ_１がｄｅｇ（ｆ_２’ｇ_１）≦ｎを満たし既約多項式ｐに最も近くなるような多項式ｆ_２’を求め、ｆ_２＝ｆ_２’／‖ｆ_２’‖_２として、第三演算部３が多項式ｆ_２ｇ_２がｄｅｇ（ｆ_２ｇ_２）≦ｎを満たし既約多項式ｐに最も近くなるような多項式ｇ_２を求め、多項式ｇ_２で多項式ｇ_１を置き換えて、第二演算部２及び第三演算部３の処理を繰り返す。 （もっと読む）

【課題】汎用性を有するＮビット幅のレジスタとＮビット幅の加算器とでＮビット幅の複数の数の総和計算が可能な総和計算方法を提供する。
【解決手段】総和計算方法は、Ｎ（２以上の自然数）ビット幅の２進数である複数の数を受け取り、複数の数の同一のビット位置にある１の個数を計数することにより、第ｎ（＝１〜Ｎ）ビット位置の１の個数を各ｎに対して求め、複数Ｍ（２以上の自然数）個のＮビット幅のレジスタにより構成されるＮ列Ｍ行の行列の第ｎ列に、第ｎビット位置の１の個数を表わす２進数を、第１行が最下位ビットで第Ｍ行が最上位ビットとなるように列方向に格納し、第ｍ（＝１〜Ｍ−１）行のＮビット幅のレジスタの最下位ビット以外の格納内容を右（最下位方向）に１ビットシフトして第ｍ＋１行のＮビット幅のレジスタの格納内容に加算する演算を第１行から順番に第Ｍ−１行まで実行することにより総和を求める各段階を含む。 （もっと読む）

【課題】乗累算演算を実行するデータ処理装置及び方法を提供する。
【解決手段】該データ処理装置は、制御信号に応答して、入力データ要素において、データ処理演算を実行するデータ処理回路を含む。命令デコーダ回路は、入力オペランドとして、第１入力データ要素、第２入力データ要素及び述語値を指定する述語化された乗累算命令に応答して、データ処理回路を制御するように制御信号を生成し、第１入力データ要素および前記第２入力データ要素を乗算し、乗算データ要素を生成し、該述語値が第１の値を有する場合、該乗算データ要素を初期累算データ要素に加算して結果累算データ要素を生成し、該述語値が第２の値を有する場合、該初期累算データ要素から該乗算データ要素を減算して、該結果累算データ要素を生成することで、乗累算演算を実行する。本発明は、パフォーマンス、エネルギー消費及びコード密度を改善する。 （もっと読む）

【課題】 浮動小数点積和演算あるいは固定小数点乗算がそれぞれ実行される場合に、無効な電力消費が発生するという問題点がある。
【解決手段】 通知された演算命令に基づいて選択した入力データを構成する複数の部分データそれぞれについて最上位ビットから連続している０の数を計数して第１のリーディングゼロカウントとし、第１のリーディングゼロカウントに基づいて入力データについて最上位ビットから連続している０の数を計数して第２のリーディングゼロカウントを出力するリーディングゼロ手段と、第１のリーディングゼロカウントを入力して演算命令に基づいた演算を行うとともに、第２のリーディングゼロカウントを入力して演算命令に基づいた演算を行う第１の演算手段と、第１の演算手段及びリーディングゼロ手段と連携して演算命令に基づいた演算を行う第２の演算手段とを有する。 （もっと読む）

【課題】性能を犠牲にせずに低電力を実現するためのマルチＭＡＣアーキテクチャを提供する。
【解決手段】本発明の実施形態は、チェーンの第１の乗加算器の出力結果をチェーンの第２の後続乗加算器への入力として供給することによって、２つ以上の乗加算器ユニット（２１０、２２０、２３０、２４０）の乗加算器チェーンの演算をスケジュールして、比較的低いワット損を可能にするシステムおよび方法を対象とする。 （もっと読む）

【課題】デコンボリューションをフーリエ空間で行う方式は、信号の値が小さい領域ではノイズの影響を受け易い。
【解決手段】信号入力部１０は表現関数と重み関数とのふたつの関数で表されるふたつの信号の畳み込みによって表現される信号を解析対象の信号として入力を受け付ける。解析対象選択部１２は解析対象の信号の種類を指定する。信号変換部１４は解析対象選択部で指定された入力信号の種類に基づいて入力信号に所定の信号処理を施した後その信号をフーリエ領域の信号に変換する。微少量推定部１６はフーリエ領域における信号の強度に対して所定の割合だけ小さな値の微小定数を推定する。重み関数取得部１８は解析対象選択部で指定された入力信号の種類に基づいて重み関数のフーリエ表現である解析関数を取得する。デコンボリューション演算部２０は信号変換部で変換された信号を微小定数と解析関数との和で除算することにより表現関数の信号を生成する。 （もっと読む）

【課題】複数の関数値についての重み付け加算演算を、単純な電子回路で行う。
【解決手段】３つの関数Ｆ_０，Ｆ_１，Ｆ_２について、それぞれ重みＷ_０，Ｗ_１，Ｗ_２（但し、重みの総和は１）を考慮して、Ｆ＝Ｗ_０・Ｆ_０＋Ｗ_１・Ｆ_１＋Ｗ_２・Ｆ_２なる加算を行う。Ｗ_０＝１−Ｗ_１−Ｗ_２を利用して、演算式をＦ＝（−１＋２^{（−ｍ＋１）}）・Ｆ_０＋（Ｗbar_１・Ｆ_０＋Ｗ_１・Ｆ_１）＋（Ｗbar_２・Ｆ_０＋Ｗ_２・Ｆ_２）なる形に変形し（但し、記号barが挿入された変数は、元の変数の論理反転値を示す）、乗算演算部６０、積和演算部３０（１），３０（２）、総和演算部７０によって演算器を構成する。Ｗ_ｐ，Ｆ_ｐを構成する各ビットをｗ_ｐ，ｆ_ｐとすると（ｐ＝０，１，２）、各積和演算部は、「ｗbar_ｐ・ｆ_０＋ｗ_ｐ・ｆ_ｐ」なる積和演算項を、ビットｗ_ｐの論理値に基づいて、入力ビットｆ_０，ｆ_ｐのいずれかを出力するセレクタ回路で演算できる。 （もっと読む）

【課題】ＩＥＥＥ７５４Ｒ規格に準拠した浮動小数点積和演算を行う。
【解決手段】浮動小数点演算器において、浮動小数点乗算器と浮動小数点加算器を個別に有し、通常はそれぞれが独立で動作するが、浮動小数点積和命令時には、浮動小数点乗算器は、浮動小数点乗算の中間結果を浮動小数点加算器に受け渡し、浮動小数点加算器は、中間結果幅に対応した桁合わせシフト（左右シフト）と仮数部絶対値加算と正規化シフトを行い、浮動小数点加算を行う。 （もっと読む）