【課題】ニッケルフルシリサイドゲート（Ｎｉ Ｆｕｌｌｙ Ｓｉｌｉｃｉｄｅｄ Ｇａｔｅ、以下Ｎｉ−ＦＵＳＩゲート）を有するｎ型ＭＯＳトランジスタのしきい値電圧の制御を考えた場合に、Ｓｉの組成比が大きいＮｉ−ＦＵＳＩゲートが望ましい。また、一般に、Ｓｉの組成比が大きなニッケルシリサイド化には高温の熱処理が必要である。しかし、高温の熱処理を行うと、Ｓｉの組成比が大きなシリサイド層を均一に形成することができない。したがって、Ｓｉの組成比が大きいＮｉ−ＦＵＳＩゲートの形成が困難である。
【解決手段】第１のゲート電極上部をコバルトシリサイド化する第１の工程と、前記第１のゲート電極、および第２のゲート電極をニッケルフルシリサイド化する第２の工程とを用いる。 （もっと読む）

【課題】動作抵抗及びスイッチング損失が低く且つスイッチング特性に優れた半導体装置を形成する。
【解決手段】半導体基板(1)の所定の深さ領域(15)に半導体基板(1)の他の深さ領域(16,17)より酸素濃度の高い酸素富裕層(4)を形成し、半導体基板(1)に放射線を照射して、酸素富裕層(4)に再結合領域(5)を形成する。酸素富裕層(4)を形成した後に、半導体基板(1)に放射線を照射して、半導体基板(1)の結晶格子間に原子空孔を形成すると、酸素と原子空孔とが結合して成る複合欠陥により酸素富裕層(4)に再結合領域(5)が形成される。再結合領域(5)は、半導体基板(1)の所定の深さ領域(15)でキャリアのライフタイムを制御するキャリア捕獲領域となる。 （もっと読む）

【課題】金属残渣とレジスト残渣を生じることを防ぐことができる半導体装置の製造方法を提供する。
【解決手段】レジストパターン１９の開口部１８に金属を堆積させて電極２１を形成する金属堆積工程Ｓ２８を有する半導体装置の製造方法において、金属堆積工程Ｓ２８と、リフトオフで電極を構成する金属以外の金属を除去するリフトオフ工程Ｓ３０の間に、レジストパターン１９の開口部１８の側壁部１９ｓを除去する側壁部除去工程Ｓ２９を設ける。 （もっと読む）

【課題】簡易な装置により短時間で絶縁層を加工し開口部を形成することにより、電気光
学装置が高解像度化し画素数が増加しても容易に製造することができる電気光学装置用基
板の製造方法及び電気光学装置の製造方法を提供する。
【解決手段】電気光学装置用基板の製造方法は、基板１２上に、ソース電極１４とドレイ
ン電極１６と有機半導体層１８とを形成する。ソース電極１４とドレイン電極１６と有機
半導体層１８とを被覆するゲート絶縁層２０を形成する。ゲート絶縁層２０上にゲート電
極２２を形成する。ゲート絶縁層２０とゲート電極２２とを被覆する層間絶縁層２４を形
成する。少なくとも層間絶縁層２４とゲート絶縁層２０とを貫通し、ドレイン電極１６の
一部が露出する開口部を、機械的応力により形成する。層間絶縁層２４上に、開口部を介
してドレイン電極１６と電気的に接続する画素電極２８を形成する。 （もっと読む）

【課題】ＣＶＤ法でＴａＳｉＮ系又はＴｉＳｉＮ系膜によるゲート電極を形成することで、成膜時の組成を制御することトランジスタの閾値電圧を制御する半導体装置の製造方法及び半導体装置を提供する。
【解決手段】Ｓｉ原料として水素化シリコン、Ｔａ原料としてＴａのアミド化合物、イミド化合物又はハロゲン化物から選択される１つと又はＴｉ原料として四塩化チタンを、Ｎ原料としてはＮＨ_３とをそれぞれ供給して、Ｓｉ堆積膜層が０．２〜２．０ｎｍ、ＴａＮ又はＴｉＮ堆積膜層が０．５〜３．０ｎｍを交互に積層させ、ＴａＳｉ_ｘＮ_ｙ又はＴｉＳｉ_ｘＮ_ｙ膜層（ここで、ｘが０．１〜３．０、ｙが０．５〜５．０の範囲にする。）を１〜２０ｎｍの層厚にする半導体装置の製造方法とする。 （もっと読む）

【課題】適切な仕事関数を有しかつ低抵抗なメタルゲート電極を備えたＣＭＯＳトランジスタを形成する。
【解決手段】ｎＭＯＳＦＥＴ１０のメタルゲート電極１２を、ＨｆＮ層１２ａおよび金属層１２ｂ，１２ｃの３層構造とし、ｐＭＯＳＦＥＴ２０のメタルゲート電極２２を、ＨｆＮ層２２ａ、Ｎドープ金属層２２ｂおよび金属層２２ｃの３層構造とする。各メタルゲート電極１２，２２の最下層のＨｆＮ層１２ａ，２２ａのＮ濃度、および中層の金属層１２ｂとＮドープ金属層２２ｂのＮ濃度の関係を調整して、仕事関数を適切に制御すると共に、各メタルゲート電極１２，２２の最上層に低抵抗の金属層１２ｃ，２２ｃを設け、その低抵抗化を図る。これにより、仕事関数制御のために最下層および中層にＮが導入されている場合でも、最上層の低抵抗層によって低抵抗コンタクトが確保されるようになる。 （もっと読む）

【課題】材料の利用効率を向上させ、且つ、工程数を減らし、従来よりも歩留まりよく良好な電気特性を有する薄膜トランジスタ及びこれを搭載した表示装置の作製方法を提供する。
【解決手段】透光性を有する基板上にマスクを形成し、基板及びマスク上に光触媒膜を有する第１の領域を形成し、基板に光を通過させて光触媒膜に照射し、第１の領域の一部を改質して第２の領域を形成し、第２の領域にパターン形成材料を含む組成物を吐出してパターンを形成する。マスクは光を通過させないものを用いる。改質後には光触媒膜を除去する。 （もっと読む）

【課題】アニール処理を伴うウエハへの成膜処理において、ウエハ内のアニール温度を均一に保つことのできる技術を提供する。
【解決手段】ホルダフレームＵＨＦ、ウエハ押さえ軸ＵＨＰおよびウエハ押さえ爪ＵＨＮから形成された上部ウエハホルダＵＷＨと、下部ウエハホルダＢＷＨとを備えた熱処理装置内において、ウエハ状のｎ^＋＋型高濃度基板１と接触するウエハ押さえ爪ＵＨＮおよび下部ウエハホルダＢＷＨは、熱伝導率が低い石英ガラスから形成されたものを用いる。 （もっと読む）

【課題】耐電圧特性を向上させた半導体装置を提供する。
【解決手段】Ｎ^-型半導体層２２の表層部に形成されたＰ⁺型領域２４と、Ｐ⁺型領域２４よりドーパント濃度が低く、Ｐ⁺型領域２４の外周部に接合されたリサーフ領域３８と、Ｎ^-型半導体層２２の表層部において、リサーフ領域３８を挟んでＰ⁺型領域２４に対向してリサーフ領域３８から離れた領域に形成された等電位リング領域２６と、Ｎ^-型半導体層２２の表面上をＰ⁺型領域２４から等電位リング領域２６に亘って覆う絶縁膜３０と、Ｐ⁺型領域２４に接続された第１電極３６と、等電位リング領域２６に接続された等電位リング電極３４と、を備え、Ｎ^-型半導体層２２の表層部において、リサーフ領域３８と等電位リング領域２６との間のリサーフ領域３８から所定のギャップだけ離れた領域にフィールドストップ領域４０が設けられている半導体装置により上記課題を解決することができる。 （もっと読む）

【課題】理想的なトレンチコンタクト形成によってコンタクトの低抵抗化と製造の低コスト化を実現する半導体素子の製造方法を提供する。
【解決手段】半導体装置の製造方法においては、半導体基板上に中間絶縁膜２０を形成する工程と；前記中間絶縁膜上に第１の層２２を形成する工程と；前記中間絶縁膜及び第１の層にコンタクトホールを形成する工程と；前記第１の層をハードマスクとして用いて、前記半導体基板に前記コンタクトホールと連通するトレンチ４０を形成する工程とを含む。 （もっと読む）