【課題】半導体装置の高耐圧化および高速動作を実現すること。
【解決手段】炭化珪素からなる｛１１−２０｝面を主面とするｎ⁺型炭化珪素基板１と、ｎ⁺型炭化珪素基板１の上に形成されたｎ⁺ソース領域６と、ｎ⁺ソース領域６の表面から形成されたトレンチ８と、酸化速度が異なるトレンチ８の複数の側壁に形成されたゲート酸化膜９と、を備え、複数の側壁によって形成される複数のコーナー部のうち、複数の側壁よりも酸化速度の遅い面を有するコーナー部からトレンチ８の中心までの距離が、他のコーナー部からトレンチ８の中心までの距離よりも長くなっている。 （もっと読む）

【課題】金属内包フラーレンのアダマンタン修飾誘導体から液−液界面析出法により、ｎ型及びｐ型の両極性のＦＥＴ特性を有する金属内包フラーレンナノロッドを製造する金属内包フラーレンナノロッド及びその製造方法を実現する。
【解決手段】金属内包フラーレンアダマンタン修飾誘導体であるＬａ＠Ｃ_８２アダマンタン修飾誘導体又はＣｅ＠Ｃ_８２アダマンタン修飾誘導体をＣＳ_２溶液に混合し容器内に入れて、このＣＳ_２溶液にヘキサンを徐々に加え、ＣＳ_２層とヘキサン層が交じり合わないようにしてから、遮光下０℃で静置することによって、ＣＳ_２層とヘキサン層の界面に単結晶の金属内包フラーレンアダマンタン修飾誘導体ナノロッドを製造する。 （もっと読む）

【課題】非真空雰囲気下かつ３００℃未満の低温で大面積の製膜が可能であり、薄膜型太陽電池の裏面電極側の反射膜として好適なテクスチャー構造を有し、低抵抗かつ基板との密着性に優れた導電薄膜を提供する。
【解決手段】基板上に形成された銀の薄膜であって、平均粒径Ｄ_TEMが１００ｎｍ以下の銀粒子が焼結した層で構成され、比抵抗が５μΩ・ｃｍ以下であり、焼結層中の空孔割合が３個／μｍ²以下であり、表面粗さＲａが１０〜１００ｎｍのテクスチャー構造を有する銀導電膜。このようなテクスチャー構造をもつ銀導電膜は、平均粒径Ｄ_TEM；１００ｎｍ以下の銀粒子が沸点６０〜３００℃の非極性または極性の小さい液状有機媒体に分散している銀粒子分散液を、基板上に塗布して塗膜を形成し、その後、前記塗膜を焼成する工程を有する製造プロセスで製造することができる。 （もっと読む）

【課題】ハロゲン及び窒素を含まないタンタル含有薄膜の形成が可能な新規なタンタル化合物とその製造方法、及び膜の形成方法を提供する。
【解決手段】一般式（１）で表されるタンタル化合物を、テトラハロシクロペンタジエニルタンタル誘導体とメチル化金属化合物とを反応させることにより製造し、このタンタル化合物を原料としてタンタル含有薄膜を形成させる。


（式中、Ｍｅはメチル基を、ｎは１から５の整数を、Ｒはアルキル基を示す。） （もっと読む）

【課題】スペース効率が良好でコンパクトな基板処理装置を提供する。
【解決手段】ウエハにスパッタリングを施すスパッタリング室１２と、スパッタリング室１２内に収納されウエハ１を保持するウエハチャック２０と、ウエハ１を保持したウエハチャック２０を回転させる回転機構２１と、ウエハ１に向けてイオンビーム３６を照射するミリング用イオン源３０とを備えており、ミリング用イオン源３０のミリング用電極３２を短辺側がウエハの外径より小さく長辺側が同外径より大きい矩形形状に形成し、このミリング用電極３２の開口部３３の開口率をウエハの中心側より周辺側が大きくなるように設定する。ミリング加工時にウエハを回転させつつイオンビームをウエハに照射すると、ミリング加工量をウエハ全面で均一化できる。ミリング用イオン源のサイズを小さくできるので、スペース効率を向上させてスパッタリング装置を小型化できる。 （もっと読む）

【要 約】
【課題】低抵抗の窒化物薄膜を低い成膜温度で形成する。
【解決手段】真空雰囲気中に高融点金属を有する原料ガスと窒素原子を有する含窒素還元ガスを導入し、高融点金属の窒化物薄膜２４を形成する際、窒素を有しない補助還元ガスを導入する。補助還元ガスによって析出した高融点金属が、析出した窒化物の高融点金属の不足分を補償し、化学量論組成比に近く、低比抵抗の窒化物薄膜２４を成長させることができる。 （もっと読む）

【課題】電極または金属配線と所望の絶縁膜とを密着でき、所望の低リーク電流特性および高耐圧特性を得ることができること。
【解決手段】この発明にかかるＨＥＭＴ１００は、基板１の上部に形成された化合物半導体層の電子供給層５の上部に、ソース電極６とゲート電極７とドレイン電極８と絶縁膜９，１０とを有する。ソース電極６、ゲート電極７、およびドレイン電極８と絶縁膜１０との各接合界面には窒化物系の接合膜１１ａ，１１ｄ，１１ｃが形成され、ゲート電極７と絶縁膜９との接合界面には窒化物系の接合膜１１ｂが形成される。接合膜１１ａ，１１ｄ，１１ｃは、ソース電極６、ゲート電極７、およびドレイン電極８と絶縁膜１０とをそれぞれ接合する。接合膜１１ｂは、ゲート電極７と絶縁膜９とを接合する。 （もっと読む）

【課題】ＣＭＩＳＦＥＴを有する半導体装置の性能を向上させるとともに、製造工程数を低減する。
【解決手段】ＣＭＩＳＦＥＴを有する半導体装置を製造方法する際に、まず、シリコン膜と第１金属からなる第１金属膜を熱処理により反応させることで、金属シリサイドからなるｐチャネル型ＭＩＳＦＥＴのゲート電極３１ｂとｎチャネル型ＭＩＳＦＥＴのダミーゲート電極３２を形成する。それから、ゲート電極３１ｂを覆いかつダミーゲート電極３２を露出する絶縁膜３３を形成してから、第１金属の仕事関数よりも低い仕事関数を有する第２金属からなる金属膜３５を形成する。金属膜３５はダミーゲート電極３２に接するが、ゲート電極３１ｂとは、間に絶縁膜３３が介在して接しない。その後、熱処理によりダミーゲート電極３２と金属膜３５とを反応させてｎチャネル型ＭＩＳＦＥＴのゲート電極を形成する。 （もっと読む）

【課題】ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置において、マイクロパイプだけでなく基底面内転位及び積層欠陥も低減すること。
【解決手段】マイクロパイプを有するＳｉＣ単結晶基板１上に、ＳｉＣエピタキシャル成長層２を化学的気相成長させるＳｉＣ基板の製造方法であって、ＳｉＣエピタキシャル成長層２の成長工程が、積層に伴ってマイクロパイプが閉塞される第１のエピタキシャル成長層２ａを成長する閉塞層成長工程と、第１のエピタキシャル成長層２ａの途中に不純物濃度が３×１０^１９ｃｍ^−３以上の第２のエピタキシャル成長層２ｂを少なくとも一層成長する歪み層成長工程と、を有している。 （もっと読む）

【課題】より簡単に素子間分離膜の端部におけるリーク電流の発生を抑制すること。
【解決手段】ＮＭＯＳとＰＭＯＳとを電気的に分離するフィールド酸化膜を、ＬＯＣＯＳ法を用いてＳＯＩ基板の活性層にシリコン酸化膜を成膜することにより形成する。フィールド酸化膜の端部には、酸化膜が薄くなるバーズビーク部が形成され、このバーズビーク部において寄生トランジスタが構成される。そのため、寄生トランジスタの作用で生じるリーク電流を抑制するためのチャネルカット領域を設ける。詳しくは、ＮＭＯＳに、フィールド酸化膜のバーズビーク部であり、且つ、Ｎ＋拡散層（ソース）におけるＰウェル拡散層との２ヵ所の境界部にＰ＋拡散領域を形成する。このようなチャネルカット領域を設けることにより、ゲートオフ時における寄生トランジスタにおける寄生チャネルによる電流パス（リーク電流）を抑制することができる。 （もっと読む）