【課題】完全にシリサイド化されたシリサイド領域を一部に有する配線を形成する際、シリサイド領域と非シリサイド領域の境界に発生する空隙による断線のない半導体装置を提供する。
【解決手段】基板１上に形成されたポリシリコン配線１２と、ポリシリコン配線１２に対向して配置されたシリサイド配線１３と間に、絶縁性の拡散防止膜５を配置する。そして、ポリシリコン配線１２とシリサイド配線１３を、金属膜９，１０が埋め込まれたコンタクトホール２０，２１及び配線１１により構成される接続構造体により電気的に接続する。シリサイド配線１３の形成時に、ポリシリコン配線１２からのシリコンの拡散が拡散防止膜５により防止されるので、ポリシリコン配線１２及びシリサイド配線１３間に空隙が発生しない。 （もっと読む）

平板ディスプレイを製造するための物理蒸着用ターゲットが実現される。このターゲットは、原子パーセントで、約９０〜９９．９８の量の、アルミニウムである第１成分、約０．０１〜２．０の量の、Ｎｄ、Ｃｅ、ＤｙおよびＧｄから成る群から選択された希土類元素である第２成分、および、約０．０１〜８．０の量の、Ｎｉ、Ｃｏ、Ｍｏ、ＳｃおよびＨｆから成る群から選択された第３成分を有する三元合金を含む。
（もっと読む）

【課題】 従来の有機TFTに比べチャネルを伝導するキャリアの移動度が大きな値を持つTFTの製造方法を提供すること。
【解決手段】 基板上にパターニングしたゲート電極が設けられ、前記基板上および前記ゲート電極上にゲート絶縁膜が設けられ、
前記ゲート絶縁膜上にソース電極およびドレイン電極が離間して設けられ、
前記ソース電極と前記ドレイン電極との間にはチャネルとなるべき領域が設けられ、
その領域と、前記ソース電極又は前記ドレイン電極のいずれか一方との境界線は直線状であり、
前記その領域と、前記ドレイン電極又は前記ソース電極のいずれか一方との境界線は非直線状であり、かつ、その境界線は連続的又は不連続的な形状であって、かつ、その境界部分は複数個の凹部を有し、
前記その領域表面は親水性を有し、前記その領域の周囲領域は撥水性を有する部材を準備し、
前記その領域に有機分子を含有した溶液を供給し、前記溶液を乾燥することを特徴とする電界効果トランジスタの製造方法である。 （もっと読む）

【課題】銅配線の腐食抑制効果（銅腐食抑制効果）が優れ、かつ接触抵抗に影響を及ぼさない銅配線用洗浄剤を提供することを目的とする。
【解決手段】銅腐食抑制剤（ＲＥ）及び水（Ｗ）を含有してなり、２５℃でのｐＨが３〜１４であり、かつ式（１）を満たしてなることを特徴とする銅配線用洗浄剤を用いる。

【数１】


｛式中、Ｅは２５℃での酸化還元電位（Ｖ、ｖｓＳＨＥ）、ｐＨは２５℃でのｐＨを表す。｝

また、上記の銅配線用洗浄剤を半導体基板又は半導体素子に連続的又は断続的に供給して、銅配線を有する半導体基板又は半導体素子を洗浄することを特徴とする半導体基板又は半導体素子の洗浄方法を用いる。
なし （もっと読む）

【課題】ＴＦＴ−ＬＣＤアレー基板及びその製造方法を提供する。
【解決手段】ＴＦＴ−ＬＣＤアレー基板の製造方法は、基板にゲートライン及びそのゲートラインと接続するゲート電極を形成し、前記ゲート電極にゲート絶縁層と半導体層とを形成し、前記半導体層にオーム接触層を形成することにより、基板にトランジスタ部を形成する工程と、前記工程で作製された基板に、ゲートラインとゲート電極と電気的に絶縁し、オーム接触層を介して前記半導体層の両側にオーム接触する透明画素電極層とソース・ドレイン電極金属層と順次堆積する工程と、作製された基板に、グレートーンマスクでマスキング及びエッチングを行うことにより、透明画素電極及びソース・ドレイン電極が同時に形成する工程とを含む。 （もっと読む）

【課題】チャネル領域の電位に対するゲート電極の制御性を向上させ、且つ電流駆動力が高くすることを可能にする。
【解決手段】半導体基板１に形成された、特定の導電型の不純物を含む半導体領域３と、半導体領域中に相互に向かい合う様に形成され、金属または金属と半導体領域をなす半導体との化合物を含むソースおよびドレイン領域４ａ、４ｂと、ソースおよびドレイン領域と、ソース領域とドレイン領域との間の半導体領域を覆うとともにソースおよびドレイン領域のそれぞれの一部を覆うように形成された絶縁膜５と、絶縁膜上に形成されたゲート電極６と、を有し、ソースおよびドレイン領域間の半導体領域の少なくとも一部の領域上に於ける絶縁膜とゲート電極との界面は、ソースおよびドレイン領域と半導体領域との接合部の上に於ける絶縁膜とゲート電極との界面よりも半導体領域側に存在する。 （もっと読む）

【課題】III族窒化物半導体を用いて形成され、優れた特性を有する半導体素子を提供する。
【解決手段】半導体素子１０を、導電層１内において水平方向に主導通経路を有し、かつ、単位アノード部５ｕと単位カソード電極２ｕとを互いに隣接する形で横方向に集積化してなる、ショットキー型もしくはＰ−Ｎ接合型の、あるいはこれらが複合された横型ダイオード構造とする。導電層１は、好ましくは、III族窒化物層を積層し、積層面に二次元電子ガス層を形成させる態様によって構成される。導電層１を絶縁破壊電界が大きなIII族窒化物で構成することにより、電極間距離を小さくても高い絶縁破壊電圧を維持できるので、チップ面積あたりの出力電流が高い半導体素子が実現される。また、絶縁保護層６の設けた電極パッド層３が単位アノード部５ｕと単位カソード電極２ｕとの接合部における電界集中を緩和するので、より高い絶縁破壊電圧が実現される。 （もっと読む）

【課題】
導電層の損傷を防ぐことができる配線基板とその製造方法並びに表示装置を提供すること。
【解決手段】
本発明の一態様にかかる配線基板の製造方法は、Ａｌを含む下層３１、及びＭｏを含む上層３２とをサイドエッチングするよう、レジストパターン３３を介して下層３１、及び上層３２をエッチングする第１のエッチング工程と、第１のエッチング工程の後、上層３２の側端部の表面を露出させるよう、レジストパターン３３を後退させるアッシング工程と、アッシング工程の後、上層３２の断面が順テーパ形状となるよう、後退されたレジストパターン３３を介してエッチングする第２のエッチング工程とを備えるものである。 （もっと読む）

凹んだエピタキシャルSiGeソース及びドレイン領域を有するnチャネルトランジスタのチャネル応力を選択的緩和する方法が記載されている。これにより、pチャネルトランジスタ内の歪みに影響を及ぼすことなくnチャネルトランジスタの電子移動度が増大する。SiGeは、シリサイドが形成されるときに抵抗が低くなる。
（もっと読む）

【課題】良好な電気的接続を有する半導体装置を得ることを課題とする。
【解決手段】基板上に、下地膜と、島状半導体膜と、島状半導体膜中にチャネル形成領域と、ソース領域またはドレイン領域と、一導電型を付与する元素が添加されない接続領域と、ソース領域またはドレイン領域の一部の表面近傍と接続領域の表面近傍に形成されたシリサイド領域と、島状半導体膜上にゲート絶縁膜と、ゲート電極と、ゲート絶縁膜とゲート電極の側面に形成されたサイドウォールと、島状半導体膜、ゲート絶縁膜、ゲート電極及びサイドウォールを覆う層間絶縁膜と、層間絶縁膜中に形成されたコンタクトホールを介して、接続領域の表面近傍のシリサイド領域に電気的に接続されるソース電極またはドレイン電極とを有する半導体装置及びその作製方法に関する。 （もっと読む）