【課題】 半導体装置の閾値電圧を制御する。
【解決手段】 ｎＭＯＳ形成領域とｐＭＯＳ形成領域にマスク９を形成した後、ｐＭＯＳ形成領域にあるマスク９を除去し、ｎＭＯＳ形成領域とｐＭＯＳ形成領域に所定量の金属１１を堆積して、ｐＭＯＳ形成領域のゲート電極３ｂをフルシリサイド化する。そして、これと同様の手順でｎＭＯＳ形成領域のゲート電極３ａを所定量の金属でフルシリサイド化する。堆積する金属の量によって各ゲート電極３ａ，３ｂのシリサイド組成をそれぞれ制御することができるため、各トランジスタについて最適な閾値電圧を得ることが可能になる。 （もっと読む）

【課題】目的とする方向に沿って正確に形成された細幅の導電膜を備える半導体装置を製造し得る半導体装置の製造方法、これにより製造された半導体装置、かかる半導体装置を備える表示装置および電子機器を提供すること。
【解決手段】本発明の半導体装置の製造方法は、基板２上に半導体層５と、ソース電極３と、ドレイン電極４と、を形成する工程と、半導体層５上にゲート絶縁層６を形成する工程と、ゲート絶縁層６上に一定方向へ延びる溝６１を複数形成する工程と、複数の溝６１上に液状材料を吐出しゲート電極７を形成する工程とを有し、ゲート電極７は、複数の溝６１に重なるように、この溝６１と同一方向へ延在する。 （もっと読む）

【課題】ソフトエラーレートを向上させる電界効果トランジスタを提供すること
【解決手段】本発明による電界効果トランジスタ１は、第１の空洞５１を有する基板１０と、ゲート電極４０と、拡散層６０とを備える。ゲート電極４０及び拡散層６０は、基板１０の表面に平行な面ＸＹにおいて、第１の空洞５１を囲むように形成される。チャネル領域７０は、第１の空洞５１の側面に位置し、基板１０の表面に対して略垂直に形成される。 （もっと読む）

【課題】電極パターニング工程に伴う種々の制約に捕われることなく、自由な形状にかつ高精度に有機デバイスの電極パターンを形成する。
【解決手段】有機電子材料からなる層に電圧を印加して機能させる有機電子デバイスを製造する方法において、置換基を有しても良い１，２−ジアリールエテンを含む下地層を形成し、この下地層を所定パターン状に異性化反応させ、次いでこの下地層の上に中間層を形成した後、中間層上に電極材料を付与して、この所定パターンに対応した電極パターンを形成する。１，２−ジアリールエテンの異性化反応により、電極材料であるマグネシウム等の付着性に変化が生じ、パターニングが可能になる。任意の形状の電極パターンをレーザー光の走査精度と同等の精度で高精度に形成することができ、中間層の存在で、ＤＡＥ下地層の保護、形状保持、発光効率向上などが可能となる。 （もっと読む）

【課題】 周辺回路領域の電気的構成要素を形成する際に、設計マージンの減少を極力抑制できるようにする。
【解決手段】 周辺回路領域Ｐにおいて、シリコン窒化膜１８が孔部１９の内側壁面で且つ接続配線層１７の外側壁面に形成されているため、隣接するコンタクト形成領域ＣＰおよびＣＰ間の平面的な最短距離が従来に比較して短くなったとしても形成位置およびその形成領域を極力調整することができ、周辺回路領域Ｐにおける設計マージンの減少を極力抑制できるようになる。 （もっと読む）

本発明は、ゲート絶縁膜上に形成されると共にゲート物質から形成されるゲート電極及び半導体基板を有するMIS型半導体デバイスを提供する。ゲート電極は、基板に向かう方向に向けられる第一の側部及び前記基板から離れる方向に向けられる第二の測部を有し、前記活性化された結晶ゲート物質の第一の層は、10¹⁹イオン/cm³又はそれより高いドーピングレベルを有する活性化された結晶ゲート物質の第一の層と、前記活性化された結晶ゲート物質の第一の層の前記第二の側部におけるゲート物質の第二の層とを有する。本発明は、このようなデバイスを製造する方法も提供する。
（もっと読む）

【課題】高揮発性及び高温安定性を有し、穏和な条件下で高品質のニッケル薄膜を形成するのに有用な新規な有機ニッケル化合物の提供。
【解決手段】化(Ｉ)の揮発性ニッケルアミノアルコキシド錯体は有機金属化学気相蒸着法（ＭＯＣＶＤ）により高品質のニッケル薄膜を形成することができる。 （もっと読む）

【課題】 比較的高速な動作が要求される低耐圧ＭＯＳトランジスタの動作特性を低下させることなく、高耐圧ＭＯＳトランジスタの耐圧特性を改善する。
【解決手段】 低耐圧領域のアクティブ領域と、高耐圧領域のゲート電極２５が形成される領域下のアクティブ領域と、高耐圧領域の拡散領域２３ｎ／２３ｐが形成される一対のアクティブ領域とを区切る素子分離絶縁膜１１を含む半導体基板１０を準備し、ゲート電極２５が形成される領域下のアクティブ領域およびこのアクティブ領域と隣接する素子分離絶縁膜１１上に開口を持つシリコン窒化膜４４を形成し、開口により露出された半導体基板１０および素子分離絶縁膜１１を熱酸化し、シリコン窒化膜４４を除去し、露出された半導体基板１０を熱酸化してゲート絶縁膜１４を形成し、ゲート絶縁膜１４および２４上にゲート電極１５、２５を形成し、半導体基板１０に一対の高濃度拡散領域１３ｎ／１３ｐおよび拡散領域２３ｎ／２３ｐを形成する。 （もっと読む）

【課題】 データの書込み／読出し時におけるメモリセルの動作速度が従来よりも速い、フルディプレッション型の半導体記憶装置を提供する。
【解決手段】 半導体記憶装置は、半導体基板１０と、半導体基板上に設けられた絶縁層２０と、絶縁層上に設けられ、該絶縁層によって半導体基板から電気的に絶縁された半導体層３０と、半導体層に形成された第１導電型のソース層９０と、半導体層に形成された第１導電型のドレイン層９１と、ソース層と前記ドレイン層との間の前記半導体層に形成され、電気的に浮遊状態であり、電荷を充放電することによってデータを記憶可能な第１導電型のボディ領域９９と、ボディ領域上に形成された第１のゲート絶縁膜５０と、第１のゲート絶縁膜上に形成された第１のゲート電極６０とを備え、少なくともデータを書き込みまたは読み出すときに、ボディ領域が完全空乏化する。 （もっと読む）

【課題】絶縁性の基板２０上に少なくとも下部電極２１、ゲート絶縁膜２２、上部電極２３、半導体膜２４を積層させた薄膜トランジスタの製造方法において、薄膜トランジスタにおける電極の微細パターンを形成し、且つゲート電極とソース・ドレイン電極の重なりを無くすことにより高速動作を可能であって、且つ電極の厚さを薄くすることが可能な薄膜トランジスタの製造方法を提供する。
【解決手段】電極材料１４を予め基材と異なるベースフィルム１１上に形成した転写フィルム１０とし、前記基板２０上若しくは前記基板上に形成された半導体膜上に所定のパターンにて下部電極を前記転写フィルムから転写し、前記基板と転写フィルムとを再アライメントが可能なように剥離し、ゲート絶縁膜形成後に前記再アライメントが可能なように剥離した転写フィルムを基板上に密着させ、上部電極を転写することを特徴とする。 （もっと読む）