【課題】ＳＯＩウェハの支持基板ウェハの帯電を除去することのできるＳＯＩウェハの製造方法を提供する。
【解決手段】活性層基板１０と支持基板２０との貼り合わせ面に酸化膜２２を形成する酸化膜形成工程と、活性層基板１０と支持基板２０とを貼り合わせる貼り合わせ工程と、支持基板２０に向けて活性層基板１０に酸化膜２２に達するまでのトレンチを形成するトレンチ形成工程と、トレンチから酸化膜２２に向けて予め定められたイオンを注入するイオン注入工程と、トレンチ内部をポリシリコン３で充填する充填工程とを備える。 （もっと読む）

【課題】電子及び正孔の移動度を向上させたＳＯＩ構造のＣＭＯＳの提供
【解決手段】Ｓｉ基板１上にシリコン窒化膜２及びシリコン酸化膜３を介して貼り合わせられ、島状に絶縁分離されたＧｅ層８（第２の半導体層）が設けられ、このＧｅ層８に高濃度のソースドレイン領域（１４、１５）が形成されたＰチャネルのＭＩＳＦＥＴと、Ｓｉ基板１上にシリコン窒化膜２及び一部に空孔５を有するシリコン酸化膜３を介して、空孔５直上の歪みＳｉ層７を挟み、左右にＳｉＧｅ層６を有する構造からなるエピタキシャル半導体層（第１の半導体層）が島状に絶縁分離されて設けられ、歪みＳｉ層７には概略チャネル領域が形成され、ＳｉＧｅ層６には概略高濃度及び低濃度のソースドレイン領域（１０、１１、１２，１３）が形成されたＮチャネルのＭＩＳＦＥＴとから構成したＣＭＯＳ。 （もっと読む）

【課題】工程数を削減して生産性を向上できる構造の半導体装置およびその製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体層１にトレンチ２０を形成する工程と、トレンチ２の内壁およびトレンチ２外の表面を覆うように半導体層１上に絶縁膜３を形成する工程と、トレンチ２を埋め尽くし、トレンチ２外の絶縁膜３上に堆積されるように導電性のポリシリコン膜４を形成する工程と、トレンチ２内、およびトレンチ２外の絶縁膜３上の所定領域にポリシリコン膜４が残るように、当該ポリシリコン膜４を選択的に除去するポリシリコンエッチング工程とを含む。 （もっと読む）

【課題】信頼性の高いLocalＳＯＩ構造を有する基板を低コストで作製する。
【解決手段】第１の半導体からなる基板１０上に、結晶成長により第２の半導体からなる層及び前記第１の半導体からなる層１２を順次形成する半導体層形成工程と、前記第２の半導体からなる層をエッチングにより除去し開口領域１３を形成する開口領域形成工程と、前記開口領域に、窒化物膜、炭化物膜又は酸化物膜を含む材料により形成される酸化遅延膜１４を前記開口領域の入口における膜厚が所定の膜厚となるように成膜する酸化遅延膜成膜工程と、前記第１の半導体からなる基板及び前記第１の半導体からなる層の前記第１の半導体の一部を熱酸化することにより、前記開口領域に熱酸化膜１５を形成する熱酸化工程とを有することを特徴とする、Ｌｏｃａｌ ＳＯＩ半導体基板の製造方法。 （もっと読む）

【課題】 トレンチの微細化がさらに進展しても、トレンチの内部に、膨張可能な膜及び酸化障壁となる膜を形成することが可能なトレンチの埋め込み方法を提供すること。
【解決手段】 トレンチ内部に酸化障壁膜の形成工程（ステップ３）、酸化障壁膜上に膨張可能な膜の形成工程（ステップ４）、焼成することで収縮する埋め込み材でトレンチを埋め込む工程（ステップ５）、埋め込み材の焼成工程（ステップ６）と、を含み、ステップ３の工程が、アミノシラン系ガスを供給して、トレンチの内部に第１のシード層を形成する工程（ステップ３１）、第１のシード層上に窒化シリコン膜を形成する工程（ステップ３２）と、を含み、ステップ４の工程が、アミノシラン系ガスを供給して、窒化シリコン膜上に第２のシード層を形成する工程（ステップ４１）と、第２のシード層上にシリコン膜を形成する工程（ステップ４２）と、を含む。 （もっと読む）

【課題】１つの実施形態は、例えば、ＣＶＤ装置による成膜処理に対する新規な前処理を行うことができる基板処理装置及び成膜システムを提供することを目的とする。
【解決手段】１つの実施形態によれば、ＣＶＤ装置による成膜処理を行う基板の前処理を行なうための基板処理装置であって、前記基板を保持する基板ステージが配された基板処理室と、前記基板処理室内で前記基板ステージを介して前記基板を加熱する加熱部と、前記基板処理室内で、前記加熱部により加熱された前記基板の表面を酸化する酸化処理部と、前記基板処理室内で、前記酸化処理部により酸化された前記基板の表面に有機溶剤を塗布する塗布処理部とを備えたことを特徴とする基板処理装置が提供される。 （もっと読む）

【課題】逆耐圧を高くしてもオン抵抗が高くなることのない半導体装置を提供する。
【解決手段】ｎ型半導体層１１６と、ｎ^＋型半導体層１１６よりも低濃度のｎ型不純物を含有するｎ型のドリフト層１１２と、ドリフト層１１２の表面に形成した、拡散深さが深いボディ部分１１８ａと、拡散深さが浅いチャネル部分１１８ｂとからなるｐ型のボディ領域１１８と、ボディ領域１１８の表面に形成したｎ^＋型のソース領域１２０と、チャネル部分１１８ｂの上にゲート絶縁層１２２を介して形成したゲート電極１２４とを備える半導体装置であって、平面的に見てボディ領域１１８と重ならない領域に位置するドリフト層１１２には、ドリフト層１１２よりも高濃度のｎ型不純物を含有するｎ型の低抵抗領域１４４ａがｎ^＋型半導体層１１６と接するように形成されている半導体装置１００。 （もっと読む）

【課題】半導体基板上に形成された絶縁膜の研磨工程における制御性を向上させ、優れた素子間分離性能を有する素子間分離層を形成する方法を提供する。
【解決手段】半導体基板の表面上にパッド酸化膜及び窒化膜を順次形成する工程と、パッド酸化膜及び窒化膜を貫通し、半導体基板内部に到達するトレンチを形成する工程と、トレンチを充填し且つ窒化膜を覆うように埋め込み酸化膜を形成する工程と、窒化膜上に埋め込み酸化膜が残存するように第１の研磨材を用いて埋め込み酸化膜を研磨する工程と、第１の研磨材の窒化膜に対する埋め込み酸化膜の研磨選択比よりも大なる研磨選択比を備える第２研磨材を用いて埋め込み酸化膜を研磨し、窒化膜を露出させるとともに窒化膜及び埋め込み酸化膜の露出面を平坦化する工程と、を有すること。 （もっと読む）

【課題】素子分離領域に用いる微細化したトレンチを、ボイドを発生させることなく絶縁膜で埋設する。これにより、素子分離領域を介して隣接して配置する素子間の短絡を防止し、製造歩留まりの低下を抑制する。
【解決手段】半導体装置の製造方法は、半導体基板内のトレンチ内に、内部にボイドを有する第１絶縁膜を形成する。この後、エッチングにより、トレンチ内に第１絶縁膜の一部が残留すると共にボイドが露出するように第1絶縁膜を除去する。次に、ＡＬＤ法により、ボイド内及びトレンチの露出した内壁上に第２絶縁膜を成膜した後、エッチングステップとデポジションステップを有するＨＤＰ−ＣＶＤ法のサイクルを1サイクル以上、行うことにより、素子分離領域を形成する。 （もっと読む）

【課題】注入した不純物の拡散を抑制しつつ結晶欠陥を低減する半導体装置の製造方法を提供する。
【解決手段】実施の形態の半導体装置の製造方法は、リンまたはボロンを分子状イオンの形態で含有する第１の不純物８０と、リンまたはボロンよりも注入量が少ない炭素、フッ素または窒素を分子状イオンの形態で含有する、もしくは、リンまたはボロンよりも注入量が少ない炭素を原子イオンの形態で含有する第２の不純物８１と、を半導体層１に注入して不純物注入層９を形成する工程を含む。 （もっと読む）