【課題】加水分解や酸化に対する耐性が高く、かつ、低誘電率な炭窒化珪素（ＳｉＣＮ）膜を提供する。
【解決手段】珪素、炭素、水素を含有する前躯体分子からなる第１のガスと、窒素を含有する第２のガスとからなる原料ガスを用いてプラズマＣＶＤ法によって成膜された炭窒化珪素膜であって、前記炭窒化珪素膜を構成する窒素原子でＳｉ−Ｎ−Ｓｉ結合として存在している窒素原子の量が、前記炭窒化珪素膜中の全窒素原子の量の７％以上であることを特徴とする炭窒化珪素膜。 （もっと読む）

【課題】スイッチング速度を向上でき、動作不良品を低減できる、横型の電界効果トランジスタを提供する。
【解決手段】ゲート配線４３は、基部４４と、基部４４から突出する複数の指状部４５と、隣接する指状部４５の先端部４６を接続する接続部４７と、を有する。ゲート配線４３の指状部４５は、ソース配線２３の指状部２５とドレイン配線３３の指状部３５と、の間に配置されている。ゲート配線４３の基部４４は、ソース配線２３の基部２４とドレイン配線３３の指状部３５との間に配置され、かつ、ソース配線２３の指状部２５との間に絶縁膜を介在させて指状部２５と交差している。 （もっと読む）

【課題】アルミニウム合金膜と透明電極が直接コンタクトすることを可能とし、バリアメタルの省略を可能にするアルミニウム合金膜を用いた表示デバイスとその製造技術を提供すること。
【解決手段】ガラス基板上に配置された薄膜トランジスタと、透明電極によって形成された画素電極と、これら薄膜トランジスタと画素電極を電気的に接続するアルミニウム合金膜によって形成された接続配線部を主たる構成要素として備えた表示デバイスとその製法を開示する。 （もっと読む）

【課題】ヒューズ開口に起因する凹部が形成されないようにする。
【解決手段】半導体ウエハ５０の表面に成膜された絶縁層３１に形成されたヒューズ開口１３ｂに向けて、液体吐出ヘッド８２からペースト状樹脂６０を吐出し、ペースト状樹脂６０によってヒューズ開口１３ｂを埋めてペースト状樹脂６０を硬化させ、ペースト状樹脂６０が硬化してなる埋込樹脂１４を成し、絶縁層３１及び埋込樹脂１４の上に配線２３を形成し、配線２３の端部の上に柱状電極２５を形成し、柱状電極２５の周囲において絶縁層３１の上に封止層２６を積層してその封止層２６で配線２３を覆う。 （もっと読む）

【課題】配線の信頼性の高い半導体装置を提供する。
【解決手段】半導体基板４２上に台形状の凸部領域と台形状の凹部領域を設け、凹部領域のシリコン表面にはゲート酸化膜４５が設けられ、ゲート酸化膜上にはゲート電極４６が形成されている。凹部領域に設けられたゲート電極４６の両側の凸部領域にはソース・ドレイン高濃度領域４８が位置し、ソース・ドレイン高濃度領域４８とゲート電極４６の間にはソース・ドレイン低濃度領域４７が形成されている。ソース・ドレイン高濃度領域４８の上表面には第１層目の金属配線４９と第２層目の金属配線５０と第３層目の金属配線５２が積層され、ソース・ドレイン高濃度領域４８から第３金属配線までの接続にコンタクトホールやビアホールなどを利用していない。このように本発明の半導体装置は、コンタクトホールやビアホールなどの接続孔を形成しないで素子と配線との接続や配線間接続を行なうことができる。 （もっと読む）

【課題】配線溝パターンの深さを精密に制御でき、かつ当該配線溝パターンのダメージ形成を抑制できる半導体装置の製造方法を提供する。
【解決手段】拡散防止膜ＡＤＦ上に、第２の低誘電率膜ＬＯＷＫ２ｃ、第３の低誘電率膜ＬＯＷＫ３ｃ、マスク層となるべき膜がこの順に積層される。マスク層となるべき膜をエッチングし、底面が第３の低誘電率膜ＬＯＷＫ３ｃの表面により構成される配線溝パターンを形成することにより、マスク層ＳＩＯ２ｄが形成される。アッシング処理により第１のレジストマスクが除去される。マスク層の配線溝パターンを用いて、底面が第２の低誘電率膜ＬＯＷＫ２ｃとなるように、配線溝ＴＲＣＨが形成される。充填される銅金属ＣＵａの頂面から第３の低誘電率膜ＬＯＷＫ３ｃまでの層がＣＭＰ法により除去される。上記各低誘電率膜はＦＳＧよりも誘電率が低く、第２の低誘電率膜ＬＯＷＫ２ｃは第３の低誘電率膜ＬＯＷＫ３ｃよりも誘電率が低い。 （もっと読む）

【課題】ＴＦＴ回路を備える半導体装置において、歩留まりの低下を抑制可能な半導体装置及び半導体装置の製造方法を提供することを目的とする。
【解決手段】ロジック回路１０上に形成された層間絶縁膜２２と、層間絶縁膜２２上に形成され、上部から所定の高さまでシリサイド化されたシリサイド層３０を含むアモルファスシリコン層２３と、アモルファスシリコン層２３上に形成されたＴＦＴと、層間絶縁膜２２を貫通する貫通孔２４を埋め込むように形成され、ロジック回路１０に電気的に接続すると共に、上部がシリサイド層３０に接続するコンタクトプラグ２５とを備える。 （もっと読む）

【課題】本発明は、コンタクト電極の形状を改善し、コンタクト抵抗を低くすることがで
きる。
【解決手段】 半導体基板１０と、半導体基板上１０に形成されたゲート絶縁膜１１と、
半導体基板１０上にワード線方向に沿って配置され、ゲート絶縁膜１１を介して形成され
た浮遊ゲート電極１２と、浮遊ゲート電極１２上に第１ゲート間絶縁膜１３を介して形成
された制御ゲート１４を有する複数のメモリセルトランジスタＭＣと、ゲート絶縁膜１１
上に形成されたボトム電極３２と、ゲート絶縁膜１１及びボトム電極３２に形成された開
口ＥＩＩを通じて半導体基板１０に接するトップ電極３３と、開口ＥＩＩの下に形成され
、半導体基板１０と逆の不純物濃度の型である接続拡散層３１とを有するビット線コンタ
クトＢＣとを備えたことを特徴とする。 （もっと読む）

【課題】本発明は、簡素な製造工程でありながら、ボイドを発生させずにトランジスタセルの高密度化を実現する半導体装置の製造方法を提供することを目的とする。
【解決手段】半導体層６０にトレンチ型のゲート９０が形成され、該ゲート９０の両側に拡散層５０が形成されたトランジスタセルを複数含むセル部６１と、該セル部６１を囲むガードリング部６２とを有する半導体装置の製造方法であって、
前記ゲート９０及び前記拡散層５０が形成された前記半導体層６０の表面に、層間絶縁膜１２０を形成する工程と、
前記セル部６１に形成された前記層間絶縁膜１２０を、エッチバックにより薄膜化する工程と、
前記層間絶縁膜１２０の前記拡散層５０上の位置に、孔状又は溝状のコンタクト部１３０を形成する工程と、
前記層間絶縁膜１２０上に、金属膜１４０を形成する工程と、を含むことを特徴とする。 （もっと読む）

【課題】配線構造や層間絶縁構造を損傷することなく、半導体基板上のプラズマエッチング残渣を十分に除去しうる洗浄組成物、及び前記洗浄組成物を用いた半導体装置の製造方法を提供すること。
【解決手段】５７〜９５重量％の（成分ａ）水、１〜４０重量％の（成分ｂ）第２級水酸基及び／又は第３級水酸基を有するヒドロキシ化合物、（成分ｃ）有機酸、並びに、（成分ｄ）第４級アンモニウム化合物、を含有し、ｐＨが５〜１０であることを特徴とする、半導体基板上に形成されたプラズマエッチング残渣除去用の洗浄組成物、並びに、前記洗浄組成物により、半導体基板上に形成されたプラズマエッチング残渣を洗浄する工程を含む、半導体装置の製造方法。 （もっと読む）