【課題】突起構造と半導体素子の電極とを接続する構造において、突起構造と半導体素子の電極との間の接続信頼性を向上させる。
【解決手段】素子搭載用基板１０は、絶縁樹脂層１２と、絶縁樹脂層１２の一方の主表面に設けられた配線層１４と、配線層１４と電気的に接続され、配線層１４から絶縁樹脂層１２側に突出している突起電極１６と、を備える。突起電極１６の側面には凹凸が形成され、突起電極１６の頂部面よりも側面の方が表面粗さが大きくなっている。 （もっと読む）

【課題】再配線層形成工程、メタルポスト形成工程及び樹脂封止工程を経てウェハレベルで樹脂封止される半導体装置について、パッケージング工程の前後での素子の特性変動を低減させる。
【解決手段】素子が形成された半導体基板に対して、再配線層形成工程、メタルポスト形成工程及び樹脂封止工程を経てウェハレベルで樹脂封止される半導体装置について、上方から見てメタルポスト２１の周縁と重なる位置に素子３３，３５，３７を配置しないようにする。また、製造時におけるメタルポスト２１に起因して生じる応力の影響を受ける、メタルポスト２１の周縁から所定の範囲に素子の配置禁止領域２１ａを設け、配置禁止領域２１ａに素子３３，３５，３７を配置しないようにする。 （もっと読む）

【課題】ノイズの遮蔽を十分に行うことができ、かつＬＳＩを３次元的に配置する際に空間を有効的に利用することができるようにする。
【解決手段】配線基板１００には半導体装置１０３が内蔵されている。配線基板１００には、平面視で半導体装置１０３と重なる領域に互いに離間して設けられた複数の第１導体１０６と、複数の第１導体１０６の少なくとも一つを半導体装置１０３に接続するビア１２０と、半導体装置１０３を介して複数の第１導体１０６とは反対側に設けられ、平面視で複数の第１導体１０６を覆っている第２導体１０２と、複数の第１導体１０６を介して半導体装置１０３とは反対側に設けられ、平面視で第１導体１０６を覆っている第３導体１０１と、第２導体１０２と第３導体１０１によって挟まれた空間に、半導体装置１０３を囲むように設けられ、繰り返し構造を有する構造体とを備える。 （もっと読む）

【課題】冷熱サイクル負荷時において、回路層の表面にうねりやシワが発生することを抑制でき、かつ、セラミックス基板と回路層との接合界面に熱応力が作用することを抑制でき、冷熱サイクル信頼性に優れたパワーモジュール用基板を提供する。
【解決手段】セラミックス基板１１の一方の面に回路層１２が接合されてなり、この回路層１２の表面に電子部品が搭載されるパワーモジュール用基板１０であって、回路層１２は、アルミニウムの母相中に析出物粒子が分散された析出分散型のアルミニウム合金で構成されており、回路層１２の断面の走査型電子顕微鏡観察において、回路層１２のうちセラミックス基板１１との接合界面部分には、粒径０．１μｍ以上の析出物粒子の存在比率が３％未満とされた析出物欠乏層１２Ａが形成されており、回路層１２の一方の面側においては、粒径０．１μｍ以上の析出物粒子の存在比率が３％以上とされていることを特徴とする。 （もっと読む）

【課題】配線基板の反りを抑制すると共に、電気的な接続信頼性を向上させることのできる配線基板、半導体装置、及び配線基板の製造方法を提供する。
【解決手段】積層された絶縁層１８，２６，３２，３８に設けられ、半導体チップ１４，１５と電気的に接続される配線パターン２１と、絶縁層２６，３２間に設けられた補強用の金属層２７とを備え、絶縁層２６に金属層２７と接触すると共に金属層２７の下方に配置された配線パターン２１と電気的に接続される第１のビア２８と、絶縁層３２に金属層２７と接触すると共に、金属層２７の上方に配置された配線パターン２１と電気的に接続される第２のビア３３とを設け、金属層２７が薄板状部分と、薄板状部分と電気的に分離された第１、第２のビアとの接続部分とからなり、第１のビアと接続部分とが、同一の導体金属で一体に形成され、搭載される半導体チップと対向する絶縁層部分に熱膨張係数緩和部材を設けた。 （もっと読む）

【課題】比較的シンプルな構成により基板と半導体素子との間の半田接合部の耐久性を向上させること。
【解決手段】基板１は、表面及び裏面の少なくとも一方に半導体素子を半田により接合するように構成される。ここで、半導体素子を接合する部位は、凹部２となっており、他の部位である外周縁部３よりも低い面となっている。凹部２は、外周縁部３の内側の部分である。基板１は、ガラス繊維層１１を樹脂層１２で覆うことにより形成される。半導体素子を接合する凹部２の面２ａは、外周縁部３の面３ａに比べてガラス繊維層１１に近接している。基板１の凹部２の中の最薄部の厚さは、ガラス繊維層１１の厚さよりも大きい。この基板１に適用される半導体素子は、ランドグリッドアレイの素子である。 （もっと読む）

【課題】簡単な構成で、複数の積層チップパッケージを積層し互いに電気的に接続することを可能にする。
【解決手段】積層チップパッケージは、本体２と、本体２の側面に配置された複数のワイヤＷを含む配線３を備えている。本体２は、階層部分１０Ｓ１，１０Ｓ２を含む主要部分２Ｍと、それぞれ主要部分２Ｍの上面、下面に配置されて複数のワイヤＷに接続された複数の第１および第２の端子とを有している。各階層部分は、第１の面とその反対側の第２の面を有する半導体チップと、複数の電極を含んでいる。電極は、半導体チップに対して第２の面とは反対側に配置されている。階層部分１０Ｓ１と階層部分１０Ｓ２は、第２の面同士が対向するように接合されている。第１の端子４は階層部分１０Ｓ１の電極を用いて構成され、第２の端子は階層部分１０Ｓ２の電極を用いて構成されている。 （もっと読む）

【課題】配線間および配線と外部接続用電極との間にいわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる半導体装置を提供する。
【解決手段】シリコン基板１の周辺部上面、配線７を含む保護膜５の上面および外部接続用電極１０の外周面にはコーティング膜１１が設けられている。コーティング膜１１は、Ａｌ_２Ｏ_３およびＴｉ系無機物質によって形成された密着力向上膜１１ａと、該密着力向上膜の上面に形成された（Ｃ_１０Ｈ_４Ｆ_１７ＳｉＯ_２）_ｎを含む有機物質からなるフルオロカーボン膜１１ｂとの２層構造となっている。この２層構造のコーティング膜１１の膜厚は２〜１０ｎｍと比較的薄くすることができるので、配線７間および配線７と外部接続用電極１０との間にいわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる上、より一層の薄型化を図ることができる。 （もっと読む）

【課題】コア層に空洞（ｃａｖｉｔｙ）を形成し、形成された空洞に半導体チップを内装して、厚さを減らすことができるようにした埋め込みボールグリッドアレイ基板及びその製造方法を提供する。
【解決手段】絶縁物質で形成されて内部に空洞１１０ａａを備えているコア層１１０；コア層１１０の空洞１１０ａａに実装されて内装される半導体素子１２０；コア層１１０の一面に形成されていて、ワイヤボンディングパッド１４０ａａを含んだ回路パターンが形成されている第１回路層１４０ａ；コア層１１０の他面に形成されていて、半田ボールパッド１４０ｂａを含んだ回路パターンが形成されている第２回路層１４０ｂ；及び半導体素子１２０とワイヤボンディングパッド１４０ａａを電気的に連結するワイヤ１６０を含むものである。 （もっと読む）

【課題】半導体レーザチップをパッケージングしてなる半導体パッケージの性能を向上する。
【解決手段】アイレット３１と、アイレット３１の一面から起立して設けられたヒートシンク３２とを備え、アイレット３１の一面に対して垂直なヒートシンク３２の搭載面３２ａに、半導体レーザチップ１１が搭載されるステム３０である。ここでは、ヒートシンク３２の搭載面３２ａ側のアイレット３１には、凹部４０が形成されている。また、ヒートシンク３２の搭載面３２ａに接するアイレット３１には、凹部４０の底面に接し、凹部４０より深い穴部４１ｃが形成されている。また、穴部４１ｃには、ヒートシンク３２の搭載面３２ａ側から凹部４０の底面側に係るようにヒートシンク３２の搭載面３２ａに対して傾斜した傾斜面４２ａを有して光反射防止部４２が形成されている。 （もっと読む）