【課題】マイグレーションの発生を抑制することによって、信頼性を向上させることが可能な半導体装置を提供する。
【解決手段】この半導体装置は、実装部品１０と、この実装部品１０が架橋状態で電気的に接続される、陽極配線２１および陰極配線２２と、陽極配線２１の電圧と同極性を有し、陽極配線２１および陰極配線２２の間に配されるダミー配線２３とを備えている。 （もっと読む）

【課題】リードフレーム上に半導体チップが載置された半導体装置において、サージに対する耐性の向上を図る。
【解決手段】ＩＣチップ１０Ａを構成するＰ型の半導体基板１０の表面には、Ｎ型の埋め込み層１１及びエピタキシャル層１２と、Ｐ型の半導体層１３が配置されている。半導体基板１０の裏面には金属薄膜３０が配置され、その金属薄膜３０と、金属のアイランド５１の間には銀粒子等を含む導電性ペースト４０が挟まれている。半導体層１３の表面に配置されたパッド電極１６にサージが印加されると、半導体層１３から半導体基板１０に流れるサージ電流は、金属薄膜３０を通って金属のアイランド５１に向かう。 （もっと読む）

【課題】バイパスキャパシタは、半導体基板上に形成される半導体装置と一体化されて形成されているが、半導体装置の製造工程が複雑になると言う欠点がある。
【解決手段】バイパスキャパシタをシート状にモジュール化して、半導体装置に対して外付けできるように構成されたバイパスキャパシタモジュールが得られる。 （もっと読む）

【課題】第１インダクタと第２インダクタを構成する金属材料のマイグレーションに起因して第１インダクタと第２インダクタの絶縁が確保できなくなることを、抑制する。
【解決手段】半導体チップ１００は配線基板２００の第１面上に実装されており、多層配線層を有している。第１インダクタ１１２は多層配線層に形成されており、巻き軸方向が配線基板２００と水平方向を向いている。第２インダクタ１２２は多層配線層に形成されており、巻き軸方向が配線基板２００と水平方向を向いている。第２インダクタ１２２は第１インダクタ１１２に対向している。封止樹脂４００は、配線基板２００の少なくとも第１面と、半導体チップ１００とを封止している。溝５００は、封止樹脂４００と多層配線層の界面のうち、少なくとも第１インダクタ１１２と第２インダクタ１２２の間に位置している部分の全域に形成されている。 （もっと読む）

【課題】 ＥＭＩノイズの悪影響を低減することができる。
【解決手段】 圧電振動素子と、集積回路素子と、絶縁性のベース２と、蓋３とを有する表面実装型圧電発振器１の搭載構造であって、前記ベースの一主面の端部に複数の外部端子電極と、この間に圧電振動素子測定端子が形成され、外部回路基板の一主面には、前記外部端子電極が接続される配線パッドと配線が形成された導電領域５５と、これらが形成されていない他領域５６とを有しており、前記回路基板の配線パッドと前記ベースの外部端子電極を接合した際に、前記圧電振動素子測定端子が対向配置される他領域では、表面の絶縁層の下にグランド電極に接続される導電層５６２が形成されてなる。 （もっと読む）

【課題】 信頼性の高い固体電解コンデンサ上に半導体チップを搭載した半導体装置を提供する。
【解決手段】 アイランド１２と電源リード２３とＧＮＤリード２４とを有するリードフレームと、アイランド１２に搭載されたシート状の固体電解コンデンサ２５と、固体電解コンデンサ２５上に搭載された、平面積が固体電解コンデンサ２５より小さい半導体チップ１１と、半導体チップ１１と固体電解コンデンサ２５、及び固体電解コンデンサ２５と電源リード２３またはＧＮＤリード２４と接続するボンディングワイヤ１４とを有し、少なくとも固体電解コンデンサの陽極部１に溶接された陽極板７の接続部とボンディングワイヤ１４の接続部が垂直方向投影部にて異なる位置にある。 （もっと読む）

【課題】化合物の生成という視点を転換し、新たな方法を採用して、電気抵抗を生じない電流回路装置およびこれを用いた電気抵抗を生じない電流を流す方法を提供する。
【解決手段】電気抵抗を生じない電流回路装置１は、第一極板３２と第二極板３４とを有し、第一極板３２と第二極板３４間に電位差を付与されたコンデンサーと、一端と他端とを有し、第一極板３２側に一端側を、第二極板３４側に他端側を符合させ、それぞれ電気的に絶縁させて第一極板３２と第二極板３４間に挿入する半導体２０と、半導体２０に、前記コンデンサーにより第一極板３２から第二極板３４へ印加される電圧と逆方向に他端から一端へ電圧降下を生じるように一定の拡散電流を流し得る定電流源１０と、を含み、前記コンデンサーにより半導体２０に印加される臨界電界Ｅｃ以上の電界による電圧と、定電流源１０より流れる臨界電流Ｊｃ以下の一定の拡散電流による電圧降下を相殺させる。 （もっと読む）

【課題】本発明は、薄型化並びに小型化を実現しつつ、樹脂封止体の磁性体に加わる応力を緩和することができるとともに、磁性体からの放熱効率を高め、磁性体の透磁率を向上することができる電子回路装置を提供する。
【解決手段】電子回路装置１において、第１の表面１１Ａ及びそれに対向する第２の表面１１Ｂを有する基板１１と、基板１１に第１の表面１１Ａから第２の表面１１Ｂに渡って配設され、第１の表面１１Ａ側に第３の表面３Ａを有し、第２の表面１１Ｂ側に第４の表面３Ｂを有する磁性体（第１のトランス３）と、第５の表面９１Ａ及びそれに対向する第６の表面９１Ｂを有し、磁性体の第４の表面３Ｂ上に第５の表面９１Ａを向かい合わせて配設され、金属製板材により構成された第１の応力緩衝体９１と、基板１１、磁性体及び第１の応力緩衝体９１の少なくとも第５の表面９１Ａを被覆する樹脂封止体１７とを備える。 （もっと読む）

【課題】サイズやコストを増大させることなく、テスト容易なシステムインパッケージを実現するとともに、そのシステムインパッケージをテストボードとして活用する。
【解決手段】テスト容易化回路内装ＳＩＰ１ｃは、少なくともその１つに集積回路チップが搭載された複数のコア基板を、絶縁樹脂層を介して貼り合わせて構成するとともに、コア基板に形成された配線層を、スルーホールを介して接続して構成される。そのコア基板の１つであるテスト容易化回路内装基板１０ｃには、テスト対象の集積回路であるＤＵＴ１２１を装着するソケット１２２が搭載されており、また、そのソケット１２２内に設けられたポゴピン１２２０には、インピーダンス整合用のチップ抵抗１２２４、インダクタ１２２５などの受動素子が設けられている。 （もっと読む）

【課題】リードフレームのサイズを小さくすることを可能にして、装置全体の構成を小型化する。
【解決手段】本発明の半導体装置は、リードフレーム２２のチップマウント部２３上に半導体チップ１２をマウントし、全体を樹脂でモールドして構成されたものにおいて、チップマウント部２３上に搭載され、両端に電極部を有する複数のチップ部品１４と、複数のチップ部品１４の各他方の電極部１４ｂとリードフレーム２２の複数のリード部２４との各間にボンディングされたワイヤ１６とを備え、複数のチップ部品１４の各一方の電極部１４ａとチップマウント部２３との間を導電性接着剤で接着し、複数のチップ部品１４の各他方の電極部１４ｂとチップマウント部２３との間を絶縁性接着剤で接着したものである。 （もっと読む）